JPH0645501A - 薄型半導体装置、それを用いたモジュール構造体、及び該薄型半導体装置を基板に実装する方法 - Google Patents
薄型半導体装置、それを用いたモジュール構造体、及び該薄型半導体装置を基板に実装する方法Info
- Publication number
- JPH0645501A JPH0645501A JP5122726A JP12272693A JPH0645501A JP H0645501 A JPH0645501 A JP H0645501A JP 5122726 A JP5122726 A JP 5122726A JP 12272693 A JP12272693 A JP 12272693A JP H0645501 A JPH0645501 A JP H0645501A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- main surface
- semiconductor device
- thin semiconductor
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Abstract
薄型半導体装置、それを用いたモジュール構造体、及び
それを基板に実装する方法を提供する。 【構成】 半導体チップ1の周辺端部の近傍にインナー
リード2Aの先端部が配設され、前記半導体チップ1の
主面に絶縁フィルムテープ3の一部が貼り付けられると
共に、他の部分が前記インナーリード2Aの一部に貼り
付けられ、前記半導体チップ1の主面に設けられた電極
パッド1Aと前記インナーリード2Aの先端部とがボン
ディングワイヤ6で電気的に接続され、これらがモール
ド樹脂7で封止され、前記絶縁フィルムテープ3の厚さ
は、前記半導体チップ1の主面からボンディングワイヤ
6の頂点までの高さ以下で形成され、前記ボンディング
ワイヤ6が接続されたインナーリード2Aの先端部の上
面は、前記半導体チップ1の主面よりも下に位置し、か
つ前記インナーリード2Aは前記半導体チップ1の主面
とこれに対向するその裏面との間に位置する。
Description
を用いたモジュール構造体、及び該薄型半導体装置の実
装方法に関し、特に、メモリカード、若しくは半導体装
置を多段に積み重ねた小型パッケージの大容量メモリ装
置等に適用される薄型半導体装置、それを用いたモジュ
ール構造体、及び該薄型半導体装置を基板に実装する実
装方法に関する。
として、タブ付きリードフレームとワイヤボンディング
方式を採用した1.2mm厚のTSOP(Thin Smoll
Out-line Packege)型が開発されている。これについ
ては、例えば(株)日立製作所発行のGINE83に記載
されている。
て、TSOP型の薄型半導体装置を両面実装し、実装効
率を最大にした大容量メモリカードが開発されている。
しかし、より薄いTSOP型の要求が強いために、TS
OP型と同じ外形サイズとした0.5mm厚のTCP
(Tape Carrier Packege)型が提案されている。これ
については、例えば、日経マイクロデバイス、1991
年2月号、65〜66頁に記載されている。このTCP
型の薄型半導体装置は、半導体チップを0.2mm程度
薄くし、TAB(Tape Autmated Bondenge)方式のボ
ンディングにより半導体チップとインナーリードとを電
気的に接続し、プラスチックモールドした構造で構成さ
れる。
一部、インナーリードの一部の夫々にポリイミドから成
形された薄型耐熱樹脂からなる素子保持体を接着固定す
ることによりパッケージの厚さを薄くするようにした半
導体装置が特開平4−106941号公報に記載されて
いる。この装置においては、半導体チップの電極とイン
ナーリードとをボンディングワイヤ(金属細線)で結線す
るとき、半導体チップの端部とボンディングワイヤとの
間隔をショート不良を起こさないように大きくし、また
半導体チップの主面とインナーリードの上面とを同一平
面にしている。
縁テープの上に配置し、該絶縁テープの一部の下面で半
導体チップの主面を支持するようにした半導体装置が特
開平3−261153号公報に記載されている。
ームのタブ部(ダイパッド部)を配置し、該タブ部で半導
体チップを支持するようにした半導体装置が特開平1−
286342号公報に記載されている。
TAB方式を採用するTCP型の薄型半導体装置を検討
した結果、次の問題点を見出した。
成されているため、アウターリードの強度が弱い。その
ため、リードが曲りコンタクト不良を発生する。
ソケットの選別が困難である。
で、リードフレーム方式のボンディングに比較して高価
になる。
いては、半導体チップの主面とインナーリードの上面と
を同一平面にしているため、半導体チップの電極とイン
ナーリードとをボンディングワイヤで結線するとき、ボ
ンディングワイヤのループ高さ(半導体チップの主面か
ら垂直方向に向った頂点部までの高さ)が高くなり、薄
型のパッケージが得られない。更に、ボンディングワイ
ヤをワイヤリバースボンディングにより結線したとして
も、半導体チップの主面とインナーリードの上面とが同
一平面にあるため、パッケージを十分薄くできない。
いては、インナーリードの上面は半導体チップの主面よ
り上に位置するため、ボンディングワイヤのループ高さ
が高くなり、薄型のパッケージが得られない。
いては、樹脂テープより厚いダイパッド部が半導体チッ
プの主面上にあり、また、インナーリードの上面は半導
体チップの主面よりも上に位置する。従って、ボンディ
ングワイヤのループ高さが高くなり、薄型のパッケージ
が得られない。
C(Tape On Chip)パッケージの薄型半導体装置、そ
れを用いたモジュール構造体、及びそれを基板に実装す
る実装方法を提供することにある。
いたアウターリード強度が高い0.5mm厚程度の薄型
半導体装置、それを用いたモジュール構造体、及びそれ
を基板に実装する実装方法を提供することにある。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
ンナーリードの先端部が配設され、前記半導体チップの
主面に絶縁フィルムテープの一部が接着剤で貼り付けら
れると共に、この絶縁フィルムテープの他の部分が前記
インナーリードの一部に接着剤で貼り付けられ、前記半
導体チップの主面に設けられた電極パッドとそれらに対
応する前記インナーリードとがボンディングワイヤで電
気的に接続され、前記半導体チップ、インナーリード、
絶縁フィルムテープ及びボンディングワイヤがモールド
樹脂で封止され、前記絶縁フィルムテープの厚さは前記
半導体チップの主面からボンディングワイヤの頂点まで
の高さ以下で形成され、前記ボンディングワイヤが接続
されたインナーリードの先端部の上面は前記半導体チッ
プの主面よりも下に位置し、かつ前記インナーリードは
前記半導体チップの主面とこれに対向するその裏面との
間に位置する薄型半導体装置である。
ボンディング法によるボール側が前記インナーリードに
接続され、非ボール側が前記半導体チップの電極パッド
に設けられている構造になっている。
られたインナーリードの一部の上面は、前記半導体チッ
プの主面と同じ面に位置する。
ド樹脂の半導体チップの主面に垂直な方向の厚さのほぼ
中央部から突出してアウターリードを形成する。
の主面に垂直な方向の幅は、前記モールド樹脂の半導体
チップの主面に垂直な方向の幅より大きく構成される。
ド樹脂の厚さ方向のほぼ中央部から前記半導体チップの
主面にほぼ平行に突出した第1部分と、この第1部分か
ら前記半導体チップの主面側に折れ曲がった第2部分
と、この第2部分から前記半導体チップの主面側のモー
ルド樹脂の一表面とほぼ同一面を成す第3部分と、この
第3部分から前記半導体チップの主面と対向するその裏
面側に折れてほぼ半導体チップの主面と垂直になる第4
部分と、この第4部分から前記モールド樹脂に向かい、
前記半導体チップの裏面側のモールド樹脂の下面とほぼ
同一面を成す第5部分とで構成される。
メッキ層が形成される。
周辺端部の近傍にインナーリードの先端部が配設され、
前記半導体チップの主面に絶縁フィルムテープの一部が
接着剤で張付けられると共に、この絶縁フィルムテープ
の他の部分が前記インナーリードの一部に接着剤で貼り
付けられ、前記半導体チップの主面に設けられた電極パ
ッドとそれらに対応する前記インナーリードとがボンデ
ィングワイヤで電気的に接続され、前記半導体チップ、
インナーリード、絶縁フィルムテープ及びボンディング
ワイヤがモールド樹脂で封止され、前記絶縁フィルムテ
ープの厚さは、前記半導体チップの主面からボンディン
グワイヤの頂点までの高さ以下で形成され、前記ボンデ
ィングワイヤが接続されたインナーリードの先端部の面
は前記半導体チップの主面よりも下に位置し、かつ前記
インナーリードは前記半導体チップの主面とこれに対向
するその裏面との間に位置するので、アウターリードの
強度が高い0.5mm厚程度のTOC(Tape On Chi
p)パッケージの薄型半導体装置を得ることができる。
ワイヤの構造が、ボールボンディング法によるボール側
がインナーリードに設けられ、非ボール側が半導体チッ
プに設けられていることにより、ボンデングワイヤの上
側に厚いモールド樹脂を設けることが可能であるので、
さらに薄い超薄型半導体装置が得られる。
ィルムテープが貼り付けられたインナーリードの一部の
上面は前記半導体チップの主面と同じ面に位置するの
で、インナーリードに絶縁フィルムテープを容易に貼り
付けることができる。
ーリードは、前記モールド樹脂の半導体チップの主面に
垂直な方向の厚さのほぼ中央部から突出してアウターリ
ードを形成するので、モールド樹脂の厚さを薄くするこ
とができる。
ーリードの半導体チップの主面に垂直な方向の幅は、前
記モールド樹脂の半導体チップの主面に垂直な方向の幅
より大きく構成されるので、基板への半田付けの際、基
板に反り等が生じても良好に半田付けが行える。
ーリードは、前記モールド樹脂の厚さ方向のほぼ中央部
から前記半導体チップの主面にほぼ平行に突出した第1
部分と、この第1部分から前記半導体チップの主面側に
折れ曲がった第2部分と、この第2部分から前記半導体
チップの主面側のモールド樹脂の一表面とほぼ同一面を
成す第3部分と、この第3部分から前記半導体チップの
主面と対向するその裏面側に折れてほぼ半導体チップの
主面と垂直になる第4部分と、この第4部分から前記モ
ールド樹脂に向かい、前記半導体チップの裏面側のモー
ルド樹脂の下面とほぼ同一面を成す第5部分とで構成さ
れる。この様に、アウターリードを湾曲させてアウター
リードの寸法を長くし、かつ弾力性をもたせることによ
り、半田付けの際の温度サイクルによる応力を吸収する
ことができるので、実装部の半田にクラックが発生する
のを防止することができる。
一括して行うことができ、特に、薄型半導体装置を複数
積層する場合に、半田付け工程を一度に行えるので、組
立工程を大幅に減少できる。
細に説明する。
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
パッケージ構造を採用する薄型半導体装置のモールド樹
脂の上部を除去した状態の概略構成を示す平面図、図2
は、図1に示すII−II切断線で切った断面図、図3は、
図1に示すIII−III切断線で切った断面図、図4は、第
1実施例の絶縁フィルムテープによる支持形態を変えた
変形例を示す図、図5は、第1実施例の半導体チップの
主面上にアルミニウム箔等の光入射遮断手段を設けた変
形例の構成を示す断面図、図6は、第1実施例の半導体
チップの主面側が実装基板に対向するように実装された
状態を示す断面図、図7は、第1実施例の薄型半導体装
置を2段積み重ねた第2実施例による積層体を示す断面
図、図8は、第1実施例の薄型半導体装置を基板に実装
する方法を説明するための断面図、図9は、第1実施例
の薄型半導体装置を基板に2段実装する方法を説明する
ための断面図、図10は、本発明の薄型半導体装置を基
板に実装する他の例を説明するための断面図、図11
は、本発明の薄型半導体装置を基板に2段実装する他の
方法を説明するための断面図、図12は、本発明の薄型
半導体装置を用いたモジュール構造体の実施例を示す斜
視図、図13は、本発明の薄型半導体装置を用いたモジ
ュール構造体の他の実施例を示す斜視図である。
ケージ構造)は、図1及び図2に示すように、半導体チ
ップ1の周辺端部の近傍に、複数のインナーリード(リ
ード2のインナー部)2Aの夫々の先端部が平面状に配
設されている。半導体チップ1の主面にはストライプ状
に形成された絶縁フィルムテープ3の一部が接着剤4で
貼り付けられている。この絶縁フィルムテープ3の他の
部分は、複数本のインナーリード2Aのうちのいくつか
のインナーリード2Aに貼り付けられている。また、絶
縁フィルムテープ3の他の部分は、例えば吊りリード5
が設けられている場合、例えば少なくとも1つの吊りリ
ード5に接着剤4で貼り付けられている。半導体チップ
1の主面には複数の電極パッド1Aが配置され、この複
数の電極パッド1Aの夫々は、対応する複数のインナー
リード2Aの夫々とボンディングワイヤ6で夫々毎に電
気的に接続されている。これらの半導体チップ1、イン
ナーリード2A、絶縁フィルムテープ3及びボンディン
グワイヤ6等はモールド樹脂7で封止されている。つま
り、薄型半導体装置はTOCパッケージ構造で構成され
る。
縁フィルムテープ3は、モールド時に半導体チップ1が
ひねられたり(傾いたり)、動いたりしないように、好
ましくは4点以上で、又は少なくとも3点でインナーリ
ード2Aを支持する。即ち、4点で支持する場合は、図
4に実線及び点線で示した例えば十字状の絶縁フィルム
テープ3を用い、その4つの先端部でインナーリード2
Aを支持して良く、また、3点で支持する場合は、図4
に実線で示した例えばT字状の絶縁フィルムテープ3を
用い、その3つの先端部でインナーリード2Aを支持し
ても良い。この場合、少なくとも1つの吊りリード5が
設けられている場合は、前記絶縁フィルムテープ3の少
なくとも1つの先端部で吊りリード5を支持しても良
い。
ば、ポリイミド系樹脂が使用され、接着剤4としては、
例えば、ポリイミド系樹脂もしくはエポキシ系樹脂が使
用される。そして、絶縁フィルムテープ3の厚さは、半
導体チップ1の主面からボンディングワイヤ6の頂部ま
での高さ(以下、ループ高さと称す)以下の厚さであ
り、例えば、図2に示すように、接着剤4の厚さも含め
て0.05mmである。前記絶縁フィルムテープ3以外
の各部の厚さ寸法は、例えば、モールド樹脂7の下面
(裏面)から半導体チップ1までの厚さ0.10mm、半
導体チップ1の厚さ0.28mm、半導体チップ1の主
面からモールド樹脂7の上面までの厚さ0.12mmで
あり、実装基板面とモールド樹脂7の下面との間隔は
0.03mmである。
図るため、フェノール系硬化剤、シリコーンゴム及びフ
ィラーが添加されたエポキシ系樹脂を使用する。
は、ボールボンディング法を用い、ボンディングワイヤ
6のボール側がインナーリード2Aに設けられ、非ボー
ル側が半導体チップ1に設けられている。このように逆
ボンディングすることにより、ボンデングワイヤ6上の
モード樹脂7の量が多くなるので、同一厚さであれば、
信頼性の向上がはかれ、また、信頼性の点で問題がなけ
れば、ボンディングワイヤ6上のモード樹脂7の量を減
らすことができるので、さらに薄くすることが可能であ
る。したがって、このように逆ボンディングにするか、
通常ボンディングするかは、薄型半導体装置の厚さの要
求に応じて選択すればよい。
リード2Aのボンディング面(上面)は半導体チップ1の
主面より下に位置し、かつインナーリード2Aのボンデ
ィング面に対向するその裏面(下面)は半導体チップ1の
主面に対向するその裏面より上に位置している。これに
よりボンディングワイヤ6のループ高さをより低くで
き、また、ボンディングワイヤ6のワイヤ長をより短く
できる。
ち、絶縁フィルムテープ3が貼り付けられるインナーリ
ード2Aの先端部は折り曲げられ、図3に示すように、
半導体チップ1の主面と同じ高さの位置に配置されてい
るため、絶縁フィルムテープ3の貼り付けがし易い。
ールド樹脂7、即ちパッケージの厚さ方向のほぼ中央部
から突出している。
の厚さ方向のほぼ中央部から半導体チップ1の主面にほ
ぼ平行に突出した部分2B1と、その後、半導体チップ
1の主面側に折れ曲がった部分2B2と、その後、半導
体チップ1の主面側のパッケージ表面とほぼ同一面を成
す部分2B3と、その後、半導体チップ1の主面と反対
側に折れてほぼ半導体チップ1の主面と垂直になる部分
2B4と、その後、パッケージに向かい、半導体チップ
1の主面と反対側の面側のパッケージの表面とほぼ同じ
高さを成す部分2B5とで形成される。尚、好ましく
は、アウターリード2Bの部分2B5の下面はモールド
樹脂(パッケージ)7の下面に対して約0.03mm程度
突出している。これにより、薄型半導体装置の基板への
実装時の半田付けの際に、基板が反ったり、歪んだりし
てもアウターリード2Bの部分2B5を基板に確実に半
田付けできる。
置を基板上に半田付けして上方に積層した場合には、ア
ウターリード2Bの部分2B4は、主面とほぼ垂直を成
す必要はなく、半導体チップ1の主面に垂直な面より傾
いて良い。
に、パッケージの厚さ方向のほぼ中央から半導体チップ
1の主面側に折れ曲がるように形成しても良い(図6参
照)。このようなアウターリード2Bをここでは逆曲げ
アウターリード2Bと称し、図2に示すものを正曲げア
ウターリード2Bと称する。
ベンド状に湾曲させているため、アウターリード2Bの
全長を長くし、かつ弾力性をもたせることができる。こ
のような構成にすることにより、アウターリード2Bの
弾力性により、基板実装時の半田付け時等の温度サイク
ルによる応力を吸収するので、実装基板上の配線パッド
との接続部の半田にクラックが発生するのを防止するこ
とができる。
2Bの夫々は、切断成形工程前においてリードフレーム
に一体に構成される。このリードフレームは、例えばF
e−Ni(例えばNi含有率42又は50〔%〕)合
金、Cu等で形成される。
程を簡単に説明する。
は、次の工程順で行う。 (1)リードフレームに支持された複数のインナーリード
2Aのうちのいくつかのインナーリード2Aに絶縁フィ
ルムテープ3を熱可塑性接着剤4により貼着固定する。 (2)前記絶縁フィルムテープ3に半導体チップ1を熱可
塑性接着剤4により貼着固定する(ペレット付け)。 (3)下台を真空引きして半導体チップ1を固定し、ワイ
ヤボンディングを行う。 (4)全体を樹脂(レジン)でモールドして封止する。 (5)各アウターリード2Bに半田メッキ処理を施し、ア
ウターリード2Bの全体に例えば厚さ約10μm程度の
半田メッキ層を設ける。 (6)リードフレームからアウターリード2Bを切断する
切断加工を行う。 (7)各アウターリード2Bを前述の様にほぼJベンド状
に成形加工する。この加工の工数は5工程である。 (8)マークを付け、選別を行う。
よれば、リードとしてリードフレームを使用しているの
で、アウターリード2Bの強度を強くすることができ
る。また、半導体チップ1の主面に絶縁フィルムテープ
3の一部が接着剤4で貼り付けられ、該絶縁フィルムテ
ープ3の他の部分が複数のインナーリード2Aのうちの
いくつかに若しくは吊りリード5に接着剤4で貼り付け
られ、前記半導体チップ1の主面に設けられている電極
パッド1Aとインナーリード2Aの先端部とがボンディ
ングワイヤ6で電気的に接続され、これらの半導体チッ
プ1、インナーリード2A、絶縁フィルムテープ3及び
ボンディングワイヤ6等がモールド樹脂7で封止され、
前記絶縁フィルムテープ3の厚さをボンディングワイヤ
6のループ高さ以下としているので、0.5mm厚程度
のTOCパッケージの薄型半導体装置を得ることができ
る。
ィング法を用い、ボンデングワイヤ6のボール側がイン
ナーリード2Aに設けられ、非ボール側が半導体チップ
1に設けられている逆ボンデングワイヤ構造になってい
る。更に、インナーリード2Aのボンディング面(上面)
は半導体チップ1の主面より下に位置していることによ
り、ボンデングワイヤ6の上側に設けられるモールド樹
脂7を減らすことができるので、さらに薄い超薄型半導
体装置を得ることができる。
2を有するように湾曲させてアウターリード2Bの全長
を長くし、かつ弾力性をもたせることにより、温度サイ
クルによる応力を吸収することができるので、実装時の
半田にクラックが発生するのを防止することができる。
うに、前記半導体チップ1の主面にアルミニウム箔10
等の光入射遮断手段を設けるか、あるいは、図6に示す
ように、半導体チップ1の主面が、実装基板11に対向
するように実装して半導体チップ1の主面への光入射を
遮断するようにする。このように光入射遮断手段を設け
ることにより、半導体チップ1の主面への光の入射を防
止することができるので、超薄型半導体装置にしても光
によるデータリテンション等の特性劣化を防止すること
ができる。
説明する。
前記第1実施例のTOCパッケージの薄型半導体装置を
2段に重ねた構造になっている。
導体装置ともボンデングワイヤ6のボール側がインナー
リード2Aに設けられ、非ボール側が半導体チップ1に
設けられている逆ボンデングワイヤになっているが、下
段の薄型半導体装置のボンデングワイヤ6は、逆ボンデ
ングワイヤ構造とし、上段の薄型半導体装置のボンデン
グワイヤ6は、通常ボンデングワイヤ構造としてもよ
い。
よれば、超薄型半導体装置を重ね合せても、1mm程度
の薄い積層体を得ることができる。
に積み重ねた構造の積層体について説明したが、さらに
多段に積み重ねた構造の積層体にすることができること
は、容易に予測することができるであろう。
蔽手段が設けられた薄型半導体装置を多段に積み重ねて
も良い。
積層体を基板に実装してモジュール構造体を構成する方
法について説明する。
基板に実装する方法について、図8を参照して説明す
る。
板)11の実装面Lのうち、薄型半導体装置のアウター
リード2BのM部に対応する部分(領域)に半田ペースト
を塗布する。
実装面L上に塔載し、半田付け(例えば半田リフロー)
を行う。こうして、薄型半導体装置を基板に実装する。
合について、図9を参照して簡単に説明する。
された薄型半導体装置(A)のアウターリード2BのN部
に半田ペーストを塗布する。
別の薄型半導体装置(B)を塔載し、半田付けを行う。こ
のような工程を繰り返し行うことにより、基板11の実
装面L上に薄型半導体装置を2段以上に積層することが
可能となる。
置(B)を塔載してN部を半田付けした後に、これら一体
化された薄型半導体装置(積層体)を基板11の実装面L
上に実装しても良い。
すように、アウターリード2Bの全体に例えば厚さ20
μm程度の半田メッキ層12A、12Bが設けられた薄
型半導体装置を基板に実装する方法について説明する。
の実装面L上に薄型半導体装置を塔載し、その後、半田
メッキ層12A、12Bが溶ける程度の温度(例えば1
95℃以上)で加熱することでアウターリード2BのM
部が溶け、半田付けが行われる。尚、半田メッキ層12
A、12Bの厚さは、アウターリード2Bの成形が容易
に行われるように20μm程度が好ましい。
12A、12Bが設けられた薄型半導体装置を2段に積
層する場合について、図11を参照して説明する。
体装置(A)上に薄型半導体装置(B)を積層した2段重ね
の薄型半導体装置を基板11の実装面L上に塔載し、そ
の後、前述の温度で加熱することでN部、M部の半田メ
ッキ層12Bが溶け、半田付けがなされる。このような
方法においては、薄型半導体装置の段数に無関係で半田
付けの工程を1回で行うことができる。尚、薄型半導体
装置を積層する際、薄型半導体装置を基板に塔載した
後、190℃程度の温度で予備加熱を行って半田メッキ
層をわずかに溶かし、これら薄型半導体装置と基板11
とを固定した後、195℃程度の温度で加熱するように
しても良い。
Mを塔載した薄型半導体装置を2段積層する場合には、
チップセレクト用のリードピンが各薄型半導体装置に対
して2本づつ増える(追加される)。従って、メモリとし
て各実施例の薄型半導体装置をN段積層した場合には、
チップセレクト用のリードピンが各薄型半導体装置に対
してN本増える。
た図2、図3、図5乃至図9においても、図10、図1
1に示すのと同様に各アウターリード2Bには約10μ
m程度の厚さでメッキ層が設けられているが、図示は省
略している。
ド2Bのメッキ層は、アウターリード2Bの半田付けが
行われる部分のみに設けてもよく、また、アウターリー
ド2Bの外側にのみ設けても良い。
ド2Aのボンディングがなされる部分に、図10、図1
1に示すように銀メッキ層12Cを設けてもよい。
度に基板に実装したモジュール構造体のいくつかの実施
例について説明する。
体装置を横に例えば2列に配置した場合のモジュール構
造体の実施例である。
(A)、(B)の夫々は、図9又は図11に示すように、正
曲げアウターリード2Bを持ち、他方の列の薄型半導体
装置(C)、(D)の夫々は、図6に示すように、逆曲げア
ウターリード2Bを持つ。この場合、薄型半導体装置
(A)、(B)の夫々のアウターリード2Bとそれに対向す
る薄型半導体装置(C)、(D)の夫々のアウターリード2
Bのピン番号は、例えば共に1Pin〜10Pinが同一に
なる。従って、例えば薄型半導体装置(A)、(B)の夫々
の1Pinと薄型半導体装置(C)、(D)の夫々の1Pinと
を結ぶ際の配線長を短くすることができるので、ノイズ
を低減できると共に、データの高速化処理が可能にな
る。また、薄型半導体装置の高密度実装が可能になるの
で、従来と同一の空間においてメモリー容量を大きくで
きる。
法について説明する。
が図8、図9に示すように通常のものである場合につい
て述べる。
組み立て方法と同様にして一方の列の薄型半導体装置
(A)、(B)同士を半田付けし、その後、同様の方法で他
方の列の薄型半導体装置(C)、(D)同士を半田付けし、
これら2列の積層体を基板11に半田付けすると共に、
2列の薄型半導体装置の互いに対向するアウタリード2
Bの夫々の部分2B4同士を半田付けする。この場合、
図8に示す面P部に半田ペーストを塗布して半田付けを
行う。
(A)、(C)を基板に半田付けした後に、この薄型半導体
装置(A)上に薄型半導体装置(B)、薄型半導体装置(C)
上に薄型半導体装置(D)の夫々を積層して半田付けする
ようにしても良い。
2Bが図10に示すように半田メッキ層12A、12B
を有している場合は、図11の実施例の場合と同様に、
すベての薄型半導体装置(A)〜(D)を図12のように配
置した後に一括して半田付けを行うことができる。
積層体を2列に配置したが、単体の薄型半導体装置を横
方向に複数列配置したものに本実施例を適用しても良
く、その場合は正曲げ、逆曲げアウターリード2Bを持
つ薄型半導体装置を交互に配置すれば良い。また、3つ
以上の薄型半導体装置を積層した積層体を複数列配置し
た場合にも本実施例は適用でき、その場合も正曲げ、逆
曲げアウターリード2Bを持つ積層体を交互に横方向に
配置すれば良い。
体装置を縦に例えば2列に配置したモジュール構造体の
実施例である。
(D)、(E)〜(H)の夫々のアウターリード2Bは、基板
21、31に半田付けされる。好ましくは、各薄型半導
体装置(A)〜(D)、(E)〜(H)のアウターリード2Bは
全て正曲げ又は逆曲げである。この場合、薄型半導体装
置(A)〜(D)のアウターリード2Bの1Pin〜10Pin
が各薄型半導体装置(E)〜(H)のアウターリード2Bと
同一基板、例えば基板31に半田付けされるようにすれ
ば、例えば各薄型半導体装置(A)〜(D)の1Pinと各薄
型半導体装置(E)〜(H)の1Pinとを結ぶ際の配線長を
短くできる。従って、図12の実施例と同様にノイズを
低減できると共に、データの高速化処理が可能になる。
また、薄型半導体装置の高密度実装が可能になり、従っ
て従来と同一の空間においてメモリー容量を大きくでき
る。
造体の組み立て方法について説明する。
2Bが図8、図9のように通常のものである場合につい
て述べる。
組み立て方法と同様にして一方の列の薄型半導体装置
(A)〜(D)同士を半田付けし、その後、同様の方法で他
方の列の薄型半導体装置(E)〜(H)同士を半田付けし、
これら2列の積層体を基板21、31にそれぞれ半田付
けする。基板21、31への半田付けの際は、図8に示
すアウターリード2Bの面P部に半田ペーストを塗布し
て半田付けを行う。
2Bが図10に示すように半田メッキ層12A、12B
を有している場合は、図11の実施例の場合と同様に、
すベての薄型半導体装置(A)〜(H)を図13のように配
置した後に一括して半田付けを行うことができる。
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
On Chip)パッケージ構造の薄型半導体装置、それを
用いたモジュール構造体、及びそれを基板に実装する実
装方法を提供できる。
ード強度が高い0.5mm厚程度の薄型半導体装置、そ
れを用いたモジュール構造体、及びそれを基板に実装す
る実装方法を提供できる。
ールド樹脂を設けることが可能なので、さらに薄い超薄
型半導体装置を提供できる。
るインナーリードの一部の上面が半導体チップの主面と
同じ面に位置するので、インナーリードに絶縁フィルム
テープを容易に貼り付けることができる。
脂から突出するので、基板ヘの半田付けの際、基板に反
り等が生じても良好に半田付けを行うことができる。
ーリードの全長を長くし、かつ弾力性をもたせることに
より、温度サイクルによる応力を吸収することができる
ので、実装部の半田にクラックが発生するのを防止する
ことができる。
き、特に、薄型半導体装置を複数積層した場合に半田付
け工程を一度に行えるので、組立工程を大幅に減少でき
る。
防止することができるので、超薄型半導体装置にしても
光によるデータリテンション等の特性劣化を防止するこ
とができる。
構造を採用する薄型半導体装置のモールド樹脂の上部を
除去した状態の概略構成を示す平面図。
形態を変えた変形例を示す図。
ニウム箔等の光入射遮断手段を設けた変形例の構成を示
す断面図。
板に対向するように実装された状態を示す断面図。
た第2実施例による積層体を示す断面図。
る方法を説明するための断面図。
装する方法を説明するための断面図。
の例を説明するための断面図。
る他の方法を説明するための断面図。
構造体の実施例を示す斜視図。
構造体の他の実施例を示す斜視図。
A…インナーリード、2B…アウターリード、3…絶縁
フィルムテープ、4…接着剤、5…吊りリード、6…ボ
ンディングワイヤ、7…モールド樹脂、10…アルミニ
ウム箔、11…実装基板。
Claims (24)
- 【請求項1】 半導体チップの周辺端部の近傍にインナ
ーリードの先端部が配設され、前記半導体チップの主面
に絶縁フィルムテープの一部が接着剤で貼り付けられる
と共に、この絶縁フィルムテープの他の部分が前記イン
ナーリードの一部に接着剤で貼り付けられ、前記半導体
チップの主面に設けられた電極パッドとそれらに対応す
る前記インナーリードとがボンディングワイヤで電気的
に接続され、前記半導体チップ、インナーリード、絶縁
フィルムテープ及びボンディングワイヤがモールド樹脂
で封止され、前記絶縁フィルムテープの厚さは、前記半
導体チップの主面からボンディングワイヤの頂点までの
高さ以下で形成され、前記ボンディングワイヤが接続さ
れたインナーリードの先端部の上面は前記半導体チップ
の主面よりも下に位置し、かつ前記インナーリードは前
記半導体チップの主面とこれに対向するその裏面との間
に位置することを特徴とする薄型半導体装置。 - 【請求項2】 請求項1に記載の薄型半導体装置におい
て、前記ボンディングワイヤは、ボールボンディング法
によるボール側が前記インナーリードに設けられ、非ボ
ール側が前記半導体チップの電極パッドに設けられてい
る構造になっていることを特徴とする薄型半導体装置。 - 【請求項3】 請求項1又は請求項2に記載の薄型半導
体装置において、前記絶縁フィルムテープが貼り付けら
れたインナーリードの一部の上面は、前記半導体チップ
の主面と同じ面に位置することを特徴とする薄型半導体
装置。 - 【請求項4】 請求項1乃至請求項3のうちいずれか1
項に記載の薄型半導体装置において、前記インナーリー
ドは、前記モールド樹脂の半導体チップの主面に垂直な
方向の厚さのほぼ中央部から突出してアウターリードを
形成することを特徴とする薄型半導体装置。 - 【請求項5】 請求項4に記載の薄型半導体装置におい
て、前記アウターリードの半導体チップの主面に垂直な
方向の幅は、前記モールド樹脂の半導体チップの主面に
垂直な方向の幅より大きく構成されていることを特徴と
する薄型半導体装置。 - 【請求項6】 請求項1乃至請求項3のうちいずれか1
項に記載の薄型半導体装置において、前記インナーリー
ドは、前記モールド樹脂の半導体チップの主面に垂直な
方向の厚さのほぼ中央部から突出してアウターリードを
形成し、このアウターリードは、前記モールド樹脂の厚
さ方向のほぼ中央部から前記半導体チップの主面にほぼ
平行に突出した第1部分と、この第1部分から前記半導
体チップの主面側に折れ曲がった第2部分と、この第2
部分から前記半導体チップの主面側のモールド樹脂の一
表面とほぼ同一面を成す第3部分と、この第3部分から
前記半導体チップの主面と対向するその裏面側に折れて
ほぼ半導体チップの主面と垂直になる第4部分と、この
第4部分から前記モールド樹脂に向かい、前記半導体チ
ップの裏面側のモールド樹脂の下面とほぼ同一面を成す
第5部分とで構成されることを特徴とする薄型半導体装
置。 - 【請求項7】 請求項4に記載の薄型半導体装置におい
て、前記アウターリードは、前記モールド樹脂の厚さ方
向のほぼ中央部から前記半導体チップの主面にほぼ平行
に突出した第1部分と、この第1部分から前記半導体チ
ップの主面側に折れ曲がった第2部分と、この第2部分
から前記半導体チップの主面側のモールド樹脂の一表面
とほぼ同一面を成す第3部分と、この第3部分から前記
半導体チップの主面と対向するその裏面側に折れてほぼ
半導体チップの主面と垂直になる第4部分と、この第4
部分から前記モールド樹脂に向かい、前記半導体チップ
の裏面側のモールド樹脂の下面とほぼ同一面を成す第5
部分とで構成されることを特徴とする薄型半導体装置。 - 【請求項8】 請求項4乃至請求項7のうちいずれか1
項に記載の薄型半導体装置において、前記アウターリー
ドの表面にはメッキ層が形成されていることを特徴とす
る薄型半導体装置。 - 【請求項9】 半導体チップの周辺端部の近傍にインナ
ーリードの先端部が配設され、前記半導体チップの主面
に絶縁フィルムテープの一部が接着剤で貼り付けられる
と共に、この絶縁フィルムテープの他の部分が前記イン
ナーリードの一部に接着剤で貼り付けられ、前記半導体
チップの主面に設けられた電極パッドとそれらに対応す
る前記インナーリードとがボンディングワイヤで電気的
に接続され、前記半導体チップ、インナーリード、絶縁
フィルムテープ及びボンディングワイヤがモールド樹脂
で封止され、前記絶縁フィルムテープの厚さは、前記半
導体チップの主面からボンディングワイヤの頂点までの
高さ以下で形成され、前記インナーリードは、前記モー
ルド樹脂の半導体チップの主面に垂直な方向の厚さのほ
ぼ中央部から突出してアウターリードを形成し、前記ア
ウターリードは、前記モールド樹脂の厚さ方向のほぼ中
央部から前記半導体チップの主面にほぼ平行に突出した
第1部分と、この第1部分から前記半導体チップの主面
側に折れ曲がった第2部分と、この第2部分から前記半
導体チップの主面側のモールド樹脂の一表面とほぼ同一
面を成す第3部分と、この第3部分から前記半導体チッ
プの主面と対向するその裏面側に折れてほぼ半導体チッ
プの主面と垂直になる第4部分と、この第4部分から前
記モールド樹脂に向かい、前記半導体チップの裏面側の
モールド樹脂の下面とほぼ同一面を成す第5部分とで構
成されることを特徴とする薄型半導体装置。 - 【請求項10】 請求項9に記載の薄型半導体装置にお
いて、前記ボンディングワイヤが接続されたインナーリ
ードの先端部の上面は前記半導体チップの主面よりも下
に位置し、かつ前記インナーリードは前記半導体チップ
の主面とこれに対向するその裏面との間に位置し、前記
ボンディングワイヤは、ボールボンディング法によるボ
ール側が前記インナーリードに設けられ、非ボール側が
前記半導体チップの電極パッドに設けられている構造に
なっていることを特徴とする薄型半導体装置。 - 【請求項11】 請求項9に記載の薄型半導体装置にお
いて、前記ボンディングワイヤが接続されたインナーリ
ードの先端部の上面は前記半導体チップの主面よりも下
に位置し、かつ前記インナーリードは前記半導体チップ
の主面とこれに対向するその裏面との間に位置し、前記
絶縁フィルムテープが貼り付けられたインナーリードの
一部の上面は、前記半導体チップの主面と同じ面に位置
することを特徴とする薄型半導体装置。 - 【請求項12】 請求項9に記載の薄型半導体装置にお
いて、前記インナーリードは前記モールド樹脂の半導体
チップの主面に垂直な方向の厚さのほぼ中央部から突出
してアウターリードを形成していることを特徴する薄型
半導体装置。 - 【請求項13】 請求項12に記載の薄型半導体装置に
おいて、前記アウターリードの半導体チップの主面に垂
直な方向の幅は、前記モールド樹脂の半導体チップの主
面に垂直な方向の幅より大きく構成されていることを特
徴とする薄型半導体装置。 - 【請求項14】 請求項1に記載の薄型半導体装置を基
板に複数個実装したことを特徴とするモジュール構造
体。 - 【請求項15】 請求項14に記載のモジュール構造体
において、前記インナーリードは、前記モールド樹脂の
半導体チップの主面に垂直な方向の厚さのほぼ中央部か
ら突出してアウターリードを形成し、前記薄型半導体装
置は基板上に積層され、前記薄型半導体装置のアウター
リードは隣接する薄型半導体装置の対応するアウターリ
ードに夫々半田付けされていることを特徴とするモジュ
ール構造体。 - 【請求項16】 請求項14に記載のモジュール構造体
において、前記インナーリードは、前記モールド樹脂の
半導体チップの主面に垂直な方向の厚さのほぼ中央部か
ら突出してアウターリードを形成し、前記薄型半導体装
置は前記基板上に隣接して配置され、前記薄型半導体装
置の各々のアウターリードは隣接する薄型半導体装置の
対応するアウターリードに夫々半田付けされていること
を特徴とするモジュール構造体。 - 【請求項17】 請求項15に記載のモジュール構造体
において、前記アウターリードの各々は、前記モールド
樹脂の厚さ方向のほぼ中央部から前記半導体チップの主
面にほぼ平行に突出した第1部分と、この第1部分から
前記半導体チップの主面側に折れ曲がった第2部分と、
この第2部分から前記半導体チップの主面側のモールド
樹脂の一表面とほぼ同一面を成す第3部分と、この第3
部分から前記半導体チップの主面と対向するその裏面側
に折れてほぼ半導体チップの主面と垂直になる第4部分
と、この第4部分から前記モールド樹脂に向かい、前記
半導体チップの裏面側のモールド樹脂の下面とほぼ同一
面を成す第5部分とで構成され、前記基板に実装された
薄型半導体装置の1つは、そのアウターリードの第5部
分が前記基板に半田付けされ、この1つの薄型半導体装
置の上に実装された薄型半導体装置の別の1つは、その
アウターリードの第5部分が前記1つの薄型半導体装置
の対応するアウターリードの第3部分に半田付けされて
いることを特徴とするモジュール構造体。 - 【請求項18】 請求項16に記載のモジュール構造体
において、前記薄型半導体装置の1つのアウターリード
の各々は、前記モールド樹脂の厚さ方向のほぼ中央部か
ら前記半導体チップの主面にほぼ平行に突出した第1部
分と、この第1部分から前記半導体チップの主面側に折
れ曲がった第2部分と、この第2部分から前記半導体チ
ップの主面側のモールド樹脂の一表面とほぼ同一面を成
す第3部分と、この第3部分から前記半導体チップの主
面と対向するその裏面側に折れてほぼ半導体チップの主
面と垂直になる第4部分と、この第4部分から前記モー
ルド樹脂に向かい、前記半導体チップの裏面側のモール
ド樹脂の下面とほぼ同一面を成す第5部分とで構成さ
れ、前記薄型半導体装置の別の1つのアウターリードの
各々は、前記モールド樹脂の厚さ方向のほぼ中央部から
前記半導体チップの主面にほぼ平行に突出した第1部分
と、この第1部分から前記半導体チップの主面側に折れ
曲がった第2部分と、この第2部分から前記半導体チッ
プの主面側のモールド樹脂の一表面とほぼ同一面を成す
第3部分と、この第3部分から前記半導体チップの主面
と対向するその裏面側に折れてほぼ半導体チップの主面
と垂直になる第4部分と、この第4部分から前記モール
ド樹脂に向かい、前記半導体チップの裏面側のモールド
樹脂の下面とほぼ同一面を成す第5部分とで構成され、
前記薄型半導体装置の各々は、そのアウターリードの第
5部分が前記基板に半田付けされ、前記薄型半導体装置
の1つのアウターリードの第4部分は前記薄型半導体装
置の別の1つの対応するアウターリードの第4部分と半
田付けされていることを特徴とするモジュール構造体。 - 【請求項19】 半導体チップの周辺端部の近傍にイン
ナーリードの先端部が配設され、前記半導体チップの主
面に絶縁フィルムテープの一部が接着剤で貼り付けられ
ると共に、この絶縁フィルムテープの他の部分が前記イ
ンナーリードの一部に接着剤で貼り付けられ、前記半導
体チップの主面に設けられた電極パッドとそれらに対応
する前記インナーリードとがボンディングワイヤで電気
的に接続され、前記半導体チップ、インナーリード、絶
縁フィルムテープ及びボンディングワイヤがモールド樹
脂で封止され、前記絶縁フィルムテープの厚さは、前記
半導体チップの主面からボンディングワイヤの頂点まで
の高さ以下で形成され、前記ボンディングワイヤが接続
されたインナーリードの先端部の上面は前記半導体チッ
プの主面よりも下に位置し、かつ前記インナーリードは
前記半導体チップの主面とこれに対向するその裏面との
間に位置し、前記インナーリードは、前記モールド樹脂
の半導体チップの主面に垂直な方向の厚さのほぼ中央部
から突出してアウターリードを形成する薄型半導体装置
を基板に複数個実装する実装方法であって、基板上に、
前記薄型半導体装置の1つをそのアウターリードを前記
基板に半田付けすることにより実装し、前記1つの薄型
半導体装置上に前記薄型半導体装置の別の1つをそのア
ウターリードを前記1つの薄型半導体装置の対応するア
ウターリードに半田付けすることにより実装することを
特徴とする薄型半導体装置の実装方法。 - 【請求項20】 請求項19に記載の薄型半導体装置の
実装方法において、前記薄型半導体装置のアウターリー
ドは、前記モールド樹脂の厚さ方向のほぼ中央部から前
記半導体チップの主面にほぼ平行に突出した第1部分
と、この第1部分から前記半導体チップの主面側に折れ
曲がった第2部分と、この第2部分から前記半導体チッ
プの主面側のモールド樹脂の一表面とほぼ同一面を成す
第3部分と、この第3部分から前記半導体チップの主面
と対向するその裏面側に折れてほぼ半導体チップの主面
と垂直になる第4部分と、この第4部分から前記モール
ド樹脂に向かい、前記半導体チップの裏面側のモールド
樹脂の下面とほぼ同一面を成す第5部分とで構成され、
前記基板に前記薄型半導体装置の1つを実装するステッ
プは、そのアウターリードの第5部分を前記基板に半田
付けするステップを有し、この1つの薄型半導体装置上
に前記薄型半導体装置の別の1つを実装するステップ
は、前記薄型半導体装置の別のアウターリードの第5部
分を前記1つの薄型半導体装置の対応するアウターリー
ドの第3部分に夫々半田付けするステップを有すること
を特徴とする薄型半導体装置の実装方法。 - 【請求項21】 半導体チップの周辺端部の近傍にイン
ナーリードの先端部が配設され、前記半導体チップの主
面に絶縁フィルムテープの一部が接着剤で貼り付けられ
ると共に、この絶縁フィルムテープの他の部分が前記イ
ンナーリードの一部に接着剤で貼り付けられ、前記半導
体チップの主面に設けられた電極パッドとそれらに対応
する前記インナーリードとがボンディングワイヤで電気
的に接続され、前記半導体チップ、インナーリード、絶
縁フィルムテープ及びボンディングワイヤがモールド樹
脂で封止され、前記絶縁フィルムテープの厚さは、前記
半導体チップの主面からボンディングワイヤの頂点まで
の高さ以下で形成され、前記ボンディングワイヤが接続
されたインナーリードの先端部の上面は前記半導体チッ
プの主面よりも下に位置し、かつ前記インナーリードは
前記半導体チップの主面とこれに対向するその裏面との
間に位置し、前記インナーリードは、前記モールド樹脂
の半導体チップの主面に垂直な方向の厚さのほぼ中央部
から突出してアウターリードを形成する薄型半導体装置
を基板に複数実装する実装方法であって、前記薄型半導
体装置の1つの上に前記薄型半導体装置の別の1つをそ
のアウターリードを前記1つの薄型半導体装置の対応す
るアウターリードに半田付けすることにより実装し、基
板上に、前記薄型半導体装置の1つをそのアウターリー
ドを前記基板に半田付けすることにより実装することを
特徴とする薄型半導体装置の実装方法。 - 【請求項22】 請求項21に記載の薄型半導体装置の
実装方法において、前記薄型半導体装置のアウターリー
ドは、前記モールド樹脂の厚さ方向のほぼ中央部から前
記半導体チップの主面にほぼ平行に突出した第1部分
と、この第1部分から前記半導体チップの主面側に折れ
曲がった第2部分と、この第2部分から前記半導体チッ
プの主面側のモールド樹脂の一表面とほぼ同一面を成す
第3部分と、この第3部分から前記半導体チップの主面
と対向するその裏面側に折れてほぼ半導体チップの主面
と垂直になる第4部分と、この第4部分から前記モール
ド樹脂に向かい、前記半導体チップの裏面側のモールド
樹脂の下面とほぼ同一面を成す第5部分とで構成され、
前記薄型半導体装置の1つの上に前記薄型半導体装置の
別の1つを実装するステップは、前記薄型半導体装置の
別のアウターリードの第5部分を前記1つの薄型半導体
装置の対応するアウターリードの第3部分に夫々半田付
けするステップを有し、前記基板に前記薄型半導体装置
の1つを実装するステップは、そのアウターリードの第
5部分を前記基板に半田付けするステップを有すること
を特徴とする薄型半導体装置の実装方法。 - 【請求項23】 半導体チップの周辺端部の近傍にイン
ナーリードの先端部が配設され、前記半導体チップの主
面に絶縁フィルムテープの一部が接着剤で貼り付けられ
ると共に、この絶縁フィルムテープの他の部分が前記イ
ンナーリードの一部に接着剤で貼り付けられ、前記半導
体チップの主面に設けられた電極パッドとそれらに対応
する前記インナーリードとがボンディングワイヤで電気
的に接続され、前記半導体チップ、インナーリード、絶
縁フィルムテープ及びボンディングワイヤがモールド樹
脂で封止され、前記絶縁フィルムテープの厚さは、前記
半導体チップの主面からボンディングワイヤの頂点まで
の高さ以下で形成され、前記ボンディングワイヤが接続
されたインナーリードの先端部の上面は前記半導体チッ
プの主面よりも下に位置し、かつ前記インナーリードは
前記半導体チップの主面とこれに対向するその裏面との
間に位置し、前記インナーリードは、前記モールド樹脂
の半導体チップの主面に垂直な方向の厚さのほぼ中央部
から突出してアウターリードを形成し、前記アウターリ
ードの表面には半田メッキ層が形成された薄型半導体装
置を基板に複数実装する実装方法であって、基板上に前
記薄型半導体装置を、隣接する薄型半導体装置の対応す
るアウターリードが互いに接するよう、かつ前記基板上
の1つの薄型半導体装置のアウターリードが前記基板に
接するよう積層し、前記基板と、前記基板上に積層され
た薄型半導体装置を所定の温度で加熱して前記各薄型半
導体装置のアウターリードの半田メッキ層を溶かすこと
を特徴とする薄型半導体装置の実装方法。 - 【請求項24】 請求項23に記載の薄型半導体装置の
実装方法において、前記アウターリードは、前記モール
ド樹脂の厚さ方向のほぼ中央部から前記半導体チップの
主面にほぼ平行に突出した第1部分と、この第1部分か
ら前記半導体チップの主面側に折れ曲がった第2部分
と、この第2部分から前記半導体チップの主面側のモー
ルド樹脂の一表面とほぼ同一面を成す第3部分と、この
第3部分から前記半導体チップの主面と対向するその裏
面側に折れてほぼ半導体チップの主面と垂直になる第4
部分と、この第4部分から前記モールド樹脂に向かい、
前記半導体チップの裏面側のモールド樹脂の下面とほぼ
同一面を成す第5部分とで構成され、前記基板上に前記
薄型半導体装置を積層するステップは、前記薄型半導体
装置の隣接する2つの薄型半導体装置の一方のアウター
リードの第5部分を前記隣接する薄型半導体装置の他方
の対応するアウターリードの第3部分に夫々接するよう
に配置するステップを有することを特徴とする薄型半導
体装置の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5122726A JP2934119B2 (ja) | 1992-05-25 | 1993-05-25 | 半導体装置、積層体及びモジュール構造体 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13228792 | 1992-05-25 | ||
JP4-132287 | 1992-05-25 | ||
JP5122726A JP2934119B2 (ja) | 1992-05-25 | 1993-05-25 | 半導体装置、積層体及びモジュール構造体 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18433398A Division JP3288973B2 (ja) | 1992-05-25 | 1998-06-30 | 半導体装置、積層体及びモジュール構造体 |
JP18436298A Division JP3320017B2 (ja) | 1992-05-25 | 1998-06-30 | モジュール構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0645501A true JPH0645501A (ja) | 1994-02-18 |
JP2934119B2 JP2934119B2 (ja) | 1999-08-16 |
Family
ID=26459799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5122726A Expired - Fee Related JP2934119B2 (ja) | 1992-05-25 | 1993-05-25 | 半導体装置、積層体及びモジュール構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2934119B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100679201B1 (ko) * | 1997-02-25 | 2007-08-16 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체장치및그제조방법 |
JP2008060562A (ja) * | 2006-08-04 | 2008-03-13 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置 |
-
1993
- 1993-05-25 JP JP5122726A patent/JP2934119B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100679201B1 (ko) * | 1997-02-25 | 2007-08-16 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체장치및그제조방법 |
JP2008060562A (ja) * | 2006-08-04 | 2008-03-13 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2934119B2 (ja) | 1999-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100299949B1 (ko) | 박형반도체장치,그것을이용한모듈구조체및그반도체장치의기판실장방법 | |
US5461255A (en) | Multi-layered lead frame assembly for integrated circuits | |
JP3032964B2 (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
US5367124A (en) | Compliant lead for surface mounting a chip package to a substrate | |
JPH0550134B2 (ja) | ||
JP2001185651A (ja) | 半導体装置およびその製造方法 | |
JPH07288309A (ja) | 半導体装置及びその製造方法並びに半導体モジュール | |
US6285074B2 (en) | Semiconductor device | |
JPH04348045A (ja) | 半導体装置及びその製造方法 | |
KR100226335B1 (ko) | 플라스틱 성형회로 패키지 | |
JP2002217514A (ja) | マルチチップ半導体装置 | |
US6201297B1 (en) | Semiconductor device | |
JPH10199912A (ja) | 半導体装置 | |
JP2606603B2 (ja) | 半導体装置及びその製造方法及びその実装検査方法 | |
JPH0558657B2 (ja) | ||
JP2934119B2 (ja) | 半導体装置、積層体及びモジュール構造体 | |
JP2001177005A (ja) | 半導体装置及びその製造方法 | |
JP3288973B2 (ja) | 半導体装置、積層体及びモジュール構造体 | |
JP3320017B2 (ja) | モジュール構造体 | |
JPH0563138A (ja) | 半導体集積回路装置 | |
JPH06216277A (ja) | 半導体装置およびその半導体装置を組み込んだicカード | |
JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 | |
JPH02134859A (ja) | マルチチップ半導体装置とその製造方法 | |
JPS60138948A (ja) | 半導体装置用パツケ−ジ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990518 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 12 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 12 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |