JPH04348045A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH04348045A JPH04348045A JP3105622A JP10562291A JPH04348045A JP H04348045 A JPH04348045 A JP H04348045A JP 3105622 A JP3105622 A JP 3105622A JP 10562291 A JP10562291 A JP 10562291A JP H04348045 A JPH04348045 A JP H04348045A
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- semiconductor chip
- lead
- metal layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 158
- 238000004519 manufacturing process Methods 0.000 title description 14
- 239000002184 metal Substances 0.000 claims abstract description 83
- 229910052751 metal Inorganic materials 0.000 claims abstract description 83
- 239000011888 foil Substances 0.000 claims abstract description 43
- 229920005989 resin Polymers 0.000 claims abstract description 19
- 239000011347 resin Substances 0.000 claims abstract description 19
- 238000000465 moulding Methods 0.000 claims abstract description 12
- 239000000853 adhesive Substances 0.000 claims description 28
- 230000001070 adhesive effect Effects 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 13
- 238000007789 sealing Methods 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000004080 punching Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 28
- 238000000034 method Methods 0.000 description 20
- 239000004642 Polyimide Substances 0.000 description 12
- 229920001721 polyimide Polymers 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002788 crimping Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920002379 silicone rubber Polymers 0.000 description 2
- 239000004945 silicone rubber Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229920002614 Polyether block amide Polymers 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49534—Multi-layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45599—Material
- H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、高集積度の大規模集積回路の薄型パッケージに適用
して有効な技術に関するものである。
に、高集積度の大規模集積回路の薄型パッケージに適用
して有効な技術に関するものである。
【0002】
【従来の技術】半導体装置の高集積に伴い、半導体チッ
プのサイズが大きくなる傾向にある。そこで、例えば、
特開昭61−241959号公報に開示されるようなリ
ードオン チップ(Lead On Chip)
型の樹脂封止パッケージが提案されている。これは、半
導体チップの回路形成面上に、複数の信号用インナーリ
ードが、前記半導体チップと絶縁フィルムを介在させて
接着剤で接着され、該信号用インナーリードと半導体チ
ップ上との中心線近傍に設けられたボンディングパッド
とが、ボンディングワイヤで電気的に接続され、モール
ド樹脂で封止された半導体装置において、前記半導体チ
ップの回路形成面の長手方向の中心線の近傍で、前記ボ
ンディングパッドとの間に、共用インナーリード(バス
バーインナーリード)が設けられたものである。
プのサイズが大きくなる傾向にある。そこで、例えば、
特開昭61−241959号公報に開示されるようなリ
ードオン チップ(Lead On Chip)
型の樹脂封止パッケージが提案されている。これは、半
導体チップの回路形成面上に、複数の信号用インナーリ
ードが、前記半導体チップと絶縁フィルムを介在させて
接着剤で接着され、該信号用インナーリードと半導体チ
ップ上との中心線近傍に設けられたボンディングパッド
とが、ボンディングワイヤで電気的に接続され、モール
ド樹脂で封止された半導体装置において、前記半導体チ
ップの回路形成面の長手方向の中心線の近傍で、前記ボ
ンディングパッドとの間に、共用インナーリード(バス
バーインナーリード)が設けられたものである。
【0003】
【発明が解決しようとする課題】しかしながら、本発明
者は、前記従来技術を検討した結果、以下の問題点を見
い出した。前記インナーリードと半導体チップとをボン
ディングワイヤで電気的に接続する際に、共用インナー
リードが半導体チップ上の外部端子(ボンディングパッ
ド)と信号用インナーリードとの間に位置するため、信
号用インナーリードにボンディングされるワイヤは共用
インナーリードを飛び越えなければならない。そのため
、共用インナーリードとワイヤとが接触し、ショートを
おこす可能性が非常に大きい。また、ショートを防止す
るためには、ワイヤのループ形状を通常のワイヤより高
くしなければならない。そのため、例えば、厚さ1mm
程度の薄型TSOP(Thin Small Ou
tlin Package)パッケージにLOC構造
の半導体装置を適用することは極めて困難であった。す
なわち、前記薄型TSOPパッケージでは、半導体チッ
プの主面からその上部の封止樹脂表面までの距離が最大
400μmでなければ、パッケージ厚1mm程度にでき
ない。したがって、図7Aに示すように、共用インナー
リードを飛び越えてボンディングする場合は、ループ高
さが600μm程度必要なので、薄型パッケージにでき
ない。
者は、前記従来技術を検討した結果、以下の問題点を見
い出した。前記インナーリードと半導体チップとをボン
ディングワイヤで電気的に接続する際に、共用インナー
リードが半導体チップ上の外部端子(ボンディングパッ
ド)と信号用インナーリードとの間に位置するため、信
号用インナーリードにボンディングされるワイヤは共用
インナーリードを飛び越えなければならない。そのため
、共用インナーリードとワイヤとが接触し、ショートを
おこす可能性が非常に大きい。また、ショートを防止す
るためには、ワイヤのループ形状を通常のワイヤより高
くしなければならない。そのため、例えば、厚さ1mm
程度の薄型TSOP(Thin Small Ou
tlin Package)パッケージにLOC構造
の半導体装置を適用することは極めて困難であった。す
なわち、前記薄型TSOPパッケージでは、半導体チッ
プの主面からその上部の封止樹脂表面までの距離が最大
400μmでなければ、パッケージ厚1mm程度にでき
ない。したがって、図7Aに示すように、共用インナー
リードを飛び越えてボンディングする場合は、ループ高
さが600μm程度必要なので、薄型パッケージにでき
ない。
【0004】本発明の目的は、信頼性の高い薄型のLO
C構造の半導体装置を提供することにある。本発明の前
記ならびにその他の目的と新規な特徴は、本明細書の記
述及び添付図面から明らかになるであろう。
C構造の半導体装置を提供することにある。本発明の前
記ならびにその他の目的と新規な特徴は、本明細書の記
述及び添付図面から明らかになるであろう。
【0005】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【0006】(1)半導体チップの回路形成面のX方向
又はY方向の中心線の近傍に共用インナーリードが設け
られ、かつ前記半導体チップの回路形成面に、複数の信
号用インナーリードが設けられ、該信号用インナーリー
ド及び前記共用インナーリードと半導体チップとがそれ
ぞれボンディングワイヤで電気的に接続され、モールド
樹脂で封止される半導体装置であって、前記共用インナ
ーリードを薄い金属箔で構成し、前記半導体チップの回
路形成面の上に、共用インナーリード及び複数の信号用
インナーリードがそれぞれ絶縁性接着剤又は絶縁性テー
プを介して積層されている半導体装置である。
又はY方向の中心線の近傍に共用インナーリードが設け
られ、かつ前記半導体チップの回路形成面に、複数の信
号用インナーリードが設けられ、該信号用インナーリー
ド及び前記共用インナーリードと半導体チップとがそれ
ぞれボンディングワイヤで電気的に接続され、モールド
樹脂で封止される半導体装置であって、前記共用インナ
ーリードを薄い金属箔で構成し、前記半導体チップの回
路形成面の上に、共用インナーリード及び複数の信号用
インナーリードがそれぞれ絶縁性接着剤又は絶縁性テー
プを介して積層されている半導体装置である。
【0007】(2)主面に集積回路と複数の外部端子を
有する半導体チップと、電圧供給用の第1リードと信号
供給用の第2リードとからなり、おのおのが第1部と第
2部とからなるインナーリード部と、前記第2部と接続
し前記第1部から遠ざかる方向に延在しているアウター
リード部とからなるリードと、前記半導体チップ主面と
前記インナーリード部の第1部間に位置し、前記電圧供
給用リードと電気的に接続されている金属層と、前記イ
ンナーリード部の第1部と前記外部端子とを電気的に接
続している第1のワイヤと、前記金属層と他の外部端子
とを電気的に接続している第2のワイヤとからなる複数
のワイヤと、前記半導体チップ、前記インナーリード部
、前記金属層、及び前記ワイヤとを封止しているモール
ド手段とを備えている半導体装置である。
有する半導体チップと、電圧供給用の第1リードと信号
供給用の第2リードとからなり、おのおのが第1部と第
2部とからなるインナーリード部と、前記第2部と接続
し前記第1部から遠ざかる方向に延在しているアウター
リード部とからなるリードと、前記半導体チップ主面と
前記インナーリード部の第1部間に位置し、前記電圧供
給用リードと電気的に接続されている金属層と、前記イ
ンナーリード部の第1部と前記外部端子とを電気的に接
続している第1のワイヤと、前記金属層と他の外部端子
とを電気的に接続している第2のワイヤとからなる複数
のワイヤと、前記半導体チップ、前記インナーリード部
、前記金属層、及び前記ワイヤとを封止しているモール
ド手段とを備えている半導体装置である。
【0008】(3)前記(2)の半導体チップの主面と
前記金属層とは接着層を介して接着されている。
前記金属層とは接着層を介して接着されている。
【0009】(4)前記(2)の金属層と前記インナー
リード部の第1部間に絶縁性基材を用を用いている。
リード部の第1部間に絶縁性基材を用を用いている。
【0010】(5)前記(2)の外部端子は、前記半導
体チップの長辺にほぼ平行、かつ中心線部領域に配置さ
れている。
体チップの長辺にほぼ平行、かつ中心線部領域に配置さ
れている。
【0011】(6)前記(2)の金属層は、前記外部端
子に沿って連続的に形成されている。
子に沿って連続的に形成されている。
【0012】(7)前記(2)の金属層は、鉄−ニッケ
ル合金箔からなる。
ル合金箔からなる。
【0013】(8)前記(2)のインナーリードの第2
部は、前記半導体チップの長辺側に配置されている。
部は、前記半導体チップの長辺側に配置されている。
【0014】(9)前記(2)のインナーリードの第2
部は、前記半導体チップの短辺側に配置されている。
部は、前記半導体チップの短辺側に配置されている。
【0015】(10)主面に集積回路と複数の外部端子
を有する半導体チップと、電圧供給用の第1リードと信
号供給用の第2リードとからなり、おのおのが第1部と
第2部とからなるインナーリード部と、前記第2部と接
続し前記第1部から遠ざかる方向に延在しているアウタ
ーリード部とからなるリードと、前記インナーリード部
の第1部上に積層され、前記電圧供給用リードと電気的
に接続されている金属層と、前記インナーリード部の第
1部と前記外部端子とを電気的に接続している第1のワ
イヤと、前記金属層と他の外部端子とを電気的に接続し
ている第2のワイヤとからなる複数のワイヤと、前記半
導体チップ、前記インナーリード部、前記金属層、及び
前記ワイヤとを封止しているモールド手段とを備えてい
る半導体装置である。
を有する半導体チップと、電圧供給用の第1リードと信
号供給用の第2リードとからなり、おのおのが第1部と
第2部とからなるインナーリード部と、前記第2部と接
続し前記第1部から遠ざかる方向に延在しているアウタ
ーリード部とからなるリードと、前記インナーリード部
の第1部上に積層され、前記電圧供給用リードと電気的
に接続されている金属層と、前記インナーリード部の第
1部と前記外部端子とを電気的に接続している第1のワ
イヤと、前記金属層と他の外部端子とを電気的に接続し
ている第2のワイヤとからなる複数のワイヤと、前記半
導体チップ、前記インナーリード部、前記金属層、及び
前記ワイヤとを封止しているモールド手段とを備えてい
る半導体装置である。
【0016】(11)前記(10)の半導体チップ主面
と前記インナーリードの第1部間に絶縁性基材を介在し
ている。
と前記インナーリードの第1部間に絶縁性基材を介在し
ている。
【0017】(12)前記(10)のインナーリードの
第1部と金属層とを接着層で接着している。
第1部と金属層とを接着層で接着している。
【0018】(13)前記(10)の外部端子は、前記
半導体チップの長辺にほぼ平行、かつ中心線部領域に配
置されている。
半導体チップの長辺にほぼ平行、かつ中心線部領域に配
置されている。
【0019】(14)前記(10)の金属層は、前記外
部端子に沿って連続的に形成されている。
部端子に沿って連続的に形成されている。
【0020】(15)前記(10)の金属層は、鉄−ニ
ッケル合金箔からなる。
ッケル合金箔からなる。
【0021】(16)前記(10)の電圧供給用リード
と金属層とはワイヤで電気的に接続されている。
と金属層とはワイヤで電気的に接続されている。
【0022】(17)前記(10)のインナーリードの
第2部は、前記半導体チップの長辺側に配置されている
。
第2部は、前記半導体チップの長辺側に配置されている
。
【0023】(18)前記(2)のインナーリードの第
2部は、前記半導体チップの短辺側に配置されている。
2部は、前記半導体チップの短辺側に配置されている。
【0024】(19)主面に集積回路と複数の外部端子
を有するほぼ長方形状の半導体チップを準備する段階と
、前記半導体チップの主面に少なくとも一つの金属層を
接続する段階と、電圧供給用の第1リードと信号供給用
の第2リードとからなり、おのおのが第1部と第2部と
からなるインナーリード部と、前記第2部と接続し前記
第1部から遠ざかる方向に延在しているアウターリード
部とからなる複数のリードを用意する段階と、前記金属
層上に前記インナーリード部の第1部上を積層する段階
と、インナーリード部の第1部と前記外部端子間、及び
前記金属層と他の外部端子間を複数のワイヤでそれぞれ
電気的に接続する段階と、前記半導体チップ、前記イン
ナーリード部、前記金属層、及び前記ワイヤとをモール
ド手段とにより封止する段階とを備えている半導体装置
の製造方法である。
を有するほぼ長方形状の半導体チップを準備する段階と
、前記半導体チップの主面に少なくとも一つの金属層を
接続する段階と、電圧供給用の第1リードと信号供給用
の第2リードとからなり、おのおのが第1部と第2部と
からなるインナーリード部と、前記第2部と接続し前記
第1部から遠ざかる方向に延在しているアウターリード
部とからなる複数のリードを用意する段階と、前記金属
層上に前記インナーリード部の第1部上を積層する段階
と、インナーリード部の第1部と前記外部端子間、及び
前記金属層と他の外部端子間を複数のワイヤでそれぞれ
電気的に接続する段階と、前記半導体チップ、前記イン
ナーリード部、前記金属層、及び前記ワイヤとをモール
ド手段とにより封止する段階とを備えている半導体装置
の製造方法である。
【0025】(20)前記(19)の半導体装置の製造
方法において、一枚のシートからなる絶縁性基材を用意
し、その両面に絶縁性接着剤を塗布する。そして、前記
絶縁性基材を前記インナーリード部の第1部に圧着し、
インナーリード間の前記絶縁性基材を打ち抜いて、個々
のインナーリード部を形成する。
方法において、一枚のシートからなる絶縁性基材を用意
し、その両面に絶縁性接着剤を塗布する。そして、前記
絶縁性基材を前記インナーリード部の第1部に圧着し、
インナーリード間の前記絶縁性基材を打ち抜いて、個々
のインナーリード部を形成する。
【0026】(21)前記(19)の半導体装置の製造
方法において、前記金属層の少なくとも一方の面に絶縁
性接着剤を塗布する。
方法において、前記金属層の少なくとも一方の面に絶縁
性接着剤を塗布する。
【0027】(22)前記(19)の半導体装置の製造
方法において、前記インナーリードの第2部は、前記半
導体チップの長辺側に配置されている。
方法において、前記インナーリードの第2部は、前記半
導体チップの長辺側に配置されている。
【0028】(23)前記(19)の半導体装置の製造
方法において、前記金属層は、前記外部端子に沿って連
続的に形成されている。
方法において、前記金属層は、前記外部端子に沿って連
続的に形成されている。
【0029】(24)前記(19)の半導体装置の製造
方法において、前記金属層は、鉄−ニッケル合金箔から
なる。
方法において、前記金属層は、鉄−ニッケル合金箔から
なる。
【0030】(25)前記(19)の半導体装置の製造
方法において、前記インナーリードの第2部は、前記半
導体チップの長辺側に配置されている。
方法において、前記インナーリードの第2部は、前記半
導体チップの長辺側に配置されている。
【0031】(26)前記(19)の半導体装置の製造
方法において、前記インナーリードの第2部は、前記半
導体チップの短辺側に配置されている。
方法において、前記インナーリードの第2部は、前記半
導体チップの短辺側に配置されている。
【0032】(27)主面に集積回路と複数の外部端子
を有するほぼ長方形状の半導体チップを準備する段階と
、一枚のシートからなる金属層を準備し、該金属層の少
なくとも一方の面に絶縁性接着を塗布する段階と、前記
半導体チップの主面に前記金属層を接続する段階と、電
圧供給用の第1リードと信号供給用の第2リードとから
なり、各々が第1部と第2部とからなるインナーリード
部と、前記第2部と接続し前記第1部から遠ざかる方向
に延在しているアウターリード部とからなる複数のリー
ドを用意する段階と、一枚のシートからなる絶縁性基材
を準備し、該絶縁性基材の両面に絶縁性接着を塗布する
段階と、前記絶縁性基材を前記インナーリード部の第1
部林圧着する段階と、前記インナーリード間の前記絶縁
性基材を打ち抜いて、個々のインナーリード部を形成す
る段階と、前記金属層上に第1部上を積層する段階と、
前記インナーリード部の第1部と前記外部端子間、及び
前記金属層と他の外部端子間を複数のワイヤでそれぞれ
電気的に接続する段階と、前記半導体チップ、前記イン
ナーリード部、前記金属層、及び前記ワイヤとをモール
ド手段とにより封止する段階とを備えている半導体装置
の製造方法である。
を有するほぼ長方形状の半導体チップを準備する段階と
、一枚のシートからなる金属層を準備し、該金属層の少
なくとも一方の面に絶縁性接着を塗布する段階と、前記
半導体チップの主面に前記金属層を接続する段階と、電
圧供給用の第1リードと信号供給用の第2リードとから
なり、各々が第1部と第2部とからなるインナーリード
部と、前記第2部と接続し前記第1部から遠ざかる方向
に延在しているアウターリード部とからなる複数のリー
ドを用意する段階と、一枚のシートからなる絶縁性基材
を準備し、該絶縁性基材の両面に絶縁性接着を塗布する
段階と、前記絶縁性基材を前記インナーリード部の第1
部林圧着する段階と、前記インナーリード間の前記絶縁
性基材を打ち抜いて、個々のインナーリード部を形成す
る段階と、前記金属層上に第1部上を積層する段階と、
前記インナーリード部の第1部と前記外部端子間、及び
前記金属層と他の外部端子間を複数のワイヤでそれぞれ
電気的に接続する段階と、前記半導体チップ、前記イン
ナーリード部、前記金属層、及び前記ワイヤとをモール
ド手段とにより封止する段階とを備えている半導体装置
の製造方法である。
【0033】(28)前記(27)の半導体装置の製造
方法において、前記外部端子は、前記半導体チップの長
辺にほぼ平行、かつ中心線部領域に配置されている。
方法において、前記外部端子は、前記半導体チップの長
辺にほぼ平行、かつ中心線部領域に配置されている。
【0034】(29)前記(27)の半導体装置の製造
方法において、前記金属層は、前記外部端子に沿って連
続的に形成されている。
方法において、前記金属層は、前記外部端子に沿って連
続的に形成されている。
【0035】(30)前記(27)の半導体装置の製造
方法において、前記金属層は、鉄−ニッケル合金箔から
なる。
方法において、前記金属層は、鉄−ニッケル合金箔から
なる。
【0036】(31)前記(27)の半導体装置の製造
方法において、前記インナーリードの第2部は、前記半
導体チップの長辺側に配置されている。
方法において、前記インナーリードの第2部は、前記半
導体チップの長辺側に配置されている。
【0037】(32)前記(27)の半導体装置の製造
方法において、前記インナーリードの第2部は、前記半
導体チップの短辺側に配置されている。
方法において、前記インナーリードの第2部は、前記半
導体チップの短辺側に配置されている。
【0038】
【作用】前記の手段によれば、テープ状の金属箔からな
る共用インナーリードが半導体チップを横切っているの
で、多重ボンディングが可能である。また、この共用イ
ンナーリードは、信号インナーリードの下又は上に積層
されているので、共用インナーリード越えのボンディン
グワイヤがなくなり、ショートの危険を完全に回避する
ことができる。また、共用インナーリードを金属箔とす
ることによって、チップ表面からボンディングワイヤの
頂点までの高さを低くすることができる。これにより、
LOC構造の薄型パッケージの半導体装置を提供するこ
とができる。さらに、金属箔とボンディングパッド間の
ワイヤボンディングにおいて、信号用インナーリード間
の溝の部分を利用することによって、ワイヤのループ高
さをさらに低くすることができ、薄型パッケージを達成
することができる。
る共用インナーリードが半導体チップを横切っているの
で、多重ボンディングが可能である。また、この共用イ
ンナーリードは、信号インナーリードの下又は上に積層
されているので、共用インナーリード越えのボンディン
グワイヤがなくなり、ショートの危険を完全に回避する
ことができる。また、共用インナーリードを金属箔とす
ることによって、チップ表面からボンディングワイヤの
頂点までの高さを低くすることができる。これにより、
LOC構造の薄型パッケージの半導体装置を提供するこ
とができる。さらに、金属箔とボンディングパッド間の
ワイヤボンディングにおいて、信号用インナーリード間
の溝の部分を利用することによって、ワイヤのループ高
さをさらに低くすることができ、薄型パッケージを達成
することができる。
【0039】
【実施例】以下、本発明の一実施例を図面を用いて具体
的に説明する。なお、実施例を説明するための全図にお
いて、同一機能を有するものは同一符号を付け、その繰
り返しの説明は省略する。
的に説明する。なお、実施例を説明するための全図にお
いて、同一機能を有するものは同一符号を付け、その繰
り返しの説明は省略する。
【0040】〔実施例1〕図1は、本発明の実施例1で
ある樹脂封止型半導体装置のモールド樹脂の上半分を除
去した平面図、図2は、図1の(A)−(A)線で切っ
た断面図、図3は、図1の(B)−(B)線で切った断
面図、図4は、本実施例1の樹脂封止型半導体装置の全
体外観構成を示す斜視図である。
ある樹脂封止型半導体装置のモールド樹脂の上半分を除
去した平面図、図2は、図1の(A)−(A)線で切っ
た断面図、図3は、図1の(B)−(B)線で切った断
面図、図4は、本実施例1の樹脂封止型半導体装置の全
体外観構成を示す斜視図である。
【0041】本実施例1の樹脂封止型半導体装置は、図
1乃至図4に示すように、例えば、DRAM(ダイナミ
ック・ランダム・アクセス・メモリ)を構成する半導体
チップ1の回路形成面(以下、主面という)の長手方向
の中央部(中心線L0の近傍)には、絶縁性ポリイミド
接着剤41で共用インナーリード(バスバーインナーリ
ードとも言われている)33の一部である薄い金属箔3
3Aが2本接着固定されている。この金属箔33Aの上
に、この金属箔33Aを横切るように複数本の信号用イ
ンナーリード34Aが絶縁性接着剤2で接着固定されて
いる。
1乃至図4に示すように、例えば、DRAM(ダイナミ
ック・ランダム・アクセス・メモリ)を構成する半導体
チップ1の回路形成面(以下、主面という)の長手方向
の中央部(中心線L0の近傍)には、絶縁性ポリイミド
接着剤41で共用インナーリード(バスバーインナーリ
ードとも言われている)33の一部である薄い金属箔3
3Aが2本接着固定されている。この金属箔33Aの上
に、この金属箔33Aを横切るように複数本の信号用イ
ンナーリード34Aが絶縁性接着剤2で接着固定されて
いる。
【0042】前記半導体チップ1の主面には、主にメモ
リセルアレイ及び周辺回路が配置されている。前記金属
箔33Aは、例えば、Fe−Ni合金(42アロイ:N
i含有率42%Fe)、Cu等で構成されている。
リセルアレイ及び周辺回路が配置されている。前記金属
箔33Aは、例えば、Fe−Ni合金(42アロイ:N
i含有率42%Fe)、Cu等で構成されている。
【0043】前記絶縁性接着剤2としては、例えばポリ
エーテルアミドイミド系樹脂やエポキシ系樹脂を使用す
る。
エーテルアミドイミド系樹脂やエポキシ系樹脂を使用す
る。
【0044】この種の樹脂封止型パッケージ55は、い
わゆる半導体チップ1上に共用インナーリード33と信
号用インナーリード34Aを配置したLOC(Lead
On Chip)構造を採用している。LOC構造を
採用する樹脂封止型パッケージ55は、半導体チップ1
の形状に規制されずに信号用インナーリード34Aを自
由に引き回せるので、この引き回しに相当する分、サイ
ズの大きな半導体チップ1を封止することができる。す
なわち、LOC構造を採用する樹脂封止型パッケージ5
5は、大容量化に基づき半導体チップ1のサイズが大型
化しても、封止サイズ(パッケージサイズ)を小さく抑
えられるので、実装密度を高めることができる。
わゆる半導体チップ1上に共用インナーリード33と信
号用インナーリード34Aを配置したLOC(Lead
On Chip)構造を採用している。LOC構造を
採用する樹脂封止型パッケージ55は、半導体チップ1
の形状に規制されずに信号用インナーリード34Aを自
由に引き回せるので、この引き回しに相当する分、サイ
ズの大きな半導体チップ1を封止することができる。す
なわち、LOC構造を採用する樹脂封止型パッケージ5
5は、大容量化に基づき半導体チップ1のサイズが大型
化しても、封止サイズ(パッケージサイズ)を小さく抑
えられるので、実装密度を高めることができる。
【0045】前記共用インナーリード33は、薄い金属
箔33A及びアウターリード33Cと一体に構成してい
るインナーリード33Bで構成され、薄い金属箔33A
とインナーリード33Bはボンディングワイヤ36で電
気的に接続されている。信号用インナーリード34Aは
、その一端側をアウターリード34Bと一体に構成され
ている。アウターリード33C及び34Bは、標準規格
に基づき、それぞれに印加される信号が規定され、番号
が付されている(図2)。この樹脂封止型パッケージ5
5は1〜6番端子、9〜14番端子、15〜20番端子
、23〜28番端子の合計24端子で構成されている。
箔33A及びアウターリード33Cと一体に構成してい
るインナーリード33Bで構成され、薄い金属箔33A
とインナーリード33Bはボンディングワイヤ36で電
気的に接続されている。信号用インナーリード34Aは
、その一端側をアウターリード34Bと一体に構成され
ている。アウターリード33C及び34Bは、標準規格
に基づき、それぞれに印加される信号が規定され、番号
が付されている(図2)。この樹脂封止型パッケージ5
5は1〜6番端子、9〜14番端子、15〜20番端子
、23〜28番端子の合計24端子で構成されている。
【0046】前記1番端子は電源電圧Vcc端子である
。 前記電源電圧Vccは例えば回路の動作電圧5[V]で
ある。2番端子はデータ入力信号端子、3番端子は空き
端子、4番端子はライトイネーブル信号端子、5番端子
はロウアドレスストローブ信号端子、6番端子はアドレ
ス信号端子(A11)である。9番端子はアドレス信号
端子(A10)、10番端子はアドレス信号端子(A0
)、11番端子はアドレス信号端子(A1)、12番端
子はアドレス信号端子(A2)、13番端子はアドレス
信号端子(A3)である。14番端子は電源電圧Vcc
端子である。15番端子は基準電圧Vss端子である。 前記基準電圧Vssは例えば回路の基準電圧0[V]で
ある。16番端子はアドレス信号端子(A4)、17番
端子はアドレス信号端子(A5)、18番端子はアドレ
ス信号端子(A6)、19番端子はアドレス信号端子(
A7)、20番端子はアドレス信号端子(A8)である
。23番端子はアドレス信号端子(A9)、24番端子
は空き端子、25番端子はカラムアドレスストローブ信
号端子、26番端子は空き端子、27番端子はデータ出
力信号端子、28番端子は基準電圧Vss端子である。
。 前記電源電圧Vccは例えば回路の動作電圧5[V]で
ある。2番端子はデータ入力信号端子、3番端子は空き
端子、4番端子はライトイネーブル信号端子、5番端子
はロウアドレスストローブ信号端子、6番端子はアドレ
ス信号端子(A11)である。9番端子はアドレス信号
端子(A10)、10番端子はアドレス信号端子(A0
)、11番端子はアドレス信号端子(A1)、12番端
子はアドレス信号端子(A2)、13番端子はアドレス
信号端子(A3)である。14番端子は電源電圧Vcc
端子である。15番端子は基準電圧Vss端子である。 前記基準電圧Vssは例えば回路の基準電圧0[V]で
ある。16番端子はアドレス信号端子(A4)、17番
端子はアドレス信号端子(A5)、18番端子はアドレ
ス信号端子(A6)、19番端子はアドレス信号端子(
A7)、20番端子はアドレス信号端子(A8)である
。23番端子はアドレス信号端子(A9)、24番端子
は空き端子、25番端子はカラムアドレスストローブ信
号端子、26番端子は空き端子、27番端子はデータ出
力信号端子、28番端子は基準電圧Vss端子である。
【0047】前記インナーリードの34Bの他端側は、
半導体チップ1の長方形状の夫々の長辺を横切り、半導
体チップ1の中央側に引き伸ばされている。インナーリ
ードの34Aの半導体チップ上の先端はボンディングワ
イヤ27により半導体チップ1の中央部分に配列された
ボンディングパッド(外部端子)32に電気的に接続さ
れている。前記ボンディングワイヤ36,37は金(A
u)ワイヤを使用する。また、ボンディングワイヤ36
,37としては、銅(Cu)ワイヤ、金属ワイヤの表面
に絶縁性樹脂を被覆した被覆ワイヤ等を使用してもよい
。ボンディングワイヤ36,37は熱圧着に超音波振動
を併用したボンディング法によりボンディングされてい
る。
半導体チップ1の長方形状の夫々の長辺を横切り、半導
体チップ1の中央側に引き伸ばされている。インナーリ
ードの34Aの半導体チップ上の先端はボンディングワ
イヤ27により半導体チップ1の中央部分に配列された
ボンディングパッド(外部端子)32に電気的に接続さ
れている。前記ボンディングワイヤ36,37は金(A
u)ワイヤを使用する。また、ボンディングワイヤ36
,37としては、銅(Cu)ワイヤ、金属ワイヤの表面
に絶縁性樹脂を被覆した被覆ワイヤ等を使用してもよい
。ボンディングワイヤ36,37は熱圧着に超音波振動
を併用したボンディング法によりボンディングされてい
る。
【0048】前記共用インナーリード33のVcc用リ
ード33BとVss用リード33Bは、それぞれその他
のインナーリード(信号用インナーリード)34Aの半
導体チップ1上の先端で規定された領域内において平行
に延在させている。この共用インナーリード33のVc
c用リード33BとVss用リード33Bは、それぞれ
半導体チップ1の主面のどの位置においても、電気的に
接続されている金属箔33Aを介して電源電圧Vcc、
基準電圧Vssを供給することができるように構成され
ている。つまり、この樹脂封止型半導体装置は電源ノイ
ズを吸収し易く構成され、動作速度の高速化を図れるよ
うに構成されている。
ード33BとVss用リード33Bは、それぞれその他
のインナーリード(信号用インナーリード)34Aの半
導体チップ1上の先端で規定された領域内において平行
に延在させている。この共用インナーリード33のVc
c用リード33BとVss用リード33Bは、それぞれ
半導体チップ1の主面のどの位置においても、電気的に
接続されている金属箔33Aを介して電源電圧Vcc、
基準電圧Vssを供給することができるように構成され
ている。つまり、この樹脂封止型半導体装置は電源ノイ
ズを吸収し易く構成され、動作速度の高速化を図れるよ
うに構成されている。
【0049】前記半導体チップ1の長方形状の短辺には
、図1に示すように、パッケージ支持用リード38が設
けられている。また、図1に示すように、1番端子,1
4番端子,15番端子,28番端子に対応するインナー
リードのそれぞれの所定位置に半導体チップ1とリード
間の位置決め目標切り欠き部39が設けられている。
、図1に示すように、パッケージ支持用リード38が設
けられている。また、図1に示すように、1番端子,1
4番端子,15番端子,28番端子に対応するインナー
リードのそれぞれの所定位置に半導体チップ1とリード
間の位置決め目標切り欠き部39が設けられている。
【0050】半導体チップ1とリードとの接着は、位置
決め目標切り欠き部39とインナーリード33B,34
Aのそれぞれに設けられた位置決め目標突起40からの
所定の位置の中に半導体チップ1が入るように配置すれ
ば、半導体チップ1とリードが正確な位置に配置されて
いることとなる。
決め目標切り欠き部39とインナーリード33B,34
Aのそれぞれに設けられた位置決め目標突起40からの
所定の位置の中に半導体チップ1が入るように配置すれ
ば、半導体チップ1とリードが正確な位置に配置されて
いることとなる。
【0051】前記インナーリード33B,34A、アウ
ターリード33C,34B,パッケージ支持用リード3
8のそれぞれはリードフレームから切断され、かつ成型
されている。リードフレームは例えばFe−Ni合金(
例えばNi含有率42又は50[%])、Cu等で形成
されている。
ターリード33C,34B,パッケージ支持用リード3
8のそれぞれはリードフレームから切断され、かつ成型
されている。リードフレームは例えばFe−Ni合金(
例えばNi含有率42又は50[%])、Cu等で形成
されている。
【0052】前記半導体チップ1、ボンディングワイヤ
36,37、共用インナーリード33、信号用インナー
リード34A、パッケージ支持用リード38のそれぞれ
はモールド樹脂5Aで封止されている。モールド樹脂5
Aは、低応力化を図るために、フェノール系硬化剤、シ
リコーンゴム及びフィラーが添加されたエポキシ系樹脂
を使用している。シリコーンゴムはエポキシ系樹脂の弾
性率と同時に熱膨張率を低下させる作用がある。フィラ
ーは球形の酸化珪素粒で形成されており、同様に熱膨張
率を低下させる作用がある。
36,37、共用インナーリード33、信号用インナー
リード34A、パッケージ支持用リード38のそれぞれ
はモールド樹脂5Aで封止されている。モールド樹脂5
Aは、低応力化を図るために、フェノール系硬化剤、シ
リコーンゴム及びフィラーが添加されたエポキシ系樹脂
を使用している。シリコーンゴムはエポキシ系樹脂の弾
性率と同時に熱膨張率を低下させる作用がある。フィラ
ーは球形の酸化珪素粒で形成されており、同様に熱膨張
率を低下させる作用がある。
【0053】前記半導体チップ1のレイアウトは、その
主面のX方向(又はY方向)の中心線部にボンディング
パッド(外部端子)32(図1)及び周辺回路が設けら
れている。そして、これらのボンディングパッド(外部
端子)32及び周辺回路の両側に多数のメモリセル列(
メモリマット)が設けられている。
主面のX方向(又はY方向)の中心線部にボンディング
パッド(外部端子)32(図1)及び周辺回路が設けら
れている。そして、これらのボンディングパッド(外部
端子)32及び周辺回路の両側に多数のメモリセル列(
メモリマット)が設けられている。
【0054】前記金属箔33Aは、図2(前記信号用イ
ンナーリード34Aと半導体チップ1との接続部の詳細
を示す図)に示すように、絶縁性ポリイミド接着剤41
を介して半導体チップ1に取り付けられている。さらに
、信号用インナーリード34Aは、絶縁性ポリイミド基
板2Aの両面に絶縁性ポリイミド接着剤41を塗布した
絶縁性接着剤2を介して前記金属箔33A上に接着され
ている。
ンナーリード34Aと半導体チップ1との接続部の詳細
を示す図)に示すように、絶縁性ポリイミド接着剤41
を介して半導体チップ1に取り付けられている。さらに
、信号用インナーリード34Aは、絶縁性ポリイミド基
板2Aの両面に絶縁性ポリイミド接着剤41を塗布した
絶縁性接着剤2を介して前記金属箔33A上に接着され
ている。
【0055】図3(前記共用インナーリード33を構成
する金属箔33Aと半導体チップ1との接続部の詳細を
示す図)に示すように、半導体チップ1上に絶縁性ポリ
イミド接着剤41を介して金属箔33Aを形成している
。
する金属箔33Aと半導体チップ1との接続部の詳細を
示す図)に示すように、半導体チップ1上に絶縁性ポリ
イミド接着剤41を介して金属箔33Aを形成している
。
【0056】本実施例1に使用される樹脂封止型半導体
装置は、図4に示すように、リードがガルウィング(G
ull Wing)状に形成されている面実装型の薄型
パッケージ、例えば、TSOPである。すなわち、アウ
ターリード33C及び34Bはモールド樹脂5Aから遠
ざかる方向に突出し、その先端はモールド樹脂5Aの上
面、あるいは下面に平行になるように延在している。ま
た、パッケージ55の所定の位置にインデックス42が
設けられている。
装置は、図4に示すように、リードがガルウィング(G
ull Wing)状に形成されている面実装型の薄型
パッケージ、例えば、TSOPである。すなわち、アウ
ターリード33C及び34Bはモールド樹脂5Aから遠
ざかる方向に突出し、その先端はモールド樹脂5Aの上
面、あるいは下面に平行になるように延在している。ま
た、パッケージ55の所定の位置にインデックス42が
設けられている。
【0057】次に、本実施例1の樹脂封止型半導体装置
の組み立て方法について、図5(A)乃至(G)及び図
6A乃至図6Cを用いて簡単に説明する。
の組み立て方法について、図5(A)乃至(G)及び図
6A乃至図6Cを用いて簡単に説明する。
【0058】まず、絶縁性ポリイミド基材2Aを準備し
、その両面に絶縁性接着剤41を塗工することによって
、図5(B)に示すように、絶縁性のポリイミドテープ
からなる絶縁性接着剤2を製作する。次に、打ち抜き等
によって形成したリードフレームのインナーリード33
B(図示していない)及び34Aの先端領域に、図5(
C)に示すように前記絶縁性ポリイミドテープからなる
絶縁性接着剤2を熱圧着する。その平面図を図6Aに示
す。さらに、図6Bに示すように、前記絶縁性ポリイミ
ドテープ43の不要な部分を打ち抜き、櫛歯状に成形す
る。
、その両面に絶縁性接着剤41を塗工することによって
、図5(B)に示すように、絶縁性のポリイミドテープ
からなる絶縁性接着剤2を製作する。次に、打ち抜き等
によって形成したリードフレームのインナーリード33
B(図示していない)及び34Aの先端領域に、図5(
C)に示すように前記絶縁性ポリイミドテープからなる
絶縁性接着剤2を熱圧着する。その平面図を図6Aに示
す。さらに、図6Bに示すように、前記絶縁性ポリイミ
ドテープ43の不要な部分を打ち抜き、櫛歯状に成形す
る。
【0059】一方、共用インターリード33用の、例え
ば、42アロイからなるシート状の金属箔33Aを用意
し、その片面に絶縁性接着剤41を塗工する。そして、
所望の形状に打ち抜き、金属箔33Aを形成する(図5
(D)、(E))。次に、図5(F)に示すように、半
導体チップ1の主面の長手方向の中心線部に、前記絶縁
性接着剤41を塗工した金属箔33Aを熱圧着する。前
記図5(A)乃至(C)で形成された絶縁性接着剤付き
リードと、図5(D)乃至(F)で形成された金属箔付
き半導体チップとを熱圧着する(図5(G))。図6C
は図5(G)の平面図である。ここで、例えば、絶縁性
ポリイミド基材2及び絶縁性接着剤41は厚さ25μm
、絶縁性ポリイミドテープ43は75μm、金属箔33
Aは50μm程度である。
ば、42アロイからなるシート状の金属箔33Aを用意
し、その片面に絶縁性接着剤41を塗工する。そして、
所望の形状に打ち抜き、金属箔33Aを形成する(図5
(D)、(E))。次に、図5(F)に示すように、半
導体チップ1の主面の長手方向の中心線部に、前記絶縁
性接着剤41を塗工した金属箔33Aを熱圧着する。前
記図5(A)乃至(C)で形成された絶縁性接着剤付き
リードと、図5(D)乃至(F)で形成された金属箔付
き半導体チップとを熱圧着する(図5(G))。図6C
は図5(G)の平面図である。ここで、例えば、絶縁性
ポリイミド基材2及び絶縁性接着剤41は厚さ25μm
、絶縁性ポリイミドテープ43は75μm、金属箔33
Aは50μm程度である。
【0060】次に、共用インナーリード33の金属箔3
3Aとインナーリード33B、半導体チップ1上のボン
ディングパッド32と金属箔33A、ボンディングパッ
ド32と信号用インナーリード34Aをそれぞれワイヤ
ボンディング(ワイヤ36及び37)して電気的に接続
する。
3Aとインナーリード33B、半導体チップ1上のボン
ディングパッド32と金属箔33A、ボンディングパッ
ド32と信号用インナーリード34Aをそれぞれワイヤ
ボンディング(ワイヤ36及び37)して電気的に接続
する。
【0061】次に、レジン等のモールド樹脂5Aでモー
ルドした後、アウターリード33C,34Bをメッキし
、アウターリード33C,34Bをリードフレームの外
枠から切り離して成形する。
ルドした後、アウターリード33C,34Bをメッキし
、アウターリード33C,34Bをリードフレームの外
枠から切り離して成形する。
【0062】最後に、パッケージ支持リードを切断して
樹脂封止型半導体装置の組み立てを完了する。
樹脂封止型半導体装置の組み立てを完了する。
【0063】このように半導体装置を構成することによ
り、共用インナーリード33の金属箔(テープ状)33
Aが半導体チップ1を横切っているので、多重ボンディ
ングが可能である。また、この共用インナーリード33
の金属箔33Aは、信号用インナーリード34Aの下に
積層されているので、共用インナーリード33の金属箔
33Aをボンディングワイヤ37が越えることがない。 また、図7A,図7Bに示すように、半導体チップ1の
主面からボンディングワイヤ37の頂点までの高さを低
くすることができる。例えば、本発明の高さは、従来の
高さの1/2程度にすることができる。また、金属箔3
3Aをボンディングワイヤ37が越えることがないので
、モールド時に、ボンディングワイヤ37が変形しても
金属箔33Aとショートする危険がない。これらにより
、薄型パッケージの半導体装置を提供することができる
。
り、共用インナーリード33の金属箔(テープ状)33
Aが半導体チップ1を横切っているので、多重ボンディ
ングが可能である。また、この共用インナーリード33
の金属箔33Aは、信号用インナーリード34Aの下に
積層されているので、共用インナーリード33の金属箔
33Aをボンディングワイヤ37が越えることがない。 また、図7A,図7Bに示すように、半導体チップ1の
主面からボンディングワイヤ37の頂点までの高さを低
くすることができる。例えば、本発明の高さは、従来の
高さの1/2程度にすることができる。また、金属箔3
3Aをボンディングワイヤ37が越えることがないので
、モールド時に、ボンディングワイヤ37が変形しても
金属箔33Aとショートする危険がない。これらにより
、薄型パッケージの半導体装置を提供することができる
。
【0064】図7Aは、従来のボンディングワイヤ37
の高さを示す図、図7Bは、本発明のボンディングワイ
ヤ7の高さを示す図である従来のループ高さH1は、約
600μm程度であるのに対し、本実施例においては、
ループの高さH2は約300μm程度である。
の高さを示す図、図7Bは、本発明のボンディングワイ
ヤ7の高さを示す図である従来のループ高さH1は、約
600μm程度であるのに対し、本実施例においては、
ループの高さH2は約300μm程度である。
【0065】また、共用インナーリード33及び信号用
インナーリード34Aで半導体チップ1を固定するため
、パッケージ支持用リード38を半導体チップ1の主面
に固定する必要がないので、パッケージ支持用リード3
8による半導体チップ1の主面を破損するおそれがない
。また、半導体チップ1の主面の端部に絶縁性テープを
設けなくてもよいので、リフロー時に絶縁性テープから
のパッケージクラックを発生することがない。
インナーリード34Aで半導体チップ1を固定するため
、パッケージ支持用リード38を半導体チップ1の主面
に固定する必要がないので、パッケージ支持用リード3
8による半導体チップ1の主面を破損するおそれがない
。また、半導体チップ1の主面の端部に絶縁性テープを
設けなくてもよいので、リフロー時に絶縁性テープから
のパッケージクラックを発生することがない。
【0066】〔実施例2〕図8は、本発明の実施例2で
ある樹脂封止型半導体装置の全体外観構成を示す斜視図
、図9は、図8に示す半導体装置のモールド樹脂の上半
分を除去した平面図である。
ある樹脂封止型半導体装置の全体外観構成を示す斜視図
、図9は、図8に示す半導体装置のモールド樹脂の上半
分を除去した平面図である。
【0067】本実施例2の樹脂封止パッケージ5は、長
方形状の短辺からガルウィング状にリードが突出した薄
型パッケージである。前記実施例1と同様に、半導体チ
ップ1の主面の長手方向の中央部には、絶縁性接着剤2
で共用インナーリード3の一部である薄い金属箔3Aが
2本接着固定されている。この金属箔3Aの上に、この
金属箔3Aを横切るように複数本の信号用インナーリー
ド4Aが絶縁性接着剤2で接着固定されている。
方形状の短辺からガルウィング状にリードが突出した薄
型パッケージである。前記実施例1と同様に、半導体チ
ップ1の主面の長手方向の中央部には、絶縁性接着剤2
で共用インナーリード3の一部である薄い金属箔3Aが
2本接着固定されている。この金属箔3Aの上に、この
金属箔3Aを横切るように複数本の信号用インナーリー
ド4Aが絶縁性接着剤2で接着固定されている。
【0068】前記共用インナーリード3は、薄い金属箔
3A及びアウターリード3Cと一体に構成しているイン
ナーリード3Bで構成され、薄い金属箔3Aとインナー
リード3Bはボンディングワイヤ6で電気的に接続され
ている。信号用インナーリード4Aは、その一端側をア
ウターリード4Bと一体に構成されている。アウターリ
ード3C及び4Bは、標準規格に基づき、それぞれに印
加される信号が規定され、番号が付されている。この樹
脂封止型パッケージ5は1〜6番端子、7〜12番端子
、13〜18番端子、19〜24番端子の合計24端子
で構成されている。
3A及びアウターリード3Cと一体に構成しているイン
ナーリード3Bで構成され、薄い金属箔3Aとインナー
リード3Bはボンディングワイヤ6で電気的に接続され
ている。信号用インナーリード4Aは、その一端側をア
ウターリード4Bと一体に構成されている。アウターリ
ード3C及び4Bは、標準規格に基づき、それぞれに印
加される信号が規定され、番号が付されている。この樹
脂封止型パッケージ5は1〜6番端子、7〜12番端子
、13〜18番端子、19〜24番端子の合計24端子
で構成されている。
【0069】前記インナーリードの3C及び4Bの他端
側は、半導体チップ1の長方形状のそれぞれの短辺を横
切り、半導体チップ1の中央側に引き伸ばされている。 インナーリードの4Aの半導体チップ上の先端はボンデ
ィングワイヤ7により半導体チップ1の中央部分に配列
されたボンディングパッド(外部端子)32に電気的に
接続されている。前記共用インナーリード3の金属箔3
A及びインナーリード(信号用インナーリード)3Bの
うち6番端子,19番端子のインナーリード3Bは、V
cc用リードとして使用され、半導体チップ1の中央部
分をその長辺に平行に引き伸ばされている。同様に、7
番端子,18番端子のインナーリード3Bは、Vss用
リードとして使用される。前記共用インナーリード3の
Vcc用リード3B、Vss用リード3Bのそれぞれは
、その他のインナーリード(信号用インナーリード)4
Aの半導体チップ上の先端で規定された領域内において
平行に延在させている。この共用インナーリード3のV
cc用リード3B、Vss用リード3Bのそれぞれは、
半導体チップ1の主面のどの位置においても電源電圧V
cc、基準電圧Vssを供給することができるように構
成されている。
側は、半導体チップ1の長方形状のそれぞれの短辺を横
切り、半導体チップ1の中央側に引き伸ばされている。 インナーリードの4Aの半導体チップ上の先端はボンデ
ィングワイヤ7により半導体チップ1の中央部分に配列
されたボンディングパッド(外部端子)32に電気的に
接続されている。前記共用インナーリード3の金属箔3
A及びインナーリード(信号用インナーリード)3Bの
うち6番端子,19番端子のインナーリード3Bは、V
cc用リードとして使用され、半導体チップ1の中央部
分をその長辺に平行に引き伸ばされている。同様に、7
番端子,18番端子のインナーリード3Bは、Vss用
リードとして使用される。前記共用インナーリード3の
Vcc用リード3B、Vss用リード3Bのそれぞれは
、その他のインナーリード(信号用インナーリード)4
Aの半導体チップ上の先端で規定された領域内において
平行に延在させている。この共用インナーリード3のV
cc用リード3B、Vss用リード3Bのそれぞれは、
半導体チップ1の主面のどの位置においても電源電圧V
cc、基準電圧Vssを供給することができるように構
成されている。
【0070】前記半導体チップ1の長方形状の長辺には
、図9に示すように、パッケージ支持用リード8が設け
られている。このパッケージ支持用リード8は、半導体
チップ1の主面から少し離れた位置に配置される。
、図9に示すように、パッケージ支持用リード8が設け
られている。このパッケージ支持用リード8は、半導体
チップ1の主面から少し離れた位置に配置される。
【0071】また、図9に示すように、1番端子,6番
端子,7番端子,12番端子,13番端子,18番端子
,19番端子,24番端子に対応するインナーリードの
それぞれの所定位置に半導体チップ1とリード間の位置
決め目標突起部9が設けられている。
端子,7番端子,12番端子,13番端子,18番端子
,19番端子,24番端子に対応するインナーリードの
それぞれの所定位置に半導体チップ1とリード間の位置
決め目標突起部9が設けられている。
【0072】これらのパッケージ支持用リード8及び位
置決め目標突起部9のそれぞれの幅a(図9)の中に半
導体チップ1の端が入るように配置すれば、半導体チッ
プ1とリードが正確な位置に配置されていることになる
。また、前記位置決め目標突起部9は、前記パッケージ
支持用リード8と同様に半導体チップ1の主面から少し
離れた位置に配置される。
置決め目標突起部9のそれぞれの幅a(図9)の中に半
導体チップ1の端が入るように配置すれば、半導体チッ
プ1とリードが正確な位置に配置されていることになる
。また、前記位置決め目標突起部9は、前記パッケージ
支持用リード8と同様に半導体チップ1の主面から少し
離れた位置に配置される。
【0073】〔実施例3〕図10は、本発明の実施例3
の要部を示す図であり、前記実施例の樹脂封止型半導体
装置において、前記半導体チップ1の主面上に信号用イ
ンナーリード54Aを絶縁性ポリイミドテープ41を介
在させて配置し、該信号用インナーリード54Aの上に
共用インナーリード53の金属箔53Aを配置したもの
である。
の要部を示す図であり、前記実施例の樹脂封止型半導体
装置において、前記半導体チップ1の主面上に信号用イ
ンナーリード54Aを絶縁性ポリイミドテープ41を介
在させて配置し、該信号用インナーリード54Aの上に
共用インナーリード53の金属箔53Aを配置したもの
である。
【0074】本実施例3に示す半導体装置の組み立ては
、まず、半導体チップ1の所定の位置に絶縁性接着材4
3を貼り付けたリードフレームを取り付ける。次に、絶
縁性接着剤41を塗工した金属箔53Aを取り付ける。
、まず、半導体チップ1の所定の位置に絶縁性接着材4
3を貼り付けたリードフレームを取り付ける。次に、絶
縁性接着剤41を塗工した金属箔53Aを取り付ける。
【0075】共用インナーリード53におけるワイヤボ
ンディングは、図10(6はワイヤ)に示すように、前
記半導体チップ1の主面に固定したリードの上部で行う
。これは、ボンディングする際に、ワイヤ6の圧着不良
を防ぐためである。
ンディングは、図10(6はワイヤ)に示すように、前
記半導体チップ1の主面に固定したリードの上部で行う
。これは、ボンディングする際に、ワイヤ6の圧着不良
を防ぐためである。
【0076】以上、本発明を実施例にもとづき具体的に
説明したが、本発明は、前記実施例に限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは言うまでもない。
説明したが、本発明は、前記実施例に限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは言うまでもない。
【0077】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 (1)多重ボンディングが可能である。 (2)共用インナーリードをボンディングワイヤが越え
ることがない。 (3)半導体チップの主面からボンディングワイヤの頂
点までの高さを低くすることができる。 (4)モールド時に、ボンディングワイヤが変形しても
共用インナーリードとショートする危険がない。 これらにより、信頼性の高い薄型パッケージの半導体装
置を提供することができる。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 (1)多重ボンディングが可能である。 (2)共用インナーリードをボンディングワイヤが越え
ることがない。 (3)半導体チップの主面からボンディングワイヤの頂
点までの高さを低くすることができる。 (4)モールド時に、ボンディングワイヤが変形しても
共用インナーリードとショートする危険がない。 これらにより、信頼性の高い薄型パッケージの半導体装
置を提供することができる。
【図1】 本発明の実施例1である樹脂封止型半導体
装置のモールド樹脂の上半分を除去した平面図
装置のモールド樹脂の上半分を除去した平面図
【図2】
図1の(A)−(A)線で切った断面図
図1の(A)−(A)線で切った断面図
【図3】
図1の(B)−(B)線で切った断面図
図1の(B)−(B)線で切った断面図
【図4】
本実施例1の樹脂封止型半導体装置の全体外観構成を示
す斜視図
本実施例1の樹脂封止型半導体装置の全体外観構成を示
す斜視図
【図5】 本実施例1の樹脂封止型半導体装置の組み
立て方法を説明するための図
立て方法を説明するための図
【図6A】 本実施例1の樹脂封止型半導体装置の組
み立て方法を説明するための図
み立て方法を説明するための図
【図6B】 本実施例1の樹脂封止型半導体装置の組
み立て方法を説明するための図
み立て方法を説明するための図
【図6C】 本実施例1の樹脂封止型半導体装置の組
み立て方法を説明するための図
み立て方法を説明するための図
【図7A】 従来のボンディングワイヤの高さを示す
図
図
【図7B】 本発明のボンディングワイヤの高さを
示す図
示す図
【図8】 本発明の実施例2である樹脂封止型半導体
装置の全体外観構成を示す斜視図
装置の全体外観構成を示す斜視図
【図9】 図8に示す半導体装置のモールド樹脂の上
半分を除去した平面図
半分を除去した平面図
【図10】 本発明の実施例3の要部を示す図
図中、1…半導体チップ、2…絶縁性接着剤、3,33
,53…共用インナ−リード、3A,33A,53A…
共用インナーリードの金属箔、33B…共用インナーリ
ードのインナーリード、33C…共用アウターリード、
4A,34A,54A…信号用インナーリード、4B,
34B,54B…信号用アウターリード、5,55…樹
脂封止型パッケージ、6,7,36,37…ボンディン
グワイヤ、8…パッケージ支持用リード、9,40…位
置決め目標突起、10…絶縁性テープ、32…ボンディ
ングパッド、39…位置決め目標切り欠き部。
,53…共用インナ−リード、3A,33A,53A…
共用インナーリードの金属箔、33B…共用インナーリ
ードのインナーリード、33C…共用アウターリード、
4A,34A,54A…信号用インナーリード、4B,
34B,54B…信号用アウターリード、5,55…樹
脂封止型パッケージ、6,7,36,37…ボンディン
グワイヤ、8…パッケージ支持用リード、9,40…位
置決め目標突起、10…絶縁性テープ、32…ボンディ
ングパッド、39…位置決め目標切り欠き部。
Claims (5)
- 【請求項1】 半導体チップの回路形成面のX方向又
はY方向の中心線の近傍に共用インナーリードが設けら
れ、かつ前記半導体チップの回路形成面に、複数の信号
用インナーリードが設けられ、該信号用インナーリード
及び前記共用インナーリードと半導体チップとがそれぞ
れボンディングワイヤで電気的に接続され、モールド樹
脂で封止される半導体装置であって、前記共用インナー
リードを薄い金属箔で構成し、前記半導体チップの回路
形成面の上に、共用インナーリード及び複数の信号用イ
ンナーリードがそれぞれ絶縁性接着剤又は絶縁性テープ
を介して積層されていることを特徴とする半導体装置。 - 【請求項2】 主面に集積回路と複数の外部端子を有
する半導体チップと、電圧供給用の第1リードと信号供
給用の第2リードとからなり、おのおのが第1部と第2
部とからなるインナーリード部と、前記第2部と接続し
前記第1部から遠ざかる方向に延在しているアウターリ
ード部とからなるリードと、前記半導体チップ主面と前
記インナーリード部の第1部間に位置し、前記電圧供給
用リードと電気的に接続されている金属層と、前記イン
ナーリード部の第1部と前記外部端子とを電気的に接続
している第1のワイヤと、前記金属層と他の外部端子と
を電気的に接続している第2のワイヤとからなる複数の
ワイヤと、前記半導体チップ、前記インナーリード部、
前記金属層、及び前記ワイヤとを封止しているモールド
手段とを備えていることを特徴とする半導体装置。 - 【請求項3】 主面に集積回路と複数の外部端子を有
する半導体チップと、電圧供給用の第1リードと信号供
給用の第2リードとからなり、おのおのが第1部と第2
部とからなるインナーリード部と、前記第2部と接続し
前記第1部から遠ざかる方向に延在しているアウターリ
ード部とからなるリードと、前記インナーリード部の第
1部上に積層され、前記電圧供給用リードと電気的に接
続されている金属層と、前記インナーリード部の第1部
と前記外部端子とを電気的に接続している第1のワイヤ
と、前記金属層と他の外部端子とを電気的に接続してい
る第2のワイヤとからなる複数のワイヤと、前記半導体
チップ、前記インナーリード部、前記金属層、及び前記
ワイヤとを封止しているモールド手段とを備えているこ
とを特徴とする半導体装置。 - 【請求項4】 主面に集積回路と複数の外部端子を有
するほぼ長方形状の半導体チップを準備する段階と、前
記半導体チップの主面に少なくとも一つの金属層を接続
する段階と、電圧供給用の第1リードと信号供給用の第
2リードとからなり、おのおのが第1部と第2部とから
なるインナーリード部と、前記第2部と接続し前記第1
部から遠ざかる方向に延在しているアウターリード部と
からなる複数のリードを用意する段階と、前記金属層上
に前記インナーリード部の第1部上を積層する段階と、
インナーリード部の第1部と前記外部端子間、及び前記
金属層と他の外部端子間を複数のワイヤでそれぞれ電気
的に接続する段階と、前記半導体チップ、前記インナー
リード部、前記金属層、及び前記ワイヤとをモールド手
段とにより封止する段階とを備えていることを特徴とす
る半導体装置の製造方法。 - 【請求項5】 主面に集積回路と複数の外部端子を有
するほぼ長方形状の半導体チップを準備する段階と、一
枚のシートからなる金属層を準備し、該金属層の少なく
とも一方の面に絶縁性接着を塗布する段階と、前記半導
体チップの主面に前記金属層を接続する段階と、電圧供
給用の第1リードと信号供給用の第2リードとからなり
、おのおのが第1部と第2部とからなるインナーリード
部と、前記第2部と接続し前記第1部から遠ざかる方向
に延在しているアウターリード部とからなる複数のリー
ドを用意する段階と、一枚のシートからなる絶縁性基材
を準備し、該絶縁性基材の両面に絶縁性接着を塗布する
段階と、前記絶縁性基材を前記インナーリード部の第1
部に圧着する段階と、前記インナーリード間の前記絶縁
性基材を打ち抜いて、個々のインナーリード部を形成す
る段階と、前記金属層上に第1部上を積層する段階と、
前記インナーリード部の第1部と前記外部端子間、及び
前記金属層と他の外部端子間を複数のワイヤでそれぞれ
電気的に接続する段階と、前記半導体チップ、前記イン
ナーリード部、前記金属層、及び前記ワイヤとをモール
ド手段とにより封止する段階とを備えていることを特徴
とする半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3105622A JPH04348045A (ja) | 1990-05-20 | 1991-05-10 | 半導体装置及びその製造方法 |
KR1019910009819A KR100199262B1 (ko) | 1990-05-20 | 1991-06-14 | 반도체장치 및 그 제조방법 |
US07/717,262 US5252854A (en) | 1990-05-20 | 1991-06-18 | Semiconductor device having stacked lead structure |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16392890 | 1990-05-20 | ||
JP2-163928 | 1990-06-20 | ||
JP3105622A JPH04348045A (ja) | 1990-05-20 | 1991-05-10 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04348045A true JPH04348045A (ja) | 1992-12-03 |
Family
ID=26445879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3105622A Withdrawn JPH04348045A (ja) | 1990-05-20 | 1991-05-10 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5252854A (ja) |
JP (1) | JPH04348045A (ja) |
KR (1) | KR100199262B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0594299A3 (en) * | 1992-09-18 | 1994-11-23 | Texas Instruments Inc | Multi-layer circuit grid unit and integrated circuit method. |
US5567655A (en) * | 1993-05-05 | 1996-10-22 | Lsi Logic Corporation | Method for forming interior bond pads having zig-zag linear arrangement |
JP2007251217A (ja) * | 2007-07-06 | 2007-09-27 | Renesas Technology Corp | 半導体装置 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2708191B2 (ja) * | 1988-09-20 | 1998-02-04 | 株式会社日立製作所 | 半導体装置 |
KR100276781B1 (ko) * | 1992-02-03 | 2001-01-15 | 비센트 비. 인그라시아 | 리드-온-칩 반도체장치 및 그 제조방법 |
JPH05218281A (ja) * | 1992-02-07 | 1993-08-27 | Texas Instr Japan Ltd | 半導体装置 |
US5311057A (en) * | 1992-11-27 | 1994-05-10 | Motorola Inc. | Lead-on-chip semiconductor device and method for making the same |
KR100269281B1 (ko) * | 1992-12-17 | 2000-10-16 | 윤종용 | 반도체장치 |
US5338974A (en) * | 1993-03-17 | 1994-08-16 | Spectrian, Inc. | RF power transistor package |
JPH06314622A (ja) * | 1993-04-30 | 1994-11-08 | Murata Mfg Co Ltd | チップ型回路部品及びその製造方法 |
JP2856642B2 (ja) * | 1993-07-16 | 1999-02-10 | 株式会社東芝 | 半導体装置及びその製造方法 |
JPH07130788A (ja) * | 1993-09-09 | 1995-05-19 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US5661336A (en) * | 1994-05-03 | 1997-08-26 | Phelps, Jr.; Douglas Wallace | Tape application platform and processes therefor |
US5818114A (en) * | 1995-05-26 | 1998-10-06 | Hewlett-Packard Company | Radially staggered bond pad arrangements for integrated circuit pad circuitry |
JP3272572B2 (ja) | 1995-07-10 | 2002-04-08 | キヤノン株式会社 | シート材給送装置および画像形成装置 |
JPH09102575A (ja) * | 1995-09-11 | 1997-04-15 | Internatl Business Mach Corp <Ibm> | 配線上の飛びの無いリードオン・チップのリードフレーム構成 |
US5872398A (en) * | 1996-01-11 | 1999-02-16 | Micron Technology, Inc. | Reduced stress LOC assembly including cantilevered leads |
JPH10112521A (ja) * | 1996-10-04 | 1998-04-28 | Toshiba Corp | 半導体装置の製造方法 |
US6462404B1 (en) | 1997-02-28 | 2002-10-08 | Micron Technology, Inc. | Multilevel leadframe for a packaged integrated circuit |
JP3627949B2 (ja) * | 1997-03-28 | 2005-03-09 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
JP3036498B2 (ja) * | 1997-12-08 | 2000-04-24 | 日本電気株式会社 | 半導体パッケージ |
JP4123572B2 (ja) * | 1998-06-26 | 2008-07-23 | 沖電気工業株式会社 | 半導体装置 |
US6265761B1 (en) * | 1999-05-07 | 2001-07-24 | Maxim Integrated Products, Inc. | Semiconductor devices with improved lead frame structures |
JP4232301B2 (ja) * | 1999-12-14 | 2009-03-04 | ソニー株式会社 | リードフレームの製造方法、及び、半導体装置の製造方法 |
FR2819935B1 (fr) * | 2001-01-19 | 2003-04-25 | Ela Medical Sa | Procede de fabrication de circuits electroniques hybrides pour dispositifs medicaux implantables actifs |
JP2005072523A (ja) * | 2003-08-28 | 2005-03-17 | Hitachi Ltd | 半導体装置及びその製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2681775B2 (ja) * | 1986-11-06 | 1997-11-26 | 株式会社リコー | 多色記録制御装置 |
US4965654A (en) * | 1989-10-30 | 1990-10-23 | International Business Machines Corporation | Semiconductor package with ground plane |
US5122858A (en) * | 1990-09-10 | 1992-06-16 | Olin Corporation | Lead frame having polymer coated surface portions |
-
1991
- 1991-05-10 JP JP3105622A patent/JPH04348045A/ja not_active Withdrawn
- 1991-06-14 KR KR1019910009819A patent/KR100199262B1/ko not_active IP Right Cessation
- 1991-06-18 US US07/717,262 patent/US5252854A/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0594299A3 (en) * | 1992-09-18 | 1994-11-23 | Texas Instruments Inc | Multi-layer circuit grid unit and integrated circuit method. |
US5567655A (en) * | 1993-05-05 | 1996-10-22 | Lsi Logic Corporation | Method for forming interior bond pads having zig-zag linear arrangement |
JP2007251217A (ja) * | 2007-07-06 | 2007-09-27 | Renesas Technology Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
KR100199262B1 (ko) | 1999-06-15 |
KR920001689A (ko) | 1992-01-30 |
US5252854A (en) | 1993-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04348045A (ja) | 半導体装置及びその製造方法 | |
KR100299949B1 (ko) | 박형반도체장치,그것을이용한모듈구조체및그반도체장치의기판실장방법 | |
KR950005446B1 (ko) | 수지봉지형 반도체장치 | |
US5563443A (en) | Packaged semiconductor device utilizing leadframe attached on a semiconductor chip | |
KR100460063B1 (ko) | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 | |
JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
US6762079B2 (en) | Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure | |
JP3879033B2 (ja) | 積層型半導体パッケージ及びその製造方法 | |
KR970006529B1 (ko) | 반도체 장치 | |
JPH09246465A (ja) | Loc型半導体チップの積層チップパッケージ | |
JPH08195329A (ja) | 集積回路における薄膜チップコンデンサ及びその製造方法 | |
JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
JP3494901B2 (ja) | 半導体集積回路装置 | |
US20040056338A1 (en) | Near chip size semiconductor package | |
KR19990069438A (ko) | 칩 스택 패키지 | |
KR100788341B1 (ko) | 칩 적층형 반도체 패키지 | |
KR100336147B1 (ko) | 플라스틱 패키지로 패키지된 반도체 장치 및 그의 제조방법 | |
KR100520409B1 (ko) | 볼 그리드 어레이 타입의 멀티 칩 패키지 | |
JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 | |
JPH03195052A (ja) | リードフレーム及びその製造方法 | |
JP2859360B2 (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の実装構造 | |
JPH0254957A (ja) | 半導体装置およびその製造方法 | |
JPS6276661A (ja) | 樹脂封止型半導体装置 | |
JPH0529528A (ja) | 半導体集積回路装置およびそれに用いるリードフレーム | |
JP3288973B2 (ja) | 半導体装置、積層体及びモジュール構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |