JP4123572B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4123572B2 JP4123572B2 JP18062498A JP18062498A JP4123572B2 JP 4123572 B2 JP4123572 B2 JP 4123572B2 JP 18062498 A JP18062498 A JP 18062498A JP 18062498 A JP18062498 A JP 18062498A JP 4123572 B2 JP4123572 B2 JP 4123572B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- wiring
- connection
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】
この発明は、半導体素子等の電気的な素子が基板の表面に搭載され、その基板の裏面に外部基板と電気的に接続する複数の接続部が形成されるような半導体装置等の電気的装置の配線のレイアウトに関するものである。
【０００２】
【従来の技術】
近年、半導体装置等の電気機器の高密度な実装化に伴い、様々なパッケージ構造を備えた装置が提案されている。
【０００３】
例えば、１９９３年６月１日に登録された米国特許第５，２１６２７８号特許公報、１９９５年１１月１４日に公開された特開平７ー３０２８５８号公開公報、１９９７年１月２１日に公開された特開平９ー２２９７７号公開公報、同年８月２６日に公開された特開平９ー２２３８６１号公開公報に開示されたものがある。
【０００４】
このような半導体装置では、１つの半導体装置と外部装置とが組み合わされて用いられることに加え、同一機能の複数個の半導体装置が外部基板上に実装され、それが１つの電気的装置として用いられることもある。
【０００５】
例えば、複数のダイナミック型ランダムアクセスメモリ（ＤＲＡＭ）が搭載されたシングル・インライン・メモリ・モジュール（ＳＩＭＭ）及びデゥアル・インライン・メモリ・モジュール（ＤＩＭＭ）、複数のＬＣＤドライバが搭載されたＬＣＤドライバ基板等が知られている。
【０００６】
【発明が解決しようとする課題】
半導体素子等の電気的な素子が基板の表面に搭載され、その基板の裏面に外部基板と電気的に接続する複数の接続部が形成されるような半導体装置が外部基板上に複数個実装される場合、以下のような問題が発生する。
【０００７】
すなわち、図２に示されるように外部基板２００上に同一機能を有する半導体装置X、Yが実装された場合、半導体装置Xの信号が出力される端子x１と外部基板２００上の出力端子２０１との間の配線２０２の距離と、半導体装置Yの信号が出力される端子y１と出力端子２０１との間の配線２０２の距離とが大きく異なる。これは図３のように半導体装置Yが１８０度回転されて配置された場合も同様である。
【０００８】
端子x１、y１は半導体装置X、Yの下側に配置されているので、実際、それらの端子を上方から見ることはできないが、理解を容易にするためにそれらの端子は図面では模式的に点線で現わされている。
【０００９】
この距離の違いは、半導体装置が高速動作すればするほど、顕著な問題として浮かび上がる。すなわち、半導体装置Xから外部端子２０１までの信号の伝搬時間と半導体装置Yから外部端子２０１までの信号の伝搬時間とが異なるので、外部端子２０１に現われる信号のタイミングがそれぞれ異なってくる。
【００１０】
このことは、上述のような外部基板を搭載する電気機器全体の動作速度にも影響を及ぼし、また、電気機器の設計上、タイミングの設定を非常に困難にする。
【００１１】
例えば、ＳＩＭＭが搭載されるパソコン等を想像すれば、このことが容易に理解されるであろう。
【００１２】
また、このような点を解消するために線対称な関係にある２種類の基板を用いることも考えられる。しかし、このことは、基板と半導体素子とを接続する配線の長さが各半導体装置内で異なることになってしまうので、半導体装置間で動作速度が異なってしまう。
さらに、２種類の基板に加え、線対称な関係にある２種類の半導体素子を用いることも考えられる。このような構成を用いれば、両者の電気的特性は同一になると思われるが、計りしれない程のコストの増加に繋がる。
【００１３】
【課題を解決するための手段】
本発明の目的は、高速動作に対応できる半導体装置等の電気的装置を提供することである。
【００１４】
本発明の他の目的は、外部基板上に線対称な位置関係で搭載される複数の半導体装置等の電気的装置を安価に提供することである。
【００１５】
本発明の他の目的は、外部基板の設計の自由度を大幅に増加させた回路基板を提供することである。
【００１６】
このような目的を達成する為、本発明の代表的な発明では、基板表面に配置された半導体チップ等の電気的な素子から出力された信号が、基板裏面の対向する２辺近傍にそれぞれ配置された第１及び第２のパッド部に実質的に同時に到達するように、半導体チップから第１及び第２のパッド部までの配線が配置される。
【００１７】
このような構成により、高速動作に対応できる装置を安価に提供することが可能になる。
【００１８】
【発明の実施の形態】
以下に図面を参照しながら本発明の実施の形態が説明される。以下の説明では、本発明に直接係わる部分が中心に説明され、それ以外の部分については説明が省略される。省略された部分は、上述の公報等を参酌すれば容易に理解されるであろう。
【００１９】
最初に本発明が適用されるような半導体装置の例が紹介される。以下の説明では、外部基板と接続される接続部がボール状の金属層により構成されたボール・グリッド・アレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）の例が示される。
【００２０】
しかし、本発明はボール・グリッド・アレイ構造にのみ適用されるものではなく、パッケージの面積がその内部に実装された半導体チップに近いチップ・サイズ・パッケージ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、外部基板と接続される接続部が平板状の金属層により構成されたランド・グリッド・アレイ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）等の様々な構造の半導体装置に適用できることは以下の説明から明確に理解されるであろう。
【００２１】
図１には、ボール・グリッド・アレイ構造の半導体装置の断面図が示されている。
【００２２】
図１には、ボール・グリッド・アレイ構造の半導体装置であって、その内部で半導体チップと基板とがバンプ電極を介して接続されるフリップ・チップ（Ｆｌｉｐ Ｃｈｉｐ）方式と呼ばれる構造が示される。
【００２３】
同様のボール・グリッド・アレイ構造の半導体装置であっても、その内部で半導体チップと基板とがワイヤーを介して接続されるワイヤー・ボンディング（Ｗｉｒｅ Ｂｏｎｄｉｎｇ）方式も存在する。このワイヤー・ボンディング方式については、上述の公報にも紹介されており、これを参照すれば容易に理解される。
【００２４】
図１の装置では、半導体チップ１の回路が形成される面に複数の電極２が形成されている。これらの電極２の所定の電極から半導体チップ１内で発生された電気的な信号が外部へ出力される。また、他の電極に外部からの電気的な信号が与えられる。
【００２５】
パッケージ基板３（この基板は、セラミックまたは有機物質を主な材料として形成される）には、電極２に対応する位置に図示されていないが、複数のパッドが設けられている。各電極２と各パッドとは電気的に接続される。この接続には、金属間に化合物を形成することにより接続を行う方法、有機導電性ペーストにより接続を行う方法、半田により接続を行う方法等が考えられる。この接続部分は封止材４により封止される。この封止により外部からの水分の侵入を原因とする接続部及び配線の腐食が防止される。各パッドは基板３上及び基板中に形成された配線または回路を介して基板裏面の半田により形成された複数のボール状の接続部５にそれぞれ接続される。このボール状の接続部５は外部基板等の機器との接続に用いられる。
【００２６】
図４には、図１の装置に本発明が適用された第１の実施の形態が模式的に示されている。図４には、その例の断面図及び基板を裏面からみた場合の平面図が示されている。ここでは、説明を容易に理解するためにボール状の接続部は、接続部５Ａ、５Bの２つのみが示されるが、実際には多数のボール状接続部がアレイ状に配置されている（図示は省略されている）。このアレイは上述の公報に開示されている。
【００２７】
本実施の形態では、パッケージ基板３の表面に配置され電極２に接続されるパッドPとパッケージ基板３の裏面に配置された接続部５Ａ、５Bとが配線により接続される。図面中では、基板表面に配置された配線は理解を容易にするため、模式的に点線で現わされている。
【００２８】
この配線は、パッドPからノードNまでの共通の配線６’と、ノードNから分岐する枝配線とから構成される。この枝配線は、第１の枝配線と第２の枝配線とから構成される。
【００２９】
第１の枝配線はノードNと基板３中に設けられたスルーホールTＡとを接続する配線６Ａ１と、スルーホールＴＡと接続部５Ａとを接続する配線６Ａ２とから成る。配線６Ａ１は基板３の表面上に形成され、配線６Ａ２は基板３の裏面上に形成される。その形成方法については上述の公報が参照される。
【００３０】
スルーホールTＡは、導電性を有するように構成される。例えば、上述の公報に示されるようにその内表面にメッキ等により金属層が形成されることにより導電性を有している。スルーホールはメッキに限らず導電性を有するように構成されれば、その機能を果たす。すなわち、基板表面に形成された配線と基板裏面に形成された配線とを電気的に接続する構成を、設計者が適宜選択すればよい。
【００３１】
第２の枝配線はノードNと基板３中に設けられたスルーホールTBとを接続する配線６B１と、スルーホールＴBと接続部５Bとを接続する配線６B２とから成る。配線６B１は基板３の表面上に形成され、配線６B２は基板３の裏面上に形成される。配線及びスルーホールの形成方法については上述の公報が参照される。
【００３２】
この形態では、接続部５Ａ、５Bはパッケージ基板３の裏面において線対称な位置に配置されている。さらに、パッドPから接続部５Ａ、５Bまでの配線の電気的な特性が実質的に同一になるように工夫がされている。
【００３３】
この電気的な特性が同一であるとは、電極２からパッドPに与えらた電気的な信号が接続部５Ａ，５Ｂに同時に伝搬されることを意味する。あるいは、接続部５Ａ，５Bに与えられた信号がパッドPに同時に到達することを意味する。
【００３４】
この形態では、パッドPに与えられる信号が接続部５Ａ、５Bに同時に伝搬されるように、スルーホールＴＡ、TB及びノードNの位置が決定されている。
【００３５】
本実施の形態では、配線６Ａ１、６Ａ２、６B１、６B２に同じ材質で形成され同じ幅の配線が用いられている。パッドPと接続部５Ａとの間の電気的抵抗とパッドPと接続部５Bとの間の電気的抵抗を同じにする為、パッドPから接続部５Ａ、５Bまでの配線の長さ（この場合ノードNから接続部５Ａ，５Bまでの長さ）が同一になるようにスルーホールＴＡ、TB及びノードNの位置が決定されている。
【００３６】
パッドPと接続部５Ａとは立体的に近接した位置にあるが、配線の抵抗を調整するため、パッドPから離れた位置にあるスルーホールＴＡを介して両者は接続される。
【００３７】
ここでは、スルーホール及びノードの位置により配線の長さによる抵抗が考慮された例が示された。その他にもパッドから各接続部までの配線の幅、配線の材質をそれぞれ調整することにより、パッドから各接続部までの配線の電気的特性を一致させることができる。
【００３８】
配線の長さ、配線の幅、配線の材質、隣接する配線との間に形成される配線間容量等のいずれかを考慮して、各配線の電気的特性を一致させることもできるが、これらの要素の複数を組み合わせて電気的特性を一致させることもできる。これらの選択は、基板上のスルーホールの形成スペースの問題、配線の形成スペースの問題等、設計上の都合を考慮しながら、設計者が最適な要素の組み合わせを選択すればよい。
【００３９】
本実施の形態の半導体装置を外部基板２００上に複数個、搭載した例が図５及び図６に示されている。図５は本実施の形態の半導体装置X’、Y’が外部基板２００上に搭載された外観を示す上面図である。図６は斜視図である。
【００４０】
図５、図６に示されるように本実施の形態では、同一の信号が与えられる接続部５Ａ，５Ｂがそれぞれの半導体装置X’、Y’に設けられているので、外部基板２００の端子２０１と接続部５Ａ、５Bとは、外部基板２００上に配線２０２’を従来のように引き回すことなしに最短距離で接続される。
【００４１】
さらに、接続部５Ａ、５Bには、半導体チップから出力される信号が同時に到達されるように設計されているので、半導体装置X’と半導体装置Y’から出力される信号は実質的に同じタイミングで出力される。
【００４２】
このことは、半導体装置の高速化、または外部機器と半導体装置との間の入出力の高速化の観点から望ましいことである。また、各半導体装置から全く同じタイミングで信号が出力されることは、そのような半導体装置を外部基板に搭載する際の設計を非常に容易にする。すなわち、設計者にとっては、従来に比較して、個別の半導体装置からの信号のタイミング、配線の引き回し等を考慮する時間が大幅に短縮される。
【００４３】
さらに、１種類のパッケージ基板で線対称な半導体装置が実現されるので、コストが大幅に削減できる。
【００４４】
このような外部基板に本実施の形態の半導体装置を搭載する場合、外部基板上の配線で接続されない接続部（半導体装置X’の接続部５Ａ、半導体装置Y’の接続部５B）に対応する外部基板上にはダミーパッドが設けられる。このダミーパッドは外部基板上で電気的に独立し、電気機器の動作に関与しないものである。
【００４５】
あるいは、多数のボール状の接続部を形成する際、外部基板上の配線で接続されない接続部（半導体装置X’の接続部５Ａ、半導体装置Y’の接続部５B）のみ形成しないという方法も考えられる。この場合、接続部の配列により２種類のパッケージ基板が必要になる。
【００４６】
以上のような形態によれば、高速動作に対応できる優れた半導体装置等の電気的装置を安価に提供することができる。
【００４７】
また、本実施の形態において、パッドPからノードNまでの共通の配線６’と、ノードNとスルーホールTＡとを接続する配線６Ａ１と、スルーホールＴＡと接続部５Ａとを接続する配線６Ａ２とが形成されたパッケージ基板３’、及びパッドPからノードNまでの共通の配線６’と、ノードNとスルーホールTBとを接続する配線６Ａ１と、スルーホールＴBと接続部５Bとを接続する配線６B２とが形成されたパッケージ基板３’’の２種類のパッケージ基板により半導体装置をそれぞれ構成することもできる。これらの半導体装置は、図５及び図６と同様に配置される。この場合、２種類のパッケージ基板が必要になる。
【００４８】
この場合も、各半導体装置から全く同じタイミングで信号が出力されるので、そのような半導体装置を外部基板に搭載する際の設計を非常に容易にする等の効果が得られる。
【００４９】
次に、図７を参照しながら本発明の他の実施の形態が説明される。前出の部分と同じ要素には同一の符号を付けることにより、その説明が省略される。
【００５０】
本実施の形態でも、パッケージ基板３の表面に配置され電極２に接続されるパッドPとパッケージ基板３の裏面に配置された接続部５Ａ、５Bとが配線により接続される。図面中では、基板表面に配置された配線は理解を容易にするため、模式的に点線で現わされている。
【００５１】
この配線は、パッドPとスルーホールTCとを接続する共通の配線６’と、スルーホールTCと接続部５Ａとを接続する配線６Ａと、スルーホールTCと接続部５Bとを接続する配線６Bとから成る。配線６Ａ、６Bは基板３の裏面上に形成され、配線６’は基板３の表面上に形成される。
【００５２】
スルーホールTＡは、上述のスルーホールと同様に導電性を有するように構成される。
【００５３】
この形態では、接続部５Ａ、５Bはパッケージ基板３の裏面において線対称な位置に配置されている。パッドPから接続部５Ａ、５Bまでの配線の電気的な特性が実質的に同一になるように、スルーホールTCは接続部５Ａ、５Bから等距離の位置に形成される。
【００５４】
ここでは、スルーホールの位置により配線の長さによる抵抗が考慮された例が示された。上述の形態と同様に、その他にもパッドから各接続部までの配線の幅、配線の材質をそれぞれ調整することにより、パッドから各接続部までの配線の電気的特性をさらに一致させることができる。
【００５５】
本実施の形態に上述した配線の長さ、配線の幅、配線の材質、隣接する配線との間に形成される配線間容量等の要素の複数を組み合わせて考慮することにより、電気的特性を一致度をさらに向上させることもできる。
【００５６】
これらの選択は、基板の設計上の都合を考慮しながら、設計者が最適な要素の組み合わせを選択すればよい。
【００５７】
また、本実施の形態において、パッドPとスルーホールTCとを接続する配線６’と、スルーホールＴCと接続部５Ａとを接続する配線６Ａとが形成されたパッケージ基板３’、及びパッドPとスルーホールＴCを接続する配線６’と、スルーホールＴCと接続部５Bとを接続する配線６Bとが形成されたパッケージ基板３’’の２種類のパッケージ基板により半導体装置をそれぞれ構成することもできる。これらの半導体装置は、図５及び図６と同様に配置される。この場合、２種類のパッケージ基板が必要になる。
【００５８】
この場合も、各半導体装置から全く同じタイミングで信号が出力されるので、そのような半導体装置を外部基板に搭載する際の設計を非常に容易にする等の効果が得られる。
【００５９】
本実施の形態によれば、上述の実施の形態により得られる種々の効果に加え、さらに設計が容易になるという効果が期待される。すなわち、スルーホールの位置は２つの接続部から等距離の位置に形成されるので、比較的容易にその位置を特定することができる。
【００６０】
上述の実施の形態の半導体装置において図８に示されるような互いに異なる形状の識別マークＩ１，Ｉ２を設けることもできる。これらのマークは、線対称の半導体装置の方向性を示すものであり、互いに形状あるいは色あるいは模様等が異なっている。図８には、半導体チップ１上にマークが設けられているが、マークはパッケージ基板上に設けることもできる。
【００６１】
これにより半導体装置を外部基板に実装する場合、半導体装置の向きを容易に把握することが可能となる。
【００６２】
本発明は、例証的な実施態様を用いて説明されたが、この説明は限定的な意味に受け取られてはならない。この例証的実施態様の様々な変更、並びに本発明のその他の実施態様が当業者にはこの説明を参考にすることによって明らかになるであろう。従って、特許請求の範囲はそれらのすべての変更または実施態様を本発明の真の範囲に含むものとしてカバーするであろうと考えられている。
【００６３】
【発明の効果】
本発明によれば、高速動作に対応できる優れた半導体装置等の電気的装置を安価に提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す断面図である。
【図２】従来の半導体装置が搭載された外部基板の上面図である。
【図３】従来の半導体装置が搭載された外部基板の上面図である。
【図４】本発明の実施の形態の断面構造及び平面構造を部分的に示す図である。
【図５】本発明の半導体装置が搭載された外部基板の上面図である。
【図６】本発明の半導体装置が搭載された外部基板の斜視図である。本
【図７】本発明の他の実施の形態の断面構造及び平面構造を部分的に示す図である。
【図８】本発明の識別マークを示す平面図である。
【符号の説明】
１ 半導体チップ
２ 電極
３ パッケージ基板
５ ボール状の接続部
６ 配線
ＴＡ，ＴＢ スルーホール
【産業上の利用分野】
この発明は、半導体素子等の電気的な素子が基板の表面に搭載され、その基板の裏面に外部基板と電気的に接続する複数の接続部が形成されるような半導体装置等の電気的装置の配線のレイアウトに関するものである。
【０００２】
【従来の技術】
近年、半導体装置等の電気機器の高密度な実装化に伴い、様々なパッケージ構造を備えた装置が提案されている。
【０００３】
例えば、１９９３年６月１日に登録された米国特許第５，２１６２７８号特許公報、１９９５年１１月１４日に公開された特開平７ー３０２８５８号公開公報、１９９７年１月２１日に公開された特開平９ー２２９７７号公開公報、同年８月２６日に公開された特開平９ー２２３８６１号公開公報に開示されたものがある。
【０００４】
このような半導体装置では、１つの半導体装置と外部装置とが組み合わされて用いられることに加え、同一機能の複数個の半導体装置が外部基板上に実装され、それが１つの電気的装置として用いられることもある。
【０００５】
例えば、複数のダイナミック型ランダムアクセスメモリ（ＤＲＡＭ）が搭載されたシングル・インライン・メモリ・モジュール（ＳＩＭＭ）及びデゥアル・インライン・メモリ・モジュール（ＤＩＭＭ）、複数のＬＣＤドライバが搭載されたＬＣＤドライバ基板等が知られている。
【０００６】
【発明が解決しようとする課題】
半導体素子等の電気的な素子が基板の表面に搭載され、その基板の裏面に外部基板と電気的に接続する複数の接続部が形成されるような半導体装置が外部基板上に複数個実装される場合、以下のような問題が発生する。
【０００７】
すなわち、図２に示されるように外部基板２００上に同一機能を有する半導体装置X、Yが実装された場合、半導体装置Xの信号が出力される端子x１と外部基板２００上の出力端子２０１との間の配線２０２の距離と、半導体装置Yの信号が出力される端子y１と出力端子２０１との間の配線２０２の距離とが大きく異なる。これは図３のように半導体装置Yが１８０度回転されて配置された場合も同様である。
【０００８】
端子x１、y１は半導体装置X、Yの下側に配置されているので、実際、それらの端子を上方から見ることはできないが、理解を容易にするためにそれらの端子は図面では模式的に点線で現わされている。
【０００９】
この距離の違いは、半導体装置が高速動作すればするほど、顕著な問題として浮かび上がる。すなわち、半導体装置Xから外部端子２０１までの信号の伝搬時間と半導体装置Yから外部端子２０１までの信号の伝搬時間とが異なるので、外部端子２０１に現われる信号のタイミングがそれぞれ異なってくる。
【００１０】
このことは、上述のような外部基板を搭載する電気機器全体の動作速度にも影響を及ぼし、また、電気機器の設計上、タイミングの設定を非常に困難にする。
【００１１】
例えば、ＳＩＭＭが搭載されるパソコン等を想像すれば、このことが容易に理解されるであろう。
【００１２】
また、このような点を解消するために線対称な関係にある２種類の基板を用いることも考えられる。しかし、このことは、基板と半導体素子とを接続する配線の長さが各半導体装置内で異なることになってしまうので、半導体装置間で動作速度が異なってしまう。
さらに、２種類の基板に加え、線対称な関係にある２種類の半導体素子を用いることも考えられる。このような構成を用いれば、両者の電気的特性は同一になると思われるが、計りしれない程のコストの増加に繋がる。
【００１３】
【課題を解決するための手段】
本発明の目的は、高速動作に対応できる半導体装置等の電気的装置を提供することである。
【００１４】
本発明の他の目的は、外部基板上に線対称な位置関係で搭載される複数の半導体装置等の電気的装置を安価に提供することである。
【００１５】
本発明の他の目的は、外部基板の設計の自由度を大幅に増加させた回路基板を提供することである。
【００１６】
このような目的を達成する為、本発明の代表的な発明では、基板表面に配置された半導体チップ等の電気的な素子から出力された信号が、基板裏面の対向する２辺近傍にそれぞれ配置された第１及び第２のパッド部に実質的に同時に到達するように、半導体チップから第１及び第２のパッド部までの配線が配置される。
【００１７】
このような構成により、高速動作に対応できる装置を安価に提供することが可能になる。
【００１８】
【発明の実施の形態】
以下に図面を参照しながら本発明の実施の形態が説明される。以下の説明では、本発明に直接係わる部分が中心に説明され、それ以外の部分については説明が省略される。省略された部分は、上述の公報等を参酌すれば容易に理解されるであろう。
【００１９】
最初に本発明が適用されるような半導体装置の例が紹介される。以下の説明では、外部基板と接続される接続部がボール状の金属層により構成されたボール・グリッド・アレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）の例が示される。
【００２０】
しかし、本発明はボール・グリッド・アレイ構造にのみ適用されるものではなく、パッケージの面積がその内部に実装された半導体チップに近いチップ・サイズ・パッケージ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、外部基板と接続される接続部が平板状の金属層により構成されたランド・グリッド・アレイ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）等の様々な構造の半導体装置に適用できることは以下の説明から明確に理解されるであろう。
【００２１】
図１には、ボール・グリッド・アレイ構造の半導体装置の断面図が示されている。
【００２２】
図１には、ボール・グリッド・アレイ構造の半導体装置であって、その内部で半導体チップと基板とがバンプ電極を介して接続されるフリップ・チップ（Ｆｌｉｐ Ｃｈｉｐ）方式と呼ばれる構造が示される。
【００２３】
同様のボール・グリッド・アレイ構造の半導体装置であっても、その内部で半導体チップと基板とがワイヤーを介して接続されるワイヤー・ボンディング（Ｗｉｒｅ Ｂｏｎｄｉｎｇ）方式も存在する。このワイヤー・ボンディング方式については、上述の公報にも紹介されており、これを参照すれば容易に理解される。
【００２４】
図１の装置では、半導体チップ１の回路が形成される面に複数の電極２が形成されている。これらの電極２の所定の電極から半導体チップ１内で発生された電気的な信号が外部へ出力される。また、他の電極に外部からの電気的な信号が与えられる。
【００２５】
パッケージ基板３（この基板は、セラミックまたは有機物質を主な材料として形成される）には、電極２に対応する位置に図示されていないが、複数のパッドが設けられている。各電極２と各パッドとは電気的に接続される。この接続には、金属間に化合物を形成することにより接続を行う方法、有機導電性ペーストにより接続を行う方法、半田により接続を行う方法等が考えられる。この接続部分は封止材４により封止される。この封止により外部からの水分の侵入を原因とする接続部及び配線の腐食が防止される。各パッドは基板３上及び基板中に形成された配線または回路を介して基板裏面の半田により形成された複数のボール状の接続部５にそれぞれ接続される。このボール状の接続部５は外部基板等の機器との接続に用いられる。
【００２６】
図４には、図１の装置に本発明が適用された第１の実施の形態が模式的に示されている。図４には、その例の断面図及び基板を裏面からみた場合の平面図が示されている。ここでは、説明を容易に理解するためにボール状の接続部は、接続部５Ａ、５Bの２つのみが示されるが、実際には多数のボール状接続部がアレイ状に配置されている（図示は省略されている）。このアレイは上述の公報に開示されている。
【００２７】
本実施の形態では、パッケージ基板３の表面に配置され電極２に接続されるパッドPとパッケージ基板３の裏面に配置された接続部５Ａ、５Bとが配線により接続される。図面中では、基板表面に配置された配線は理解を容易にするため、模式的に点線で現わされている。
【００２８】
この配線は、パッドPからノードNまでの共通の配線６’と、ノードNから分岐する枝配線とから構成される。この枝配線は、第１の枝配線と第２の枝配線とから構成される。
【００２９】
第１の枝配線はノードNと基板３中に設けられたスルーホールTＡとを接続する配線６Ａ１と、スルーホールＴＡと接続部５Ａとを接続する配線６Ａ２とから成る。配線６Ａ１は基板３の表面上に形成され、配線６Ａ２は基板３の裏面上に形成される。その形成方法については上述の公報が参照される。
【００３０】
スルーホールTＡは、導電性を有するように構成される。例えば、上述の公報に示されるようにその内表面にメッキ等により金属層が形成されることにより導電性を有している。スルーホールはメッキに限らず導電性を有するように構成されれば、その機能を果たす。すなわち、基板表面に形成された配線と基板裏面に形成された配線とを電気的に接続する構成を、設計者が適宜選択すればよい。
【００３１】
第２の枝配線はノードNと基板３中に設けられたスルーホールTBとを接続する配線６B１と、スルーホールＴBと接続部５Bとを接続する配線６B２とから成る。配線６B１は基板３の表面上に形成され、配線６B２は基板３の裏面上に形成される。配線及びスルーホールの形成方法については上述の公報が参照される。
【００３２】
この形態では、接続部５Ａ、５Bはパッケージ基板３の裏面において線対称な位置に配置されている。さらに、パッドPから接続部５Ａ、５Bまでの配線の電気的な特性が実質的に同一になるように工夫がされている。
【００３３】
この電気的な特性が同一であるとは、電極２からパッドPに与えらた電気的な信号が接続部５Ａ，５Ｂに同時に伝搬されることを意味する。あるいは、接続部５Ａ，５Bに与えられた信号がパッドPに同時に到達することを意味する。
【００３４】
この形態では、パッドPに与えられる信号が接続部５Ａ、５Bに同時に伝搬されるように、スルーホールＴＡ、TB及びノードNの位置が決定されている。
【００３５】
本実施の形態では、配線６Ａ１、６Ａ２、６B１、６B２に同じ材質で形成され同じ幅の配線が用いられている。パッドPと接続部５Ａとの間の電気的抵抗とパッドPと接続部５Bとの間の電気的抵抗を同じにする為、パッドPから接続部５Ａ、５Bまでの配線の長さ（この場合ノードNから接続部５Ａ，５Bまでの長さ）が同一になるようにスルーホールＴＡ、TB及びノードNの位置が決定されている。
【００３６】
パッドPと接続部５Ａとは立体的に近接した位置にあるが、配線の抵抗を調整するため、パッドPから離れた位置にあるスルーホールＴＡを介して両者は接続される。
【００３７】
ここでは、スルーホール及びノードの位置により配線の長さによる抵抗が考慮された例が示された。その他にもパッドから各接続部までの配線の幅、配線の材質をそれぞれ調整することにより、パッドから各接続部までの配線の電気的特性を一致させることができる。
【００３８】
配線の長さ、配線の幅、配線の材質、隣接する配線との間に形成される配線間容量等のいずれかを考慮して、各配線の電気的特性を一致させることもできるが、これらの要素の複数を組み合わせて電気的特性を一致させることもできる。これらの選択は、基板上のスルーホールの形成スペースの問題、配線の形成スペースの問題等、設計上の都合を考慮しながら、設計者が最適な要素の組み合わせを選択すればよい。
【００３９】
本実施の形態の半導体装置を外部基板２００上に複数個、搭載した例が図５及び図６に示されている。図５は本実施の形態の半導体装置X’、Y’が外部基板２００上に搭載された外観を示す上面図である。図６は斜視図である。
【００４０】
図５、図６に示されるように本実施の形態では、同一の信号が与えられる接続部５Ａ，５Ｂがそれぞれの半導体装置X’、Y’に設けられているので、外部基板２００の端子２０１と接続部５Ａ、５Bとは、外部基板２００上に配線２０２’を従来のように引き回すことなしに最短距離で接続される。
【００４１】
さらに、接続部５Ａ、５Bには、半導体チップから出力される信号が同時に到達されるように設計されているので、半導体装置X’と半導体装置Y’から出力される信号は実質的に同じタイミングで出力される。
【００４２】
このことは、半導体装置の高速化、または外部機器と半導体装置との間の入出力の高速化の観点から望ましいことである。また、各半導体装置から全く同じタイミングで信号が出力されることは、そのような半導体装置を外部基板に搭載する際の設計を非常に容易にする。すなわち、設計者にとっては、従来に比較して、個別の半導体装置からの信号のタイミング、配線の引き回し等を考慮する時間が大幅に短縮される。
【００４３】
さらに、１種類のパッケージ基板で線対称な半導体装置が実現されるので、コストが大幅に削減できる。
【００４４】
このような外部基板に本実施の形態の半導体装置を搭載する場合、外部基板上の配線で接続されない接続部（半導体装置X’の接続部５Ａ、半導体装置Y’の接続部５B）に対応する外部基板上にはダミーパッドが設けられる。このダミーパッドは外部基板上で電気的に独立し、電気機器の動作に関与しないものである。
【００４５】
あるいは、多数のボール状の接続部を形成する際、外部基板上の配線で接続されない接続部（半導体装置X’の接続部５Ａ、半導体装置Y’の接続部５B）のみ形成しないという方法も考えられる。この場合、接続部の配列により２種類のパッケージ基板が必要になる。
【００４６】
以上のような形態によれば、高速動作に対応できる優れた半導体装置等の電気的装置を安価に提供することができる。
【００４７】
また、本実施の形態において、パッドPからノードNまでの共通の配線６’と、ノードNとスルーホールTＡとを接続する配線６Ａ１と、スルーホールＴＡと接続部５Ａとを接続する配線６Ａ２とが形成されたパッケージ基板３’、及びパッドPからノードNまでの共通の配線６’と、ノードNとスルーホールTBとを接続する配線６Ａ１と、スルーホールＴBと接続部５Bとを接続する配線６B２とが形成されたパッケージ基板３’’の２種類のパッケージ基板により半導体装置をそれぞれ構成することもできる。これらの半導体装置は、図５及び図６と同様に配置される。この場合、２種類のパッケージ基板が必要になる。
【００４８】
この場合も、各半導体装置から全く同じタイミングで信号が出力されるので、そのような半導体装置を外部基板に搭載する際の設計を非常に容易にする等の効果が得られる。
【００４９】
次に、図７を参照しながら本発明の他の実施の形態が説明される。前出の部分と同じ要素には同一の符号を付けることにより、その説明が省略される。
【００５０】
本実施の形態でも、パッケージ基板３の表面に配置され電極２に接続されるパッドPとパッケージ基板３の裏面に配置された接続部５Ａ、５Bとが配線により接続される。図面中では、基板表面に配置された配線は理解を容易にするため、模式的に点線で現わされている。
【００５１】
この配線は、パッドPとスルーホールTCとを接続する共通の配線６’と、スルーホールTCと接続部５Ａとを接続する配線６Ａと、スルーホールTCと接続部５Bとを接続する配線６Bとから成る。配線６Ａ、６Bは基板３の裏面上に形成され、配線６’は基板３の表面上に形成される。
【００５２】
スルーホールTＡは、上述のスルーホールと同様に導電性を有するように構成される。
【００５３】
この形態では、接続部５Ａ、５Bはパッケージ基板３の裏面において線対称な位置に配置されている。パッドPから接続部５Ａ、５Bまでの配線の電気的な特性が実質的に同一になるように、スルーホールTCは接続部５Ａ、５Bから等距離の位置に形成される。
【００５４】
ここでは、スルーホールの位置により配線の長さによる抵抗が考慮された例が示された。上述の形態と同様に、その他にもパッドから各接続部までの配線の幅、配線の材質をそれぞれ調整することにより、パッドから各接続部までの配線の電気的特性をさらに一致させることができる。
【００５５】
本実施の形態に上述した配線の長さ、配線の幅、配線の材質、隣接する配線との間に形成される配線間容量等の要素の複数を組み合わせて考慮することにより、電気的特性を一致度をさらに向上させることもできる。
【００５６】
これらの選択は、基板の設計上の都合を考慮しながら、設計者が最適な要素の組み合わせを選択すればよい。
【００５７】
また、本実施の形態において、パッドPとスルーホールTCとを接続する配線６’と、スルーホールＴCと接続部５Ａとを接続する配線６Ａとが形成されたパッケージ基板３’、及びパッドPとスルーホールＴCを接続する配線６’と、スルーホールＴCと接続部５Bとを接続する配線６Bとが形成されたパッケージ基板３’’の２種類のパッケージ基板により半導体装置をそれぞれ構成することもできる。これらの半導体装置は、図５及び図６と同様に配置される。この場合、２種類のパッケージ基板が必要になる。
【００５８】
この場合も、各半導体装置から全く同じタイミングで信号が出力されるので、そのような半導体装置を外部基板に搭載する際の設計を非常に容易にする等の効果が得られる。
【００５９】
本実施の形態によれば、上述の実施の形態により得られる種々の効果に加え、さらに設計が容易になるという効果が期待される。すなわち、スルーホールの位置は２つの接続部から等距離の位置に形成されるので、比較的容易にその位置を特定することができる。
【００６０】
上述の実施の形態の半導体装置において図８に示されるような互いに異なる形状の識別マークＩ１，Ｉ２を設けることもできる。これらのマークは、線対称の半導体装置の方向性を示すものであり、互いに形状あるいは色あるいは模様等が異なっている。図８には、半導体チップ１上にマークが設けられているが、マークはパッケージ基板上に設けることもできる。
【００６１】
これにより半導体装置を外部基板に実装する場合、半導体装置の向きを容易に把握することが可能となる。
【００６２】
本発明は、例証的な実施態様を用いて説明されたが、この説明は限定的な意味に受け取られてはならない。この例証的実施態様の様々な変更、並びに本発明のその他の実施態様が当業者にはこの説明を参考にすることによって明らかになるであろう。従って、特許請求の範囲はそれらのすべての変更または実施態様を本発明の真の範囲に含むものとしてカバーするであろうと考えられている。
【００６３】
【発明の効果】
本発明によれば、高速動作に対応できる優れた半導体装置等の電気的装置を安価に提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す断面図である。
【図２】従来の半導体装置が搭載された外部基板の上面図である。
【図３】従来の半導体装置が搭載された外部基板の上面図である。
【図４】本発明の実施の形態の断面構造及び平面構造を部分的に示す図である。
【図５】本発明の半導体装置が搭載された外部基板の上面図である。
【図６】本発明の半導体装置が搭載された外部基板の斜視図である。本
【図７】本発明の他の実施の形態の断面構造及び平面構造を部分的に示す図である。
【図８】本発明の識別マークを示す平面図である。
【符号の説明】
１ 半導体チップ
２ 電極
３ パッケージ基板
５ ボール状の接続部
６ 配線
ＴＡ，ＴＢ スルーホール
Claims (6)
- 外部に電気的な信号を出力する複数の電極部を有する半導体チップと、表面とその反対側の裏面とを有する基板であって、前記表面上に前記半導体チップが搭載され、前記裏面に外部基板と電気的に接続するための複数の接続部がアレイ状に配置され、前記半導体チップの複数の電極部と前記複数の接続部とを電気的に接続する配線が形成された前記基板とを備えた第１及び第２半導体装置が、外部基板上に互いに線対称な位置に搭載された半導体装置ユニットにおいて、
第１及び第２半導体装置の前記配線は、前記複数の電極部の内の所定の一の電極部から前記基板の裏面において互いに線対称な関係に位置する前記複数の接続部の内の前記第１及び第２接続部に出力される信号が実質的に同時に伝搬するようにそれぞれ配置され、かつ、前記第１半導体装置の前記第１接続部と前記第２半導体装置の前記第２接続部とは、前記第１及び第２半導体装置において互いに線対称な関係に位置し、前記外部基板上の配線を介して互いに接続しており、前記第１半導体装置の前記第２接続部及び前記第２半導体装置の前記第１接続部は、前記外部基板上に設けられ、前記外部基板上で電気的に独立したダミーパッドとそれぞれ電気的に接続していることを特徴とする半導体装置ユニット。 - 前記第１及び第２半導体装置の前記配線は、前記基板の表面上に形成され前記所定の電極部に接続された第１配線部と、前記基板の裏面上に形成され前記第１接続部に接続された第２配線部と、前記基板の裏面上に形成され前記第２接続部に接続された第３配線部と、前記第１配線部と前記第２配線部とを接続するために前記基板内に形成された第１スルーホール配線部と、前記第１配線部と前記第３配線部とを接続するために前記基板内に形成された第２スルーホール配線部とから成ることを特徴とする請求項１記載の半導体装置ユニット。
- 前記第１及び第２半導体装置の前記配線は、前記基板の表面上に形成され前記所定の電極部に接続された第１配線部と、前記基板の裏面上に形成され前記第１接続部と前記第２接続部とに接続された第２配線部と、前記第１配線部と前記第２配線部とを接続するために前記基板内に形成された第１スルーホール配線部であって、前記第１スルーホール配線部から前記第１接続部までの距離と前記第１スルーホール配線部から前記第２接続部までの距離とが等しくなるように配置された前記第１スルーホール配線部とを有していることを特徴とする請求項１記載の半導体装置ユニット。
- 前記第１及び第２半導体装置の前記複数の接続部は、ボール状または平板上の導電体により形成されたことを特徴とする請求項１乃至請求項３いずれか記載の半導体装置ユニット。
- 前記第１及び第２半導体装置には、前記装置の方向を識別するための識別記号が設けられていることを特徴とする請求項１乃至請求項４いずれか記載の半導体装置ユニット。
- 前記外部基板には、前記外部基板上の配線を介して前記第１半導体装置の前記第１接続部と前記第２半導体装置の前記第２接続部とにそれぞれ接続する外部接続部が設けられていることを特徴とする請求項１乃至請求項５いずれか記載の半導体装置ユニット。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18062498A JP4123572B2 (ja) | 1998-06-26 | 1998-06-26 | 半導体装置 |
| US09/222,867 US6188133B1 (en) | 1998-06-26 | 1998-12-30 | Semiconductor with plurality of connecting parts arranged on lower surface of a substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18062498A JP4123572B2 (ja) | 1998-06-26 | 1998-06-26 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005338925A Division JP4342508B2 (ja) | 2005-11-24 | 2005-11-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000012766A JP2000012766A (ja) | 2000-01-14 |
| JP4123572B2 true JP4123572B2 (ja) | 2008-07-23 |
Family
ID=16086469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18062498A Expired - Fee Related JP4123572B2 (ja) | 1998-06-26 | 1998-06-26 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6188133B1 (ja) |
| JP (1) | JP4123572B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100702016B1 (ko) * | 2005-02-02 | 2007-03-30 | 삼성전자주식회사 | 양면 실장 메모리 모듈의 인쇄 회로 기판 및 이를이용하는 양면 실장 메모리 모듈 |
| JP2011014576A (ja) * | 2009-06-30 | 2011-01-20 | Renesas Electronics Corp | 半導体チップ、半導体ウエハ、及び半導体チップの製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04348045A (ja) * | 1990-05-20 | 1992-12-03 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US5216278A (en) | 1990-12-04 | 1993-06-01 | Motorola, Inc. | Semiconductor device having a pad array carrier package |
| JPH07302858A (ja) | 1994-04-28 | 1995-11-14 | Toshiba Corp | 半導体パッケージ |
| JP2716005B2 (ja) | 1995-07-04 | 1998-02-18 | 日本電気株式会社 | ワイヤボンド型半導体装置 |
| JPH09223861A (ja) | 1996-02-19 | 1997-08-26 | Canon Inc | 半導体集積回路及びプリント配線基板 |
| US5994166A (en) * | 1997-03-10 | 1999-11-30 | Micron Technology, Inc. | Method of constructing stacked packages |
-
1998
- 1998-06-26 JP JP18062498A patent/JP4123572B2/ja not_active Expired - Fee Related
- 1998-12-30 US US09/222,867 patent/US6188133B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000012766A (ja) | 2000-01-14 |
| US6188133B1 (en) | 2001-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103370785B (zh) | 具有中心触点的增强堆叠微电子组件 | |
| TWI299499B (en) | Stacked memory, memory module and memory system | |
| TWI549254B (zh) | 具有堅固晶片結構的微電子封裝 | |
| US10804139B2 (en) | Semiconductor system | |
| US6215184B1 (en) | Optimized circuit design layout for high performance ball grid array packages | |
| KR20010076213A (ko) | 반도체 장치 및 그 배선 방법 | |
| JP2014528652A (ja) | パッケージの中心から端子グリッドをオフセットすることによるスタブ最小化 | |
| US20090091019A1 (en) | Memory Packages Having Stair Step Interconnection Layers | |
| US5723901A (en) | Stacked semiconductor device having peripheral through holes | |
| JPH0477469B2 (ja) | ||
| US6770980B2 (en) | Semiconductor device having semiconductor element packaged on interposer | |
| US7180182B2 (en) | Semiconductor component | |
| KR102578797B1 (ko) | 반도체 패키지 | |
| US5982654A (en) | System for connecting semiconductor devices | |
| JP4123572B2 (ja) | 半導体装置 | |
| CN112885808B (zh) | 封装基板以及封装结构 | |
| US20060202317A1 (en) | Method for MCP packaging for balanced performance | |
| CN102468270B (zh) | 包括内部互连结构的半导体装置 | |
| KR910019222A (ko) | 고집적 반도체 장치 및 이를 사용한 반도체 모듈 | |
| JP4342508B2 (ja) | 半導体装置 | |
| JP2004031531A (ja) | 高密度配線板及びその製造方法 | |
| JP2001024146A (ja) | 半導体装置および半導体装置の実装方法 | |
| JPH09186424A (ja) | プリント回路基板 | |
| JPH10189813A (ja) | 半導体装置および積層型半導体装置並びにこれらの実装構造体 | |
| JPH06350025A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051124 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070119 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071207 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080428 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |