KR910019222A - 고집적 반도체 장치 및 이를 사용한 반도체 모듈 - Google Patents

고집적 반도체 장치 및 이를 사용한 반도체 모듈 Download PDF

Info

Publication number
KR910019222A
KR910019222A KR1019910005808A KR910005808A KR910019222A KR 910019222 A KR910019222 A KR 910019222A KR 1019910005808 A KR1019910005808 A KR 1019910005808A KR 910005808 A KR910005808 A KR 910005808A KR 910019222 A KR910019222 A KR 910019222A
Authority
KR
South Korea
Prior art keywords
semiconductor
wiring
main surface
electrodes
electrode
Prior art date
Application number
KR1019910005808A
Other languages
English (en)
Inventor
츠네오 엔도
Original Assignee
미타 가쓰시게
가부시키가이샤 히타찌 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미타 가쓰시게, 가부시키가이샤 히타찌 세이사쿠쇼 filed Critical 미타 가쓰시게
Publication of KR910019222A publication Critical patent/KR910019222A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

내용 없음

Description

고집적 반도체 장치 및 이를 사용한 반도체 모듈
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명 집적반도체 장치의 전체 개략구성을 나타내는 외관 사시도, 제 2 도는 제 1 도에 나타낸 1개의 반도체 장치의 개략구성을 나타내는 단면도, 제 3 도는 제 1 도에 보인(A)-(A)선으로 자른 단면도.

Claims (18)

  1. (a) 각각 구형주면과 이면과를 가지며, 대향하는 2변에 상기주면에서 상기 이면에 관통하는 복수개의 스루홀을 가지고, 상기 주면 및 이면에 상기 스루홀을 둘러싸도록 형성된 전극과, 상기 주면의 상기 전극으로 부터 연장되는 배선층을 가지는 복수의 배선기판과, (b) 상기 배선기판 각각의 주면에 재치되고, 그 주면에 복수개의 외부단자를 가지는 반도체 칩과, (c) 상기 외부단자와 상기 배선층과를 전기적으로 접속하는 수단으로 이루어지며, 상기 주면 및 이면의 전극은 전기 스루홀을 개재하여 전기적으로 접속되어 있고, 또한 상기 복수개의 배선기판 사이의 대응하는 전극은 전기적으로 접속되어 있도록 한 적층반도체 장치.
  2. 특허청구 범위 제 1 항에 있어서, 상기 배선기판은 상기 주면에 리세스부를 가지도록 한 적층 반도체 장치.
  3. 특허청구 범위 제 2 항에 있어서, 상기 반도체 칩은 상기 리세스부에 탑재되도록 한 적층 반도체 장치.
  4. 특허청구 범위 제 1 항에 있어서, 상기 배선기판은 유리클로스와 에폭시로써 이루어지도록 한 적층 반도체 장치.
  5. 특허청구 범위 제 1 항에 있어서, 상기 배선기판은 방열용 배선층을 가지도록 한 적층 반도체 장치.
  6. 특허청구 범위 제 1 항에 있어서, 상기 반도체 칩은 반도체 메모리인 적층 반도체 장치.
  7. 특허청구 범위 제 6 항에 있어서, 상기 반도체 메모리는 SRAM이며, 복수개의 신호용 외부단자, 출력용 외부단자, 칩선택용의 신호입력용 외부단자를 가지고 있도록 한 적층 반도체 장치.
  8. 특허청구 범위 제 7 항에 있어서, 상기 복수개의 어드레스 신호용 외부단자에 전적으로 접속된 상기 배선기판의 전극은 적층된 상기 배선기판 사이에서 서로 공통으로 접속되어 있도록 한 적층 반도체 장치.
  9. (a) 각각 구형주면과 이면과를 가지며, 대향하는 2변에 상기주면에서 상기 이면에 관통하는 복수개의 스루홀을 가지고, 상기 주면 및 이면에 상기 스루홀을 둘러싸도록 형성된 전극과, 상기 주면의 상기 전극에서 뻗는 배선층을 가지는 복수의 배선기판과, (b) 상기 배선기판 각각 주면에 재치되고, 그 주면에 복수의 외부단자를 가지는반도체 칩과, (c) 상기 외부단자와 상기 배선층과를 전기적으로 접속하는 수단과, 또 (d) 그 주면에 복수의 제2의배선층을 가지며, 상기 복수이 배선기판이 적충해서 재치되는 모판과; 로써 이루어지며, 상기 주면 및 이면의전극은 전기 스루홀을 개재하여 전기적으로 접속되어 있고, 또한 상기 복수개의 배선기판 사이의 대응하는 전극은 전기적으로 접속되어 있고, 그리고 상기 모판의 상기 제 2 의 전극에 접속되어 있도록 한 반도체 모듈.
  10. 특허청구 범위 제 9 항에 있어서, 상기 반도체 칩은 반도체 메모리인 적층 반도체 모듈.
  11. 특허청구 범위 제 9 항에 있어서, 상기 복수의 배선기판 사이 및 상기 배선기판과 모판과의 사이는 구형상의 금속과 납층에 의해 접속되어 있도록 한 반도체 모듈.
  12. 특허청구 범위 제 9 항에 있어서, 상기 복수의 배선기판 사이 및 상기 배선기판과 모판과의 사이는 상기 스루홀 속을 관통하는 리이드선과 납층으로 이루어지도록 한 반도체 모듈.
  13. 특허청구 범위 제 12항에 있어서, 상기 배선기판의 주면의 상기 제 1 의 전극에는, 상기 반도체기판의 단부 방향으로 뻗는 납 유도부를 가지도록 한 반도체 모듈.
  14. 특허청구 범위 제 12항에 있어서, 상기 배선기판의 단부에는, 상기 복수의 배선기판의 대향면측에 상기 적층된 배선기판 사이의 간격을 크게 하도록 하는 테이퍼가 구비되어 있도록 한 반도체 모듈.
  15. 특허청구 범위 제 10항에 있어서, 상기 반도체 메모리는 SRAM이며, 복수의 어드레스 신호용의 외부단자, 출력용의 외부단자, 칩선택용의 신호입력용의 외부단자를 가지도록 한 반도체 모듈.
  16. 특허청구 범위 제 15항에 있어서, 상기 복수의 어드레스 신호용 외부단자에 전기적으로 접속된 상기 배선기판의 전극은, 적층된 상기 배선기판 사이에서 서로 공통으로 접속되도록한 반도체 모듈.
  17. 특허청구 범위 제 9 항에 있어서, 또한 상기 모판의 이면에 마련된 제 3 의 전극과, 상기 모판의 이면측에 재치된 부가 배선기판과를 더 부가하여 이루어지고, 상기 배선기판은 복수의 스루홀과, 그 스루홀을 둘러싸도록 형성된 제 1 의 전극과, 상기 제 1 의 전극에서 뻗는 배선층과를 가지며, 더욱 상기 배선기판에는 반도체 칩이 재치되어 있고, 상기 부가 배선기판의 제 1 의 전극은 사익 제 3 의 전극에 전기적으로 접속되어 있도록 한 반도체 모듈.
  18. (a) 그 표면에 복수의 전극을 가지는 모판과, (b) 복수의 어드레스 신호용 외부단자, 출력용 외부단자 및 칩 선택용 외부단자를 가지며, 제 1 및 제 2 의 반도체 칩은 서로 상기 모판상에 적층되어 있고, 제 3 및 제 4의반도체 칩은 상기 모판상의 상기 제 1 및 제 2 의 반도체 칩과는 다른 위치에 적층되어 있는 제 1, 제 2, 제 3 및 제4의 반도체 칩과, (c) 상기 제1 및 제2의 반도체 칩의 대응하는 어드레스 신호용 외부단자와 출력용 외부단자를 서로접속하고, 또 그것을 상기 모판의 전극에 접속하는 제 1의 접속수단과, 상기 제1 및 제2의 반도체 칩의 칩선택용외부단자를 독립적으로 상기 모판의 전극과 접속하는 제2의 접속수단과, 상기 제 3 및 제 4의 반도체 칩의 대응하는 어드레스 신호용 외부단자와 출력용 외부단자를 서로 접속하고, 또 그것을 상기 모판의 전극에 접속하는 제 3 의 접속수단과, 상기 제 3 및 제 4의 반도체 칩의 칩선택용 외부단자를 독립적으로 상기 모판의 전극에 접속하는 제 4의 접속수단과, 로써 이루어지며, 상기 제 1 과 제 3 의 반도체 칩의 칩선택용 외부단자에는 대략 동시에 제 1 의 신호가 입력되고, 상기 제 2 와 제 4의 반도체 칩의 칩선택용 외부단자에는 대략 동시에 상기 제 1 의 신호와는 다른 제 2 의 신호가 입력되도록 한 반도체 모듈.
    ※ 참고사항 : 최초출원내용에 의하여 공개하는 것임.
KR1019910005808A 1990-03-08 1991-04-11 고집적 반도체 장치 및 이를 사용한 반도체 모듈 KR910019222A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-43889 1990-03-08
JP2-98301 1990-04-12
JP2098301A JPH03295266A (ja) 1990-04-12 1990-04-12 高集積半導体装置

Publications (1)

Publication Number Publication Date
KR910019222A true KR910019222A (ko) 1991-11-30

Family

ID=14216100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910005808A KR910019222A (ko) 1990-03-08 1991-04-11 고집적 반도체 장치 및 이를 사용한 반도체 모듈

Country Status (2)

Country Link
JP (1) JPH03295266A (ko)
KR (1) KR910019222A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065208U (ja) * 1992-01-14 1994-01-21 アルプス電気株式会社 高周波発振器の周波数調整構造
JP2870530B1 (ja) * 1997-10-30 1999-03-17 日本電気株式会社 スタックモジュール用インターポーザとスタックモジュール
JP4575928B2 (ja) * 1999-02-26 2010-11-04 ローム株式会社 半導体装置
JP2001250907A (ja) * 2000-03-08 2001-09-14 Toshiba Corp 半導体装置及びその製造方法
KR100493063B1 (ko) * 2003-07-18 2005-06-02 삼성전자주식회사 스택 반도체 칩 비지에이 패키지 및 그 제조방법
US7327592B2 (en) 2005-08-30 2008-02-05 Micron Technology, Inc. Self-identifying stacked die semiconductor components
JP4423285B2 (ja) * 2006-12-19 2010-03-03 新光電気工業株式会社 電子部品内蔵基板および電子部品内蔵基板の製造方法
US8106491B2 (en) 2007-05-16 2012-01-31 Micron Technology, Inc. Methods of forming stacked semiconductor devices with a leadframe and associated assemblies
EP2099031A1 (fr) * 2008-03-07 2009-09-09 Axalto S.A. Procédés pour fabriquer un empilement de circuits mémoire et pour adresser un circuit mémoire, empilement et dispositif correspondants
JP2011249636A (ja) * 2010-05-28 2011-12-08 Yaskawa Electric Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JPH03295266A (ja) 1991-12-26

Similar Documents

Publication Publication Date Title
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
KR930020653A (ko) 반도체 기억 장치의 실장 방법
KR100910229B1 (ko) 적층 반도체 패키지
US5780925A (en) Lead frame package for electronic devices
JP2603636B2 (ja) 半導体装置
US6995043B2 (en) Methods for fabricating routing elements for multichip modules
TW358230B (en) Semiconductor package
KR850005158A (ko) 반도체 집적회로 장치
US4016463A (en) High density multilayer printed circuit card assembly and method
US4949220A (en) Hybrid IC with heat sink
KR100299560B1 (ko) 리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리
JP3171172B2 (ja) 混成集積回路
KR920010872A (ko) 멀티칩 모듈
KR910019222A (ko) 고집적 반도체 장치 및 이를 사용한 반도체 모듈
JP2001156251A (ja) 半導体装置
KR860002214A (ko) 모듀울 기판 및 이를 사용한 모듀울
JPS63136657A (ja) 両面実装電子回路ユニツト
US6188133B1 (en) Semiconductor with plurality of connecting parts arranged on lower surface of a substrate
JPH01225196A (ja) 積層混成集積回路の製造方法
JP2002033443A (ja) 半導体モジュール
US20030043555A1 (en) Electronic component with at least two stacked semiconductor chips and process for producing the electronic component
JPS6022348A (ja) 半導体装置
JPS60200559A (ja) メモリモジュール
JPH0613535A (ja) 電子部品搭載装置
KR100206975B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid