KR860002214A - 모듀울 기판 및 이를 사용한 모듀울 - Google Patents

모듀울 기판 및 이를 사용한 모듀울 Download PDF

Info

Publication number
KR860002214A
KR860002214A KR1019850005789A KR850005789A KR860002214A KR 860002214 A KR860002214 A KR 860002214A KR 1019850005789 A KR1019850005789 A KR 1019850005789A KR 850005789 A KR850005789 A KR 850005789A KR 860002214 A KR860002214 A KR 860002214A
Authority
KR
South Korea
Prior art keywords
solder
pad
semiconductor device
modulus
technology change
Prior art date
Application number
KR1019850005789A
Other languages
English (en)
Inventor
마사가즈 야마모도
Original Assignee
미쓰다 가쓰시게
가부시기 가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰다 가쓰시게, 가부시기 가이샤 히다찌 세이사꾸쇼 filed Critical 미쓰다 가쓰시게
Publication of KR860002214A publication Critical patent/KR860002214A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits

Abstract

내용 없음

Description

모듀울 기판 및 이를 사용한 모듀울
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는, 본 발명의 모듀울의 단면사시도,
제2도는, 본 발명의 모듀울의 전체 구조의 개략도.
제3도는, 본 발명의 모듀울 기판의 표면 패턴의 일부를 도시한 평면도.

Claims (11)

  1. 반도체 디바이스를 탑재하는 모듀울 기판에 있어서, 그 표면에 1개의 반도체 디바이스를 납땜 결합하기 위한 납땜 페드군이 다수개의 반도체 디바이스를 납땜 결합하기 위해서, 다수개 마련되어 있고, 그 다수개의 납땜 페드군의 각각의 주위에 마련된 다수개의 기술변경 패드와, 상기 납땜 페드군에 가장 가깝게 마련된 기술변경 페드의 수의 적어도 1/2 이상의 수가 전기적으로 절연된 중계용 패드를 가진 것을 특징으로 하는 모듀울 기판.
  2. 상기 다수개의 기술 변경 패드의 각각이 상기 납땜 패드군의 어느 1개의 납땜페드와, 전기적으로 접속되기 위한, 다수개의 도전층을 내부에 포함하는 특허청구의 범위 제1항의 모듀울 기판.
  3. 상기 다수개 도전층의 각각이 서로 절연되도록 절연층을 내부에 포함하는 특허청구의 범위 제2항의 모듀울 기판.
  4. 상기 다수개의 반도체 디바이스를 결합하는 표면과 대향하는 표면에 입출력핀을 마련하는 것을 특징으로 하는 특허청구의 범위 제3항의 모듀울 기판.
  5. 상기 중계용 페드의 표면이 금으로 도금되어 있는 것을 특징으로 하는 특허청구의 범위 제4항의 모듀울 기판.
  6. 다수개의 반도체 디바이스와, 그 다수개의 디바이스를 탑재하는 모듀울 기판을 가진 모듀울에 있어서, 그 모듀울 기판의 표면에 1개의 반도체 디바이스를 납땜 결합하기 위한 납땜 페드군이, 다수개의 반도체 디바이스를 납땜 결합하기 위하여 다수개 마련되어 있고 그 다수개의 납땜 페드군의 각각의 주위에 마련한 다수개의 기술변계 페드와 상기 납땜 페드군이 가장 가깝게 마련된 기술 변경 페드의 수의 적어도 1/2 이상의 수가 전기적으로 절연된 중계용 페드를 갖고 있으며, 상기 다수개의 반도체 디바이스의 각각이 상기 납땜 페드군과, 납땜층을 거쳐서, 상기 모듀울 기판과, 접속되어 있고, 그 다수개의 반도체 디바이스중 소정의 반도체 디바이스에 가장 가깝게 마련된 기술변경 페드와, 그 소정의 반도체 디바이스와 회로적으로 결선 관계를 유지하기 위해서 그 이외의 소정의 반도체 디바이스에 가장 가깝게 마련된 기술 변경 페드를 보수선에 의해 상기 중계용 페드를 거처서, 전기적으로 접속한 구조를 특징으로 하는 모듀울.
  7. 상기 다수개의 기술 변경 페드의 각각이, 상기 납땜 페드군의 어느 1개의 납땜 페드와, 전기적으로 접속하기 위한 다수개의 도전층을 내부에 포함하는 것을 특징으로 하는 특허청구의 범위 제6항의 모듀울.
  8. 상기 다수개의 도전층에 각각이 서로 절연되도록 절연층을 재부에 포함하는 것을 특징으로 하는 특허청구의 범위 제7항의 모듀울.
  9. 상기 다수개의 반도체 디바이스를 결합하는 표면과, 대향하는 표면에 입출력 핀을 마련한 것을 특징으로 하는 특허청구의 범위 제8항의 모듀울.
  10. 상기 중게용 페드의 표면이 금으로 도금되어 있는 것을 특징으로 하는 특허청구의 범위 제9항의 모듀울.
  11. 표면에 반도체 디바이스를 납땜 결합하기 위한, 납땜 페드군이 다수개 마련되어 있고 그 다수개의 납땜 페드군의 각각의 주위에 마련된 기술변경 페드군과, 그 기술변경 페드군의 외주에 마련된 중계용 페드군을 가진 모듀울 기판을 사용하고, 반도체 디바이스에 가장 가깝게 마련된 가장 안쪽 주위의 기술변경 페드의 1개에 보수선의 한쪽 끝을 접속하고, 그 보수선의 다른쪽 끝을 상기 중계용 패드군의 1개에 접속하고, 상기 가장 안쪽 주위의 기술 변경패드의 다른 1개에 별도의 보수선의 한쪽 끝을 접속하고, 그 보수선의 다른쪽 끝을 상기 중계용 패드군의 상기 1개에 접속하는 것에 의해서 가장 안쪽 주위의 기술 변경 페드끼리를 접속하는 것을 특징으로 하는 보수선의 접속방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850005789A 1984-08-17 1985-08-12 모듀울 기판 및 이를 사용한 모듀울 KR860002214A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59-170412 1984-08-17
JP59170412A JPS6148994A (ja) 1984-08-17 1984-08-17 モジユ−ル基板

Publications (1)

Publication Number Publication Date
KR860002214A true KR860002214A (ko) 1986-03-26

Family

ID=15904442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850005789A KR860002214A (ko) 1984-08-17 1985-08-12 모듀울 기판 및 이를 사용한 모듀울

Country Status (3)

Country Link
EP (1) EP0171783A3 (ko)
JP (1) JPS6148994A (ko)
KR (1) KR860002214A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1315019C (en) * 1987-10-23 1993-03-23 Honeywell Inc. Universal semiconductor chip package
JP2592308B2 (ja) * 1988-09-30 1997-03-19 株式会社日立製作所 半導体パッケージ及びそれを用いたコンピュータ
JPH02148862A (ja) * 1988-11-30 1990-06-07 Hitachi Ltd 回路素子パッケージ、キャリヤ基板および製造方法
US5060116A (en) * 1990-04-20 1991-10-22 Grobman Warren D Electronics system with direct write engineering change capability
JP2875127B2 (ja) * 1992-12-17 1999-03-24 富士写真フイルム株式会社 記録材料のマット化方法及びそのための霧化装置
CN101875145A (zh) * 2010-03-14 2010-11-03 苏州明富自动化设备有限公司 一种压板定位装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4245273A (en) * 1979-06-29 1981-01-13 International Business Machines Corporation Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices
JPS582055A (ja) * 1981-06-29 1983-01-07 Nec Corp 論理パツケ−ジの改造方法
JPS5871646A (ja) * 1981-10-24 1983-04-28 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JPS6148994A (ja) 1986-03-10
EP0171783A2 (en) 1986-02-19
EP0171783A3 (en) 1987-04-22

Similar Documents

Publication Publication Date Title
US5847936A (en) Optimized routing scheme for an integrated circuit/printed circuit board
US5293067A (en) Integrated circuit chip carrier
KR960006982B1 (ko) 계단형 다층 상호 연결 장치
US5367435A (en) Electronic package structure and method of making same
US4949224A (en) Structure for mounting a semiconductor device
US5491364A (en) Reduced stress terminal pattern for integrated circuit devices and packages
US5841191A (en) Ball grid array package employing raised metal contact rings
US4706165A (en) Multilayer circuit board
US5404045A (en) Semiconductor device with an electrode pad having increased mechanical strength
TW358230B (en) Semiconductor package
KR960028732A (ko) 칩 접속구조
KR880013241A (ko) 다중칩 모듈 구조체
KR930020653A (ko) 반도체 기억 장치의 실장 방법
US6011695A (en) External bus interface printed circuit board routing for a ball grid array integrated circuit package
US5612575A (en) Method of connecting the output pads on an integrated circuit chip, and multichip module thus obtained
DE3482719D1 (de) Halbleiterelement und herstellungsverfahren.
KR920010872A (ko) 멀티칩 모듈
KR970703617A (ko) 전도선을 가진 리드프레임 리드를 포함한 고밀도 집적회로 조립체(a high density integrated circuit assembly combining leadframe leads with conductive traces)
US5362984A (en) Semiconductor device with jumping wire
JPS6427235A (en) Device for interconnection of multiplex integrated circuits
US4546413A (en) Engineering change facility on both major surfaces of chip module
KR860002214A (ko) 모듀울 기판 및 이를 사용한 모듀울
US5691569A (en) Integrated circuit package that has a plurality of staggered pins
KR900019545A (ko) 표면장착용 배선기판의 제조방법
EP1041618A4 (en) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF, PRINTED CIRCUIT BOARD AND ELECTRONIC EQUIPMENT

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid