JPS60200559A - メモリモジュール - Google Patents

メモリモジュール

Info

Publication number
JPS60200559A
JPS60200559A JP59056112A JP5611284A JPS60200559A JP S60200559 A JPS60200559 A JP S60200559A JP 59056112 A JP59056112 A JP 59056112A JP 5611284 A JP5611284 A JP 5611284A JP S60200559 A JPS60200559 A JP S60200559A
Authority
JP
Japan
Prior art keywords
package
mounting board
semiconductor device
terminal
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59056112A
Other languages
English (en)
Other versions
JPH0671059B2 (ja
Inventor
Toshio Sugano
利夫 菅野
Chikao Ookubo
大久保　京夫
Seiichiro Tsukui
誠一郎 津久井
Shuichi Yamaura
山浦　修一
Yasuhiko Fujii
泰彦 藤井
Masahiro Tada
昌弘 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Hitachi Iruma Electronic Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Hitachi Microcomputer Engineering Ltd
Hitachi Iruma Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd, Hitachi Microcomputer Engineering Ltd, Hitachi Iruma Electronic Co Ltd filed Critical Hitachi Ltd
Priority to JP59056112A priority Critical patent/JPH0671059B2/ja
Publication of JPS60200559A publication Critical patent/JPS60200559A/ja
Publication of JPH0671059B2 publication Critical patent/JPH0671059B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置に関し、特に１実装基板の両面Ｋ、
半導体パッケージを実装する場合、当該基板の積層載や
基板内配線の単純化などを図ることができる実装技術に
関する。
樹脂封止型半導体装置の構造としては第１図に示すよう
なものが周知である。
この構造の半導体装置は、第１図に示すようにタブ１の
上に半導体ベレット（半導体チップ）２をマクントし、
このチップ２のバッド３とコネクタワイヤ４の一端部と
をボンディングし、コネクタワイヤ４の他端部な外部リ
ード５の先端部にボンディングして、チップ２内の内部
配線と接続したパッド３と外部リード５とを電気的に接
続し、周知のトランスファーモールド法などにより、チ
ップ２及びコネクタワイヤのボンディング部などを、樹
脂封止体６により樹脂制止して成る。この従来から一般
に広く提案されてきた、パッケージの両側にリードが配
列されたデュアル・イン・ライン（ＤＩＬ）タイプの半
導体装置は、第１図に示すように、そのＩＪ　−）’　
５が半導体チップ２から見て、当該チップ２の裏面側す
なわち半導体素子の形成されていない側の基板表面側に
折曲げされており、当該リード５を、プリント基板など
の実−ド５の先端部を折曲げし、実装基板に半田付けし
たりして、実装基板に実装されていた。
しかるに、このような半導体装置を複数個使用し、高密
度実装を目的として実装基板の両面に実装を行おうとし
た場合、実装基板の表裏面に実装されたこれら半導体装
置の同一機能を有する外部接続端子は対角線上にすなわ
ちたすき掛けの位置にくるようになる。これを第２図に
示す。第２図は、上記Ｉ−だ半導体装置を実装基板の両
面に各々１個ずつ実装して成る半導体装置の実装構造を
示ず。実装基板７０表面に実装された上記樹脂制止型半
導体装置より成る実装部品８０当該多層に構成された実
装基板７の最上層９の上に形成された導体部１０に半田
付されたリードすなわち外部接続端子５（以下端子Ａと
いう）と、一方実装基板７の裏面に実装された、同様に
半導体チップ２の裏面側にリード５カζ折曲げられた樹
脂封止型半導体装置より成る実装部品１１の、実装基板
７−の最下層１２表面に形成された導体部１３に半田付
けされたり一層５の端子Ａとは、第２図に示すように、
対角線上に位置することになる。同様に、実装部品８の
リード５の、実装基板７の最上層９上に形成された導体
部１４に半ＥＢ付けされた端子Ｂと、実装部品１１のリ
ード５の実装基板７の最下層１２表面に形成された導体
部１５に半田付けされた端子Ｂとは、第２図に示すよう
に対角線上に位置するようになる。
このように、従来装置を複数使用して実装基板の両面に
実装する場合、実装基板の表裏面に実装された半導体装
置の各々の同一機能を有する端子は、実装基板をはさん
で鏡面対称の位置にくることはな（対角線上に位置する
ことになり、例えば、第１図及び第２図で示す＃−導体
チツブ２が半導体記憶装置（以下メモリという）である
とした場合、これらを複数モジュール基板に搭載して成
るメモリモジュールにおいて、コントロールピン（端子
）のみ独立にしてその他のピンは共通になっているもの
があるが、上記のように実装基板（モジュール基板）の
両面にメモリより成る半導体装置部品を実装する場合、
第２図に示すよう釦、実装基板の表裏の関係では、絶対
に同一ピンが実装基板を介して重なる位１ｄにくること
はない。
従って、このような例にあっては本発明者の検討によれ
ば次のごとき不都合を生ずる。
＋１１　配置が第２図に示すように複雑となる。すなわ
ち、異なる半導体装１ｕの端子Ａと端子Ａとを配置によ
り結合する場合、先ず導体部１０と実装基＆７の最上層
９内に細膜された配線部１６とを接続し、次いでこの配
線部１６と実装基板７の内層１７上面に形成された配線
部１８とを接続し、さらに、この配線縁部１８と、実装
基板７の内層１７、内層１９及び最下層１２内に垂設さ
れた配線部２０とを接続することにより、端子Ａ端子Ａ
とが配線されることになる。すなわち、端子Ａと端子Ａ
とを配線により接続する場合、実装基板７に、もう一層
上記のように内層１７な設け、当該内層１７に配線部１
８を形成する必要がある。同様に、端子Ｂと端子Ｂとを
配置ｆｓＫより接続する゛場合、実装基板７にもう一層
内）′ｔ！１１９を設け、この内層１９下面に配線部２
１を形成し、導体部１４と接続した配線部２２と当該配
線部２１の一端部を結線し、さらに、配線部２１の他端
部を導体部１５と接続した配線部２２により接続して、
はじめて、実装基板７０表面側の実装部品８の端子Ｂと
実装基板７の裏面側の実装部品１１の端子Ｂとが配線さ
れることになる。このよう忙、従来例では実装基板にお
ける内部配線が極めて複雑になる。
１２１　上記のように、配線部１８や配線部２１を必要
とするなどその配線本数が著しく増加するばかりでなく
、これら配線部形成のための内層を必要とし、実装基板
の積層数を急い多いものとする。
又、第２図に示す構造のものにおいては、さらに、電源
ラインを２つ必要とし、この面からも実装基板の積層数
を多く必要とする。したがって、これにより装置の薄肉
化、小型化を妨げることになる。
（３）配線部１８や配線部２１が形成されているので、
配線エリア内に何かレイアウトしようとしてもそれを妨
げている。
（４）　配線部の長さが長く、したがって、配線抵抗や
容量が大となる。
１５）配線本数や実装基板の積層数が多いことなどから
、プロセスが煩雑であり、製品コストを高いものとして
いる。
＋６１　従来例にあっては、上記した事項などに基因し
て、高密度実装を実現しようとしてもその実現を困難な
ものとしている。
〔発明の目的〕
本発明はかかる従来技術の有する欠点を解消した、高密
度実装を実現した半導体装置を提供することを目的とし
たものである、 本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔発明の概要〕
本願において開示される発り」のうち代表的なものの概
贋を簡単に説明すれば下記のとおりである。
す１６わち、本発明では半導体装置を構成する半導体装
置部品のリードを逆にフォーミングすることにより、共
通端子が表裏鏡面対称位置にくるようにするものである
。
〔実施例〕
本発明の実施例を第３図〜第６図に基づいて説明する。
本発明では、実装基板の片面に実装する、半導体パッケ
ージとして、第３図に示すような構造のもの、を用意す
る。
このパッケージは、第３図に示すように、タブ２３面上
に半導体テップ２４をマウントし、このチップ２４のバ
ッド２５とコネクタワイヤ２６の一端部とをボンディン
グし、コネクタワイヤ２６の他端部を外部リード（外部
接続端子）２７の端部にボンディングして、チップ２４
内の内部配線（図示せず）と接続したパッド２５と外部
リード２７とを電気的に接続し、チップ２４及びコネク
タワイヤのボンディング部などを樹脂封止体２８により
樹脂封止して成る点、第１図に示す樹脂封止型半導体装
置と同じである。第３図に示すように、このパッケージ
は外部リード２７が半導体チップ２４の赤面側すなわち
半導体素子の形成された側の半導体基板表面側にフォー
ミング（折曲げ）されている。
この特異なパッケージは、半導体チップをタブの下面に
ダイボンディングするなどの方法で製造してもよいが、
リード折曲げの際に、従来とは異なり、逆方向に折曲げ
することにより簡単に作ることができ、これの方が、製
造プロセスの大幅な変更を要せず、リード整形機での折
曲げに際し、例えば、ローラーで逆向きにリードを折曲
げすればよいので、好都合である。
本発明では第１図に示すようなパッケージ（以下ノーマ
ルパターンのパッケージと〜・う）と上記した本発明に
係る第３図に示すようなパッケージ（以下キラーパター
ンのパッケージという）をそれぞれ使用し、実装基板の
片面側（例えば表面側）にノーマルパターンのパッケー
ジを実装したら、実装基板のもう一方の片面側（例えば
裏面側）にミラーパターンのパッケージを実装する。
第４図は、実装基板の表面にノーマルパターンのパッケ
ージを実装し、実装基板の裏面にミラーパターンのパッ
ケージを実装して成る実装装置の構造例を示ず。
第４図にて、２９はノーマルパターンのパッケージで、
このパッケージ２９の、リード５の端子Ａを実装基板３
０の上層３１表面に形成された導体部３２に半田付けす
る。又、パッケージ２９のリード５端子Ｂを、実装基板
３０の上層３１表面に形成された導体部３３に半田付け
する。
一方、実装基板３０の裏面にミラーパターンのパッケー
ジ３４を実装するが、該パッケージのり一ド２７は第３
図に示すように逆向きにフォーミングされているので、
このパッケージ３４のリード２７の、実装基板３０の下
層３５表面に形成された導体部３６に半田付けされた端
子は、前記端子Ａと共通する端子へである。又、実装基
板３０の下層３５表面に形成された導体部３７に半田付
けされた当該パッケージ３４の端子は、前記端子Ｂと共
通し、同一機能を有するものである。
したがって、第４図に示すように、ノーマルパターンの
パッケージ２９とミラーパターンのパッケージ３４とを
実装基板３００両面に実装すれば、これら各半導体装置
部品２９．３４の同−外部液ｆＡ端子は、鏡面対称の位
置にくるようになる。次に、本発明の他の実施例を第５
図及び第６図に基づいて説明する。
前記実施例では、実装基板の両面に、それぞれ１個ずつ
パッケージを実装する例を示したが、本発明は２個パッ
ケージを実装する場合にとどまらス、ノーマルパターン
のパッケージを複数個実装基板の片面に実装し、ミラー
パターンのパッケージを複数個実装基板の他の面に実装
することができる。
第５図は、実装基板３８の表面にノーマルパターンのパ
ッケージ３９．４０を２個実装し、実装基板３８の裏面
にミラーパターンのパラ）ｙ　−シ４１゜４２を２個実
装して成る半導体装置の実装構造の例を示しており、第
６図には同平面図を図示した。
これら図において、４３はパッケージの両側に複数配列
されたリード（ビン）を示し、４４はコントロールピン
を示す。本発明に使用される実装基板は、例えばセラミ
ック基板により構成される。
樹脂により構成されるプリント基板などであってもよい
。
ノーマルパターンのパッケージ及びミラーパターンパッ
ケージを構成するリードは、例えば４２７０イ合金によ
り構成される。
半導体チップは例えばシリコン単結晶基板から成り、周
知の技術によって、このチップ内には多数の回路素子（
半導体素子）が形成され、１つの回路機能が与えられて
いる。回路素子の具体例は、例えばＭＯＳ）ランジスタ
から成り、これらの回路素子によって、例えばメモリや
論理回路の回路機能が形成されている。コネクタワイヤ
は、例えばＡｎ線てより構成される。樹脂封止体を構成
する樹脂には、例えばエポキシ樹脂が使用される。
実装基板の面に形成される導体部は、例えば銅箔罠より
構成される。
〔効　果〕
（１）ノーマルパターンのパッケージとミラーパターン
のパッケージとを組合せ実装することにより、同一の外
部接続端子が実装基板の鏡面対称な位置に実装される。
したがって、第４図に示すように、実装基板３０にスル
ホールなどを形成し、端子Ａと端子Ａとを実装基板３０
に垂設された配線部４５により接続し、端子Ｂと端子Ｂ
とを同様に配線部４６により接続すれば足り、従来例の
ごとく、殊更に、配線部１８．２１で引き伸ばして内部
配線を行う必衰がない。それ故Ｋ、配線が極めて単純化
される。
（２１引き伸ばした内部配線の設置のために、実装基板
の積層数を増加する必衆がないので、実装基板（ボード
）のノ摺数が低減できる。したがって装置の薄肉化、小
型化が可能である。
（３）　配線エリア内に余裕ができ、ボード設計上のレ
イアウトに制約をうけることがない。
１４１　配線が短縮化されるので、配線抵抗や容量を小
さくすることができる。
＋５１　配線数が従来例圧死して少なく例えば約１／２
位に小さくすることができ、実装基板の層数も低減でき
ることなどから、プロセスを単純化し、製品コストを低
減することができる。
（６１高密度実装を実現できる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
〔利用分野〕
以上の説明では主として本発明によってなされた発明を
その背景となった利用分野である半導体装置の実装技術
に適用した場合について説明したが、それに限定される
ものではなく、例えば電子部品の実装技術などに適用で
きる。
【図面の簡単な説明】
第１図は従来例を示すノーマルパターンの半導体パッケ
ージの断面図、 第２図は同パッケージ２個を使用して実装基板両面に実
装して成る半導体装置の断面図、第３図は本発明罠使用
されるミラーパターンの半導体パッケージの断面図、 第４図は本発明の実施例を示す断面図、第５図は本発明
の他の実施例を示す側面図、第６図は同平面図である。 １・・リードフレームのタブ、２・・・半導体チップ、
３・・チップ側パッド、４・・・コネクタワイヤ、５・
・・外部リード、６・・・樹脂制止体、７・・・実装基
板、８・・・実装部品、９・・・実装基板の最上層、１
０・・２厚体部、１１・・・実装部品、１２・・実装基
板の最下層、１３・・・導体部、１４・・・導体部、１
５・・・導体部、１６・・・配線部、１７・・・実装基
板の内層、１８・・・配線部、１９・・・実装基板の内
層、２０・・配線部、２１・・・配線部、２２・・・記
録部、２３・・・タブ、２４・・・半導体チップ、２５
・・・パッド、２６・・・コネクタワイヤ、２７・・外
部リード、２８・・・樹脂封止体、２９・・・半導体装
置部品（ノーマルパターンのパッケージ）、３０・・・
実装基板、３１・・・実装基板の上層、３２・・・導体
部、３３・・・導体部、３４・・・半導体装｛Ｒ部品（
ミラーパターンのパッケージ）、３５・・実装基板の下
層、３６・・・導体部、３７・・・導体部、３８・・・
実装基板、３９・・・ノーマルパターンのパッケージ、
４０・・・ノーマルパターンのパッケージ、４１・・ミ
ラーパターンのパンケージ、４２・・・ミ２、＜ターン
のパッケージ、４３・・・リード（ピン）、４４・・・
コントロールビン、４５・・・配線部、４６・・・配線
部。 第　１　図 第　２　図 第　３　図 第　４　図 第１頁の続き ■発明者　津久井　誠一部 ＠発明者　山部　修− ＠発明者藤井　泰彦 ＠発明者多１）昌弘 埼玉県入間郡毛呂山町大字旭台す番地　日立入間電子株
式小平市上水木町１４７幡地　日立マイクロコンピュー
タエンジニアリング株式会社内 小平市上水木町１４７幡地　日立マイクロコンピュータ
エンジニアリング株式会社内

Claims (1)

  1. 【特許請求の範囲】 １、実装基板の両面に、各半導体装置部品の同−外部接
    続端子が鏡面対称な位置にくるよ５に、前記半導体装置
    部品を実装して成る半導体装置。 ２　半導体装置部品が、樹脂制止型半導体装置で、実装
    基板の片面に、外部接続端子を樹脂封止された半導体素
    子の表面側圧折曲げした樹脂封止型半導体装置を実装し
    、実装基板のもう一方の面に、外部接続端子を樹脂封止
    された半導体素子の裏面側に折曲げした樹脂封止型半導
    体装置を実装して成る特許請求の範囲第１項記載の半導
    体装置。
JP59056112A 1984-03-26 1984-03-26 メモリモジュール Expired - Lifetime JPH0671059B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59056112A JPH0671059B2 (ja) 1984-03-26 1984-03-26 メモリモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59056112A JPH0671059B2 (ja) 1984-03-26 1984-03-26 メモリモジュール

Publications (2)

Publication Number Publication Date
JPS60200559A true JPS60200559A (ja) 1985-10-11
JPH0671059B2 JPH0671059B2 (ja) 1994-09-07

Family

ID=13017999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59056112A Expired - Lifetime JPH0671059B2 (ja) 1984-03-26 1984-03-26 メモリモジュール

Country Status (1)

Country Link
JP (1) JPH0671059B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303120A (en) * 1991-10-15 1994-04-12 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing inversion type IC's and IC module using same
US5309020A (en) * 1990-10-30 1994-05-03 Mitsubishi Denki Kabushiki Kaisha Packaged semiconductor device assembly including two interconnected packaged semiconductor devices mounted on a common substrate
JP2002141458A (ja) * 2000-11-02 2002-05-17 Mitsubishi Electric Corp 半導体集積装置
US20090250255A1 (en) * 2008-04-02 2009-10-08 Spansion Llc Connections for electronic devices on double-sided circuit board

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182436U (ja) * 1982-05-29 1983-12-05 住友電気工業株式会社 ３次元実装用ｉｃパツケ−ジ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182436U (ja) * 1982-05-29 1983-12-05 住友電気工業株式会社 ３次元実装用ｉｃパツケ−ジ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309020A (en) * 1990-10-30 1994-05-03 Mitsubishi Denki Kabushiki Kaisha Packaged semiconductor device assembly including two interconnected packaged semiconductor devices mounted on a common substrate
US5303120A (en) * 1991-10-15 1994-04-12 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing inversion type IC's and IC module using same
USRE36077E (en) * 1991-10-15 1999-02-02 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing inversion type IC's and IC module using same
JP2002141458A (ja) * 2000-11-02 2002-05-17 Mitsubishi Electric Corp 半導体集積装置
US20090250255A1 (en) * 2008-04-02 2009-10-08 Spansion Llc Connections for electronic devices on double-sided circuit board
US8228679B2 (en) * 2008-04-02 2012-07-24 Spansion Llc Connections for electronic devices on double-sided circuit board

Also Published As

Publication number Publication date
JPH0671059B2 (ja) 1994-09-07

Similar Documents

Publication Publication Date Title
EP1143514B1 (en) Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon
JPH0234184B2 (ja)
US5220491A (en) High packing density module board and electronic device having such module board
JPH0570316B2 (ja)
JPS63114138A (ja) ワイヤ積層ボンデイング方法
US4949220A (en) Hybrid IC with heat sink
JPS6352432A (ja) 半導体装置
TWI273718B (en) Lead frame base package structure with high-density of foot prints arrangement
JP2001156251A (ja) 半導体装置
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
US5473188A (en) Semiconductor device of the LOC structure type having a flexible wiring pattern
JPS60200559A (ja) メモリモジュール
JP2620611B2 (ja) 電子部品搭載用基板
US20050023659A1 (en) Semiconductor chip package and stacked module having a functional part and packaging part arranged on a common plane
JPS58178544A (ja) リ−ドフレ−ム
KR100340862B1 (ko) 스택패키지및그의제조방법
JPH01302757A (ja) 基板集合シート
KR0151898B1 (ko) 기판을 이용한 센터 패드형태의 칩이 적용된 멀티칩 패키지
KR100216061B1 (ko) 반도체 패키지
JPH06216492A (ja) 電子装置
KR100206975B1 (ko) 반도체 패키지
JP3737093B2 (ja) 半導体装置
KR100235495B1 (ko) 반도체 장치
KR0134646B1 (ko) 역적층 초박형 패키지 및 그 제조방법
JP2826518B2 (ja) 半導体装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term