KR100910229B1 - 적층 반도체 패키지 - Google Patents

적층 반도체 패키지 Download PDF

Info

Publication number
KR100910229B1
KR100910229B1 KR1020070115700A KR20070115700A KR100910229B1 KR 100910229 B1 KR100910229 B1 KR 100910229B1 KR 1020070115700 A KR1020070115700 A KR 1020070115700A KR 20070115700 A KR20070115700 A KR 20070115700A KR 100910229 B1 KR100910229 B1 KR 100910229B1
Authority
KR
South Korea
Prior art keywords
data
chip select
pad
chip
semiconductor
Prior art date
Application number
KR1020070115700A
Other languages
English (en)
Other versions
KR20090049442A (ko
Inventor
김종훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070115700A priority Critical patent/KR100910229B1/ko
Priority to US11/954,027 priority patent/US7994621B2/en
Priority to CN2008100029517A priority patent/CN101436584B/zh
Publication of KR20090049442A publication Critical patent/KR20090049442A/ko
Application granted granted Critical
Publication of KR100910229B1 publication Critical patent/KR100910229B1/ko
Priority to US13/170,586 priority patent/US8203204B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

적층 반도체 패키지가 개시되어 있다. 적층 반도체 패키지는 칩 선택 패드들 및 접속 패드을 갖는 기판, 데이터 본딩 패드, 칩 선택 본딩 패드, 상기 데이터 본딩 패드들과 전기적으로 연결된 데이터 재배선들 및 상기 데이터 본딩 패드를 관통하여 상기 데이터 재배선과 전기적으로 연결된 데이터 관통 전극을 포함하는 복수개의 반도체 칩들 포함하며, 상기 반도체 칩들이 상기 칩 선택 본딩 패드가 노출되게 적층된 반도체 칩 모듈 및 상기 칩 선택 패드 및 상기 칩 선택 본딩 패드들을 전기적으로 연결하는 도전성 와이어를 포함한다.

Description

적층 반도체 패키지{STACKED SEMICONDUCTOR PACKAGE}
본 발명은 적층 반도체 패키지에 관한 것이다.
최근 들어, 반도체 제조 기술의 개발에 따라 단시간 내에 보다 많은 데이터를 처리하기에 적합한 반도체 소자를 갖는 다양한 종류의 반도체 패키지들이 개발되고 있다.
최근에는 반도체 패키지에 저장되는 데이터의 양 및 반도체 패키지로부터 데이터의 처리 속도를 보다 향상시키기 위하여 복수개의 반도체 칩을 적층 및 전기적으로 연결한 적층 반도체 패키지가 개발되고 있다.
적층 반도체 패키지를 구현하기 위해서는 복수개의 반도체 칩들 중 특정 반도체 칩에 제어 신호 또는 데이터 신호를 선택적으로 인가하는 기술을 필요로 한다.
본 발명은 데이터 신호는 관통 전극을 통해 반도체 칩으로 제공하고, 칩 선택 신호는 도전성 와이어를 통해 반도체 칩으로 제공하여 고속으로 동작할 수 있는 적층 반도체 패키지를 제공한다.
본 발명에 따른 적층 반도체 패키지는 칩 선택 패드들 및 접속 패드을 갖는 기판, 데이터 본딩 패드, 칩 선택 본딩 패드, 상기 데이터 본딩 패드들과 전기적으로 연결된 데이터 재배선들 및 상기 데이터 본딩 패드를 관통하여 상기 데이터 재배선과 전기적으로 연결된 데이터 관통 전극을 포함하는 복수개의 반도체 칩들 포함하며, 상기 반도체 칩들이 상기 칩 선택 본딩 패드가 노출되게 적층된 반도체 칩 모듈 및 상기 칩 선택 패드 및 상기 칩 선택 본딩 패드들을 전기적으로 연결하는 도전성 와이어를 포함한다.
적층 반도체 패키지의 적층 된 상기 반도체 칩의 개수가 2n 개일 경우(단, n은 2 이상의 자연수), 상기 각 반도체 칩은 상기 n 개의 상기 칩 선택 본딩 패드들을 포함한다.
적층 반도체 패키지는 상기 칩 선택 본딩 패드와 전기적으로 연결된 칩 선택 재배선을 더 포함한다.
적층 반도체 패키지는 상기 칩 선택 본딩 패드를 관통하는 칩 선택 관통 전 극을 포함한다.
적층 반도체 패키지의 상기 칩 선택 패드는 접지 전압(Vss)이 인가되는 접지 전압 패드 및 전원 전압(Vcc)이 인가되는 전원 전압 패드를 포함한다.
적층 반도체 패키지의 상기 데이터 재배선으로는 어드레스 신호, 전원 신호, 데이터 신호 및 컨트롤 신호가 인가된다.
적층 반도체 패키지의 상기 데이터 재배선과 상기 관통 전극 사이에는 도전성 연결 부재가 개재된다.
적층 반도체 패키지의 상기 도전성 연결 부재는 솔더이다.
적층 반도체 패키지는 접속 패드 및 칩 선택 패드들을 갖는 기판, 복수개가 상기 기판상에 적층 되고, 데이터 본딩 패드들 및 칩 선택 본딩 패드들이 에지에 배치된 반도체 칩들, 상기 반도체 칩들 사이에 개재되며, 인접한 상기 반도체 칩들을 상호 이격시키는 스페이서, 상기 반도체 칩들을 관통하여 상기 데이터 본딩 패드들 및 상기 접속 패드와 전기적으로 연결된 관통 전극들 및 상기 칩 선택 패드 및 상기 칩 선택 본딩 패드들을 전기적으로 연결하는 도전성 와이어를 포함한다.
적층 반도체 패키지의 상기 각 관통 전극은 상기 스페이서의 두께에 대응하여 상기 반도체 칩으로부터 돌출된다.
적층 반도체 패키지의 상기 관통 전극의 두께는 상기 반도체 칩의 두께와 실질적으로 동일하고, 상기 스페이서에 의하여 이격 된 상기 각 관통 전극의 사이에는 도전성 연결 부재가 개재된다.
적층 반도체 패키지의 상기 도전성 연결 부재는 솔더이다.
적층 반도체 패키지의 적층 된 상기 반도체 칩의 개수가 2n 개일 경우(단, n은 2 이상의 자연수), 상기 각 반도체 칩은 상기 n 개의 상기 칩 선택 본딩 패드들 및 상기 칩 선택 재배선을 포함한다.
적층 반도체 패키지의 상기 칩 선택 패드는 접지 전압(Vss)이 인가되는 접지 전압 패드 및 전원 전압(Vcc)이 인가되는 전원 전압 패드를 포함한다.
본 발명에 의하면, 복수개가 적층 된 반도체 칩들의 데이터 본딩 패드들은 관통 전극을 통해 전기적으로 연결하고, 칩 선택 본딩 패드들 및 기판의 칩 선택 패드는 도전성 와이어를 통해 전기적으로 연결하여 데이터는 관통 전극을 통해 고속으로 입출력하고, 칩 선택 본딩 패드들 및 칩 선택 패드를 도전성 와이어를 통해 연결하여 제조 공정을 크게 단축 시킬 수 있는 효과를 갖는다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 적층 반도체 패키지에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
도 1은 본 발명의 일실시예에 의한 적층 반도체 패키지를 도시한 사시도이다.
도 1을 참조하면, 적층 반도체 패키지(400)는 기판(100), 반도체 칩 모 듈(200) 및 도전성 와이어(300)를 포함한다.
도 2는 도 1에 도시된 기판의 평면도이다.
도 1 및 도 2를 참조하면, 기판(100)은 기판 몸체(105), 칩 선택 패드(110) 및 접속 패드(120)를 포함한다. 이에 더하여, 기판(100)은 볼 랜드 패드 및 솔더볼을 더 포함할 수 있다.
기판 몸체(105)는 플레이트 형상을 갖는다. 기판 몸체(105)는, 평면에서 보았을 때, 사각형 형상을 가질 수 있고, 기판 몸체(105)는, 예를 들어, 인쇄회로기판(PCB)일 수 있다.
칩 선택 패드(110)는 기판 몸체(105)의 상면의 일측 에지를 따라 배치된다. 예를 들어, 칩 선택 패드(110)는 기판 몸체(105)의 일측 에지의 가운데 부분에 배치될 수 있다. 칩 선택 패드(110)는 접지 전압(Vss)이 인가된 접지 전압 패드(112) 및 전원 전압(Vcc)이 인가된 전원 전압 패드(114)를 포함할 수 있다.
본 실시예에서, 칩 선택 패드(110)의 개수는 후술 될 반도체 칩 모듈(200)에 포함된 반도체 칩의 개수에 의하여 결정된다. 본 실시예에서, 반도체 칩 모듈(200)에 포함된 반도체 칩들의 개수가 4개일 경우, 칩 선택 패드(110)는 2개로 이루어진다. 이와 다르게, 반도체 칩 모듈(200)에 포함된 반도체 칩들의 개수가 8개일 경우, 칩 선택 패드(110)는 3개로 이루어지고, 반도체 칩 모듈(200)에 포함된 반도체 칩의 개수가 16개일 경우, 칩 선택 패드(110)는 4개로 이루어진다.
접속 패드(120)는 기판 몸체(105)의 상면의 상기 일측 에지를 따라 배치되며, 복수개의 접속 패드(120)들은 칩 선택 패드(110)의 양쪽에 각각 배치된다.
도 3은 도 1의 평면도이다. 도 4는 도 3의 I-I' 선을 따라 절단한 단면도이다.
도 3 및 도 4를 참조하면, 반도체 칩 모듈(200)은 기판 몸체(105)의 상면에 배치된다.
반도체 칩 모듈(200)은 복수개의 반도체 칩들을 포함한다. 본 실시예에서, 반도체 칩 모듈(200)은 2N 개(단, N은 1 이상의 자연수)의 반도체 칩들을 포함할 수 있다. 예를 들어, 반도체 칩 모듈(200)은 2 개(N이 1), 4 개(N이 2), 8개(N이 3), 16개(N이 4), 32개(N이 5)의 반도체 칩들을 포함할 수 있다.
본 실시예에서, 반도체 칩 모듈(200)은, 예를 들어, 4 개의 반도체 칩들을 포함한다.
이하, 반도체 칩 모듈(200)들에 포함된 4 개의 반도체 칩들은 제1 반도체 칩(210), 제2 반도체 칩(220), 제3 반도체 칩(230) 및 제4 반도체 칩(240)으로서 정의된다.
기판(100) 상에 배치되는 제1 반도체 칩(210)은 제1 데이터 본딩 패드(212), 제1 칩 선택 본딩 패드(214), 제1 데이터 관통 전극(216) 및 제1 데이터 재배선(218)을 포함한다. 제1 데이터 본딩 패드(212)로는 기판 몸체(105)의 접속 패드(120)를 통해 어드레스 신호, 전원 신호, 데이터 신호 및 컨트롤 신호 등이 입력된다.
제1 데이터 본딩 패드(212)들 및 제1 칩 선택 본딩 패드(214)들은 제1 반도 체 칩(210)의 상면 에지를 따라 배치된다. 예를 들어, 제1 데이터 본딩 패드(212)들 및 제1 칩 선택 본딩 패드(214)들은 제1 방향을 따라 배치된다.
제1 데이터 본딩 패드(212)들은 도 2에 도시된 기판 몸체(105)의 각 접속 패드(120)와 대응하는 위치에 배치되며, 제1 칩 선택 본딩 패드(214)들은 도 2에 도시된 기판 몸체(105)의 칩 선택 패드(110)와 대응하는 위치에 배치된다.
제1 데이터 관통 전극(216)은 제1 데이터 본딩 패드(212) 및 제1 반도체 칩(210)을 관통하고, 이 결과 제1 반도체 칩(210)의 제1 데이터 관통 전극(216)은 기판 몸체(110)의 접속 패드(120)와 전기적으로 연결된다. 접속 패드(120) 및 제1 데이터 관통 전극(216)의 사이에는 솔더와 같은 접속 부재가 개재될 수 있다.
제1 데이터 재배선(218)은 제1 반도체 칩(210)의 상면에 배치되며, 제1 데이터 재배선(218)의 제1 단부는 제1 데이터 관통 전극(216)과 전기적으로 연결되며, 제1 데이터 재배선(218)의 제1 단부와 대향 하는 제2 단부는 제1 방향(FD)과 직교하는 제2 방향(SD)을 향해 제1 길이(L1)로 연장된다.
한편, 제1 반도체 칩(210)은 제1 칩 선택 재배선(217)을 더 포함할 수 있다. 제1 칩 선택 재배선(217)은 제1 반도체 칩(210)의 제1 칩 선택 본딩 패드(214)와 대응하는 곳에 형성될 수 있다. 제1 칩 선택 재배선(217)은 제2 방향을 향해 제1 길이(L1)보다 짧은 제2 길이를 갖는다.
제2 반도체 칩(220)은 제2 데이터 본딩 패드(222), 제2 칩 선택 본딩 패드(224), 제2 데이터 관통 전극(226) 및 제2 데이터 재배선(228)을 포함한다.
제2 반도체 칩(220)은 제1 반도체 칩(210) 상에 계단 형태로 배치되고, 이로 인해 제1 반도체 칩(210)의 제1 칩 선택 본딩 패드(214) 또는 제1 칩 선택 재배선(217)은 제2 반도체 칩(220)에 의하여 노출된다.
제2 반도체 칩(220)의 제2 데이터 본딩 패드(222) 및 제2 칩 선택 본딩 패드(224)들은 제1 데이터 본딩 패드(212) 및 제1 칩 선택 본딩 패드(214)와 인접한 제2 반도체 칩(220)의 상면 에지를 따라 배치된다. 예를 들어, 제2 데이터 본딩 패드(222) 및 제2 칩 선택 본딩 패드(224)들은 제1 방향(FD)으로 형성된다. 제2 데이터 본딩 패드(222)는 제1 데이터 재배선(218) 상에 배치된다.
제2 데이터 관통 전극(226)은 제2 데이터 본딩 패드(222) 및 제2 반도체 칩(220)을 관통하고, 이 결과 제2 데이터 관통 전극(226)은 제1 데이터 재배선(218)과 전기적으로 접속된다. 제2 데이터 관통 전극(226) 및 제1 데이터 재배선(218) 사이에는 도전성 연결 부재가 배치될 수 있다. 도전성 연결 부재로 사용되는 물질의 예로서는 솔더를 들 수 있다.
제2 데이터 재배선(228)은 제2 반도체 칩(220)의 상면에 배치되며, 제2 데이터 재배선(228)의 제1 단부는 제2 데이터 관통 전극(226)과 전기적으로 연결되며, 제2 데이터 재배선(228)의 제1 단부와 대향 하는 제2 단부는 제1 방향(FD)과 직교하는 제2 방향(SD)을 향해 제1 길이(L1)로 연장된다.
한편, 제2 반도체 칩(220)은 제2 칩 선택 재배선(227)을 더 포함할 수 있다. 제2 칩 선택 재배선(227)은 제2 반도체 칩(220)의 제2 칩 선택 본딩 패드(224)와 대응하는 곳에 형성될 수 있다. 제2 칩 선택 재배선(227)은 제2 방향을 향해 제1 길이(L1)보다 짧은 제2 길이로 형성된다.
제3 반도체 칩(230)은 제3 데이터 본딩 패드(232), 제3 칩 선택 본딩 패드(234), 제3 데이터 관통 전극(236) 및 제3 데이터 재배선(238)을 포함한다. 제3 반도체 칩(230)은 제2 반도체 칩(220) 상에 계단 형태로 배치되고, 이로 인해 제2 반도체 칩(220)의 제2 칩 선택 본딩 패드(224) 또는 제2 칩 선택 재배선(227)은 제3 반도체 칩(230)에 의하여 노출된다.
제3 반도체 칩(230)의 제3 데이터 본딩 패드(232) 및 제3 칩 선택 본딩 패드(234)들은 제2 데이터 본딩 패드(222) 및 제2 칩 선택 본딩 패드(224)와 인접한 제2 반도체 칩(220)의 상면 에지를 따라 배치된다. 예를 들어, 제3 데이터 본딩 패드(232) 및 제3 칩 선택 본딩 패드(234)들은 제1 방향(FD)으로 형성된다. 제3 데이터 본딩 패드(232)는 제2 데이터 재배선(228) 상에 배치된다.
제3 데이터 관통 전극(236)은 제3 데이터 본딩 패드(232) 및 제3 반도체 칩(230)을 관통하고, 이 결과 제3 데이터 관통 전극(236)은 제2 데이터 재배선(228)과 전기적으로 접속된다. 제3 데이터 관통 전극(236) 및 제2 데이터 재배선(228) 사이에는 도전성 연결 부재가 배치될 수 있다. 도전성 연결 부재로 사용되는 물질의 예로서는 솔더를 들 수 있다.
제3 데이터 재배선(238)은 제3 반도체 칩(230)의 상면에 배치되며, 제3 데이터 재배선(238)의 제1 단부는 제3 데이터 관통 전극(236)과 전기적으로 연결되며, 제3 데이터 재배선(238)의 제1 단부와 대향 하는 제2 단부는 제1 방향(FD)과 직교하는 제2 방향(SD)을 향해 제1 길이(L1)로 연장된다.
한편, 제3 반도체 칩(230)은 제3 칩 선택 재배선(237)을 더 포함할 수 있다. 제3 칩 선택 재배선(237)은 제3 반도체 칩(230)의 제3 칩 선택 본딩 패드(234)와 대응하는 곳에 형성될 수 있다. 제3 칩 선택 재배선(237)은 제2 방향을 향해 제1 길이(L1)보다 짧은 제2 길이로 형성된다.
제4 반도체 칩(240)은 제4 데이터 본딩 패드(242), 제4 칩 선택 본딩 패드(244), 제4 데이터 관통 전극(246) 및 제4 데이터 재배선(248)을 포함한다. 제4 반도체 칩(240)은 제3 반도체 칩(230) 상에 계단 형태로 배치되고, 이로 인해 제3 반도체 칩(230)의 제3 칩 선택 본딩 패드(234) 또는 제3 칩 선택 재배선(237)은 제4 반도체 칩(240)에 의하여 노출된다.
제4 반도체 칩(240)의 제4 데이터 본딩 패드(242) 및 제4 칩 선택 본딩 패드(244)들은 제3 데이터 본딩 패드(232) 및 제3 칩 선택 본딩 패드(234)와 인접한 제3 반도체 칩(230)의 상면 에지를 따라 배치된다. 예를 들어, 제4 데이터 본딩 패드(242) 및 제4 칩 선택 본딩 패드(244)들은 제1 방향(FD)으로 형성된다. 제4 데이터 본딩 패드(242)는 제3 데이터 재배선(238) 상에 배치된다.
제4 데이터 관통 전극(246)은 제4 데이터 본딩 패드(242) 및 제4 반도체 칩(240)을 관통하고, 이 결과 제4 데이터 관통 전극(246)은 제3 데이터 재배선(238)과 전기적으로 접속된다. 제4 데이터 관통 전극(246) 및 제3 데이터 재배선(238) 사이에는 도전성 연결 부재가 배치될 수 있다. 도전성 연결 부재로 사용되는 물질의 예로서는 솔더를 들 수 있다.
제4 데이터 재배선(248)은 제4 반도체 칩(240)의 상면에 배치되며, 제4 데이터 재배선(248)의 제1 단부는 제4 데이터 관통 전극(246)과 전기적으로 연결되며, 제4 데이터 재배선(248)의 제1 단부와 대향 하는 제2 단부는 제1 방향(FD)과 직교하는 제2 방향(SD)을 향해 제1 길이(L1)로 연장된다.
한편, 제4 반도체 칩(240)은 제4 칩 선택 재배선(247)을 더 포함할 수 있다. 제4 칩 선택 재배선(247)은 제4 반도체 칩(240)의 제4 칩 선택 본딩 패드(244)와 대응하는 곳에 형성될 수 있다. 제4 칩 선택 재배선(247)은 제2 방향을 향해 제1 길이(L1)보다 짧은 제2 길이로 형성된다.
도 4를 다시 참조하면, 기판 몸체(105)의 접속 패드(120)는 제1 반도체 칩(210)의 제1 데이터 관통 전극(216)과 전기적으로 연결되고, 제1 데이터 재배선(218), 제2 데이터 관통 전극(226), 제2 데이터 재배선(228), 제3 데이터 관통 전극(236), 제3 데이터 재배선(238), 제4 데이터 관통 전극(246) 및 제4 데이터 재배선(248)은 전기적으로 연결된다.
도 1 및 도 3을 다시 참조하면, 도전성 와이어(300)는 기판 몸체(105)의 칩 선택 패드(110) 및 제1 내지 제4 반도체 칩(210,220,230,240)들의 제1 내지 제4 칩 선택 본딩 패드(214,224,234,244)들과 전기적으로 연결된다.
칩 선택 본딩 패드(P1) 칩 선택 본딩 패드(P2)
제1 반도체 칩 Vss Vss
제2 반도체 칩 Vcc Vss
제3 반도체 칩 Vss Vcc
제4 반도체 칩 Vcc Vcc
<표 1>에는 도전성 와이어(300)에 의하여 칩 선택 패드(110) 및 제1 내지 제4 칩 선택 본딩 패드(214,224,234,244)들과의 전기적 연결 방법이 나타나 있다.
도 5는 본 발명의 다른 실시예에 의한 적층 반도체 패키지를 도시한 단면도이다.
도 5를 참조하면, 적층 반도체 패키지(950)는 기판(500), 반도체 칩(600)들, 스페이서(700), 관통 전극(800)들 및 도전성 와이어(900)들을 포함한다.
도 6은 도 5에 도시된 기판을 도시한 평면도이다.
기판(500)은 플레이트 형상을 갖는 인쇄회로기판(PCB)이다. 인쇄회로기판(PCB)은 칩 선택 패드(510) 및 접속 패드(520)를 포함한다.
칩 선택 패드(510)는 접지 전압(Vss)이 인가되는 접지 전압 패드(512) 및 전원 전압(Vcc)이 인가되는 전원 전압 패드(514)를 포함한다. 본 실시예에서, 비록 칩 선택 패드(510)는 접지 전압 패드(512) 및 전원 전압 패드(514)를 포함하지만, 이와 다르게, 칩 선택 패드(510)는 적어도 3 개로 이루어질 수 있다.
반도체 칩(600)은 칩 선택 패드(510) 및 접속 패드(520)가 형성된 기판(500)의 상면에 배치된다. 본 실시예에서, 반도체 칩(600)은 기판(500) 상에, 예를 들어, 4 개가 배치된다.
본 실시예에서 4 개로 이루어진 반도체 칩(600)들은 모두 동일한 형상을 갖는다. 각 반도체 칩(600)은 기판(500)의 접속 패드(520)와 대응하는 위치에 배치된 데이터 본딩 패드(610)들 및 기판(500)의 칩 선택 패드(510)와 대응하는 위치에 배치된 칩 선택 본딩 패드(620)를 포함한다. 데이터 본딩 패드(610) 및 칩 선택 본딩 패드(620)는 각각 반도체 칩(600)의 상면 에지를 따라 배치된다.
도 7은 도 5의 II-II' 선을 따라 절단한 단면도이다.
기판(500) 상에 적층 된 인접한 한 쌍의 반도체 칩(600)들 사이에는 스페이서(700)가 개재된다. 스페이서(700)는 인접한 반도체 칩(600)들 사이에 갭을 형성한다.
관통 전극(800)은 반도체 칩(600)에 형성된 데이터 본딩 패드(610) 및 데이터 본딩 패드(610)와 대응하는 반도체 칩(600)을 관통한다. 관통 전극(800)은 기둥 형상을 갖고, 관통 전극(800)으로 사용될 수 있는 물질의 예로서는 구리 등을 들 수 있다.
반도체 칩(600)을 관통하는 관통 전극(800)의 길이는 반도체 칩(600)의 두께와 실질적으로 동일할 수 있다. 관통 전극(800)의 길이가 반도체 칩(600)의 두께와 실질적으로 동일할 경우, 인접한 반도체 칩(600)들의 관통 전극(800) 사이에 솔더와 같은 연결 부재를 개재하여 스페이서(700)에 의하여 이격 된 반도체 칩(600)들의 관통 전극(800)들을 전기적으로 연결한다.
한편, 도 7에 도시된 바와 같이, 반도체 칩(600)을 관통하는 관통 전극(800)의 길이는 반도체 칩(600)의 두께보다 다소 길게 형성하여 인접한 반도체 칩(600)들의 관통 전극(800)들을 전기적으로 연결한다.
도전성 와이어(900)는 기판(500)에 형성된 칩 선택 패드(510) 및 각 반도체 칩(600)에 형성된 칩 선택 본딩 패드를 도 1에 도시된 바와 같은 방법으로 전기적으로 연결한다.
이상에서 상세하게 설명한 바에 의하면, 복수개가 적층 된 반도체 칩들의 데이터 본딩 패드들은 관통 전극을 통해 전기적으로 연결하고, 칩 선택 본딩 패드들 및 기판의 칩 선택 패드는 도전성 와이어를 통해 전기적으로 연결하여 데이터는 관통 전극을 통해 고속으로 입출력하고, 칩 선택 본딩 패드들 및 칩 선택 패드를 도전성 와이어를 통해 연결하여 제조 공정을 크게 단축시킬 수 있는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일실시예에 의한 적층 반도체 패키지를 도시한 사시도이다.
도 2는 도 1에 도시된 기판의 평면도이다.
도 3은 도 1의 평면도이다.
도 4는 도 3의 I-I' 선을 따라 절단한 단면도이다.
도 5는 본 발명의 다른 실시예에 의한 적층 반도체 패키지를 도시한 단면도이다.
도 6은 도 5에 도시된 기판을 도시한 평면도이다.
도 7은 도 5의 II-II' 선을 따라 절단한 단면도이다.

Claims (14)

  1. 칩 선택 패드들 및 접속 패드을 갖는 기판;
    데이터 본딩 패드, 칩 선택 본딩 패드, 상기 데이터 본딩 패드들과 전기적으로 연결된 데이터 재배선들 및 상기 데이터 본딩 패드를 관통하여 상기 데이터 재배선과 전기적으로 연결된 데이터 관통 전극을 포함하는 복수개의 반도체 칩들 포함하며, 상기 반도체 칩들이 상기 칩 선택 본딩 패드가 노출되게 적층된 반도체 칩 모듈; 및
    상기 칩 선택 패드 및 상기 칩 선택 본딩 패드들을 전기적으로 연결하는 도전성 와이어를 포함하는 적층 반도체 패키지.
  2. 제1항에 있어서,
    적층 된 상기 반도체 칩의 개수가 2n 개일 경우(단, n은 2 이상의 자연수), 상기 각 반도체 칩은 상기 n 개의 상기 칩 선택 본딩 패드들을 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  3. 제1항에 있어서,
    상기 칩 선택 본딩 패드와 전기적으로 연결된 칩 선택 재배선을 더 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  4. 삭제
  5. 제1항에 있어서,
    상기 칩 선택 패드는 접지 전압(Vss)이 인가되는 접지 전압 패드 및 전원 전압(Vcc)이 인가되는 전원 전압 패드를 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  6. 제1항에 있어서,
    상기 데이터 재배선으로는 어드레스 신호, 전원 신호, 데이터 신호 및 컨트롤 신호가 인가되는 것을 특징으로 하는 적층 반도체 패키지.
  7. 제1항에 있어서,
    상기 데이터 재배선과 상기 관통 전극 사이에는 도전성 연결 부재가 개재된 것을 특징으로 하는 적층 반도체 패키지.
  8. 제7항에 있어서,
    상기 도전성 연결 부재는 솔더인 것을 특징으로 하는 적층 반도체 패키지.
  9. 접속 패드 및 칩 선택 패드들을 갖는 기판;
    복수개가 상기 기판상에 적층 되고, 데이터 본딩 패드들 및 칩 선택 본딩 패드들이 에지에 배치된 반도체 칩들;
    상기 반도체 칩들 사이에 개재되며, 인접한 상기 반도체 칩들을 상호 이격시키는 스페이서;
    상기 반도체 칩들을 관통하여 상기 데이터 본딩 패드들 및 상기 접속 패드와 전기적으로 연결된 관통 전극들; 및
    상기 칩 선택 패드 및 상기 칩 선택 본딩 패드들을 전기적으로 연결하는 도전성 와이어를 포함하는 적층 반도체 패키지.
  10. 제9항에 있어서,
    상기 각 관통 전극은 상기 스페이서의 두께에 대응하여 상기 반도체 칩으로부터 돌출된 것을 특징으로 하는 적층 반도체 패키지.
  11. 제9항에 있어서,
    상기 관통 전극의 두께는 상기 반도체 칩의 두께와 실질적으로 동일하고, 상기 스페이서에 의하여 이격 된 상기 각 관통 전극의 사이에는 도전성 연결 부재가 개재된 것을 특징으로 하는 적층 반도체 패키지.
  12. 제11항에 있어서,
    상기 도전성 연결 부재는 솔더인 것을 특징으로 하는 적층 반도체 패키지.
  13. 제9항에 있어서,
    적층 된 상기 반도체 칩의 개수가 2n 개일 경우(단, n은 2 이상의 자연수), 상기 각 반도체 칩은 상기 n 개의 상기 칩 선택 본딩 패드들 및 상기 칩 선택 재배선을 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  14. 제9항에 있어서,
    상기 칩 선택 패드는 접지 전압(Vss)이 인가되는 접지 전압 패드 및 전원 전압(Vcc)이 인가되는 전원 전압 패드를 포함하는 것을 특징으로 하는 적층 반도체 패키지.
KR1020070115700A 2007-11-13 2007-11-13 적층 반도체 패키지 KR100910229B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070115700A KR100910229B1 (ko) 2007-11-13 2007-11-13 적층 반도체 패키지
US11/954,027 US7994621B2 (en) 2007-11-13 2007-12-11 Stacked semiconductor package
CN2008100029517A CN101436584B (zh) 2007-11-13 2008-01-11 层叠半导体封装
US13/170,586 US8203204B2 (en) 2007-11-13 2011-06-28 Stacked semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070115700A KR100910229B1 (ko) 2007-11-13 2007-11-13 적층 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20090049442A KR20090049442A (ko) 2009-05-18
KR100910229B1 true KR100910229B1 (ko) 2009-07-31

Family

ID=40622942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070115700A KR100910229B1 (ko) 2007-11-13 2007-11-13 적층 반도체 패키지

Country Status (3)

Country Link
US (2) US7994621B2 (ko)
KR (1) KR100910229B1 (ko)
CN (1) CN101436584B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9286950B2 (en) 2011-05-03 2016-03-15 Samsung Electronics Co., Ltd. Semiconductor chip, memory chip, semiconductor package and memory system

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900236B1 (ko) * 2008-01-25 2009-05-29 주식회사 하이닉스반도체 반도체 칩 및 이를 갖는 적층 반도체 패키지
US8988130B2 (en) * 2009-05-20 2015-03-24 Qualcomm Incorporated Method and apparatus for providing through silicon via (TSV) redundancy
KR101069710B1 (ko) * 2009-10-29 2011-10-04 주식회사 하이닉스반도체 반도체 장치 및 이의 칩 선택방법
KR20110050964A (ko) * 2009-11-09 2011-05-17 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
US20110147069A1 (en) * 2009-12-18 2011-06-23 International Business Machines Corporation Multi-tiered Circuit Board and Method of Manufacture
CN101814480B (zh) * 2010-04-16 2011-08-31 杭州矽力杰半导体技术有限公司 一种芯片封装结构及其封装方法
CA2798391C (en) 2010-05-11 2017-07-18 John Michael Ward Subsea noise mitigation systems and methods
CN102386143A (zh) * 2010-08-27 2012-03-21 立积电子股份有限公司 电路装置
KR101036441B1 (ko) 2010-12-21 2011-05-25 한국기계연구원 반도체 칩 적층 패키지 및 그 제조 방법
JP2012222326A (ja) * 2011-04-14 2012-11-12 Elpida Memory Inc 半導体装置
US8569884B2 (en) * 2011-08-15 2013-10-29 Tessera, Inc. Multiple die in a face down package
KR102033784B1 (ko) * 2012-07-13 2019-10-17 에스케이하이닉스 주식회사 칩 스택 패키지 및 이를 포함하는 시스템 인 패키지와 그 동작방법
US9190390B2 (en) 2012-08-22 2015-11-17 Freescale Semiconductor Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9093457B2 (en) 2012-08-22 2015-07-28 Freescale Semiconductor Inc. Stacked microelectronic packages having patterned sidewall conductors and methods for the fabrication thereof
US9064977B2 (en) 2012-08-22 2015-06-23 Freescale Semiconductor Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
KR101994930B1 (ko) * 2012-11-05 2019-07-01 삼성전자주식회사 일체형 단위 반도체 칩들을 갖는 반도체 패키지
KR101427302B1 (ko) * 2013-01-16 2014-08-06 숭실대학교산학협력단 ３차원 무선 칩 패키지
KR102041500B1 (ko) 2013-03-08 2019-11-06 삼성전자 주식회사 반도체 패키지
US9299670B2 (en) 2013-03-14 2016-03-29 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9524950B2 (en) 2013-05-31 2016-12-20 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
KR101936405B1 (ko) * 2013-06-11 2019-04-03 에스케이하이닉스 주식회사 적층 반도체 패키지 및 이의 제조방법
KR102099878B1 (ko) * 2013-07-11 2020-04-10 삼성전자 주식회사 반도체 패키지
US9036363B2 (en) 2013-09-30 2015-05-19 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with parallel conductors and intra-conductor isolator structures and methods of their fabrication
US9025340B2 (en) 2013-09-30 2015-05-05 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with in-trench package surface conductors and methods of their fabrication
KR102108325B1 (ko) 2013-10-14 2020-05-08 삼성전자주식회사 반도체 패키지
KR102144367B1 (ko) * 2013-10-22 2020-08-14 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9305911B2 (en) 2013-12-05 2016-04-05 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with package surface conductors and adjacent trenches and methods of their fabrication
US9263420B2 (en) 2013-12-05 2016-02-16 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with package surface conductors and methods of their fabrication
KR102026979B1 (ko) * 2014-04-18 2019-09-30 에스케이하이닉스 주식회사 반도체 칩 적층 패키지
KR102299673B1 (ko) 2014-08-11 2021-09-10 삼성전자주식회사 반도체 패키지
US10388607B2 (en) 2014-12-17 2019-08-20 Nxp Usa, Inc. Microelectronic devices with multi-layer package surface conductors and methods of their fabrication
KR101961377B1 (ko) * 2015-07-31 2019-03-22 송영희 에지에 사이드 패드를 포함하는 ｌｇａ 반도체 패키지
US10679949B2 (en) * 2016-03-11 2020-06-09 Mediatek Inc. Semiconductor package assembly with redistribution layer (RDL) trace
US10658772B1 (en) * 2017-08-15 2020-05-19 Adtran, Inc. Tiered circuit board for interfacing cables and connectors
JP2020035957A (ja) * 2018-08-31 2020-03-05 キオクシア株式会社 半導体装置
KR20210101355A (ko) 2020-02-07 2021-08-19 삼성전자주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211281A (ja) * 1991-09-13 1993-08-20 Internatl Business Mach Corp <Ibm> 段状電子装置パッケージ
WO2006127782A1 (en) 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
WO2007079121A2 (en) 2005-12-29 2007-07-12 Sandisk Corporation Interconnected ic packages with vertical smt pads

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2699357B1 (fr) * 1992-12-16 1995-01-13 Alcatel Radiotelephone Dispositif de recherche de connexion d'un terminal à un réseau d'un système de radiocommunication comprenant plusieurs réseaux.
KR100290445B1 (ko) * 1998-09-03 2001-06-01 윤종용 메모리모듈과 이 메모리모듈이 삽입되는 소켓
KR20020039012A (ko) * 2000-11-20 2002-05-25 윤종용 동일 형태의 칩 선택 단자를 이용한 적층형 반도체 칩패키지
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
JP2004071838A (ja) * 2002-08-06 2004-03-04 Renesas Technology Corp 半導体装置
JP4377269B2 (ja) * 2004-03-19 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2005327984A (ja) * 2004-05-17 2005-11-24 Shinko Electric Ind Co Ltd 電子部品及び電子部品実装構造の製造方法
JP4795677B2 (ja) * 2004-12-02 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
CN1845324A (zh) * 2005-04-08 2006-10-11 钰创科技股份有限公司 堆叠式多重积体电路祼晶封装组合结构
KR100611204B1 (ko) * 2005-05-10 2006-08-10 삼성전자주식회사 멀티 스택 패키징 칩 및 그 제조방법
WO2007010863A1 (ja) * 2005-07-15 2007-01-25 Ryo Takatsuki 集積回路チップ部品及びマルチチップモジュールとそれらの集積構造とそれらの製造方法
KR100699807B1 (ko) * 2006-01-26 2007-03-28 삼성전자주식회사 적층 칩 및 그를 갖는 적층 칩 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211281A (ja) * 1991-09-13 1993-08-20 Internatl Business Mach Corp <Ibm> 段状電子装置パッケージ
WO2006127782A1 (en) 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
WO2007079121A2 (en) 2005-12-29 2007-07-12 Sandisk Corporation Interconnected ic packages with vertical smt pads

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9286950B2 (en) 2011-05-03 2016-03-15 Samsung Electronics Co., Ltd. Semiconductor chip, memory chip, semiconductor package and memory system

Also Published As

Publication number Publication date
US20110254145A1 (en) 2011-10-20
US20090121336A1 (en) 2009-05-14
CN101436584A (zh) 2009-05-20
US8203204B2 (en) 2012-06-19
KR20090049442A (ko) 2009-05-18
CN101436584B (zh) 2011-04-06
US7994621B2 (en) 2011-08-09

Similar Documents

Publication Publication Date Title
KR100910229B1 (ko) 적층 반도체 패키지
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
US9355996B2 (en) Microelectronic package with consolidated chip structures
US20020113303A1 (en) Mounting structure for semiconductor devices
US5227995A (en) High density semiconductor memory module using split finger lead frame
KR20040014156A (ko) 반도체장치
EP1327265A2 (en) Electronic module having canopy-type carriers
KR100900236B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
US8049325B2 (en) Integrated circuit devices having printed circuit boards therein with staggered bond fingers that support improved electrical isolation
WO2014088071A1 (ja) 半導体装置
US20060202317A1 (en) Method for MCP packaging for balanced performance
US7595552B2 (en) Stacked semiconductor package in which semiconductor packages are connected using a connector
KR910019222A (ko) 고집적 반도체 장치 및 이를 사용한 반도체 모듈
KR20200033020A (ko) 부분 중첩 반도체 다이 스택 패키지
KR20130035442A (ko) 스택 패키지
KR100914985B1 (ko) 반도체 패키지
KR100876896B1 (ko) 적층 반도체 패키지
US11527511B2 (en) Electronic device comprising a support substrate and stacked electronic chips
US20090057916A1 (en) Semiconductor package and apparatus using the same
US8018071B2 (en) Stacked structure using semiconductor devices and semiconductor device package including the same
KR20150125960A (ko) 통합된 칩 구조들을 갖는 마이크로전자 패키지
KR20000040734A (ko) 적층형 마이크로 비지에이 패키지
KR20110016028A (ko) 적층 반도체 패키지
KR20090074493A (ko) 스택 패키지
KR20210090521A (ko) 본딩 와이어 분지 구조를 포함한 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee