KR20130035442A - 스택 패키지 - Google Patents
스택 패키지 Download PDFInfo
- Publication number
- KR20130035442A KR20130035442A KR1020110099744A KR20110099744A KR20130035442A KR 20130035442 A KR20130035442 A KR 20130035442A KR 1020110099744 A KR1020110099744 A KR 1020110099744A KR 20110099744 A KR20110099744 A KR 20110099744A KR 20130035442 A KR20130035442 A KR 20130035442A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- interposer
- electrically connected
- stack package
- substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 스택 패키지를 개시한다. 개시된 본 발명에 따른 스택 패키지는, 제1면 및 상기 제1면에 대향 하는 제2면을 가지며, 상기 제1면상에 배치된 다수의 본드핑거를 갖는 기판; 상기 기판상에 배치되는 하나 이상의 제 1 반도체 칩; 상기 제 1 반도체 칩 구동 방지용으로서 상기 제 1 반도체 칩 각각에 포함되며 상기 본드핑거와 전기적으로 연결되는 다수의 더미패드; 상기 제 1 반도체 칩 상에 배치되며 상기 더미패드를 통하여 상기 본드핑거와 전기적으로 연결되는 하나 이상의 인터포저; 및 상기 인터포저 상에 배치되며 상기 인터포저와 더미패드를 통하여 상기 본드핑거와 전기적으로 연결되는 하나 이상의 제 2 반도체 칩;을 포함하는 반도체 칩 모듈; 및 상기 본드핑거, 제 1 반도체 칩, 인터포저 및 제 2 반도체 칩이 서로 전기적으로 연결된 제 1 전극과 상기 본드핑거, 더미패드, 인터포저 및 제 2 반도체 칩이 서로 전기적으로 연결된 제 2 전극을 포함하여 상기 반도체 칩 모듈의 가장자리 부분에 형성된 관통전극들을 포함한다.
Description
본 발명은 스택 패키지에 관한 것으로서, 더욱 상세하게는, 관통 실리콘 비아(Through Silicon Via; 이하, '관통전극'이라 칭함)를 이용한 스택 패키지에 관한 것이다.
최근 들어, 적어도 둘 이상의 반도체 칩들을 스택하여 데이터 저장 용량을 보다 증가시킨 스택 패키지가 다양한 형태로 개발되고 있다. 또한, 메모리 반도체 칩과 시스템 반도체 칩을 스택하여 데이터 저장 용량은 물론 데이터 처리 속도를 향상시킨 스택 패키지 또한 개발되고 있다.
이러한 스택 패키지에 있어서, 스택 된 반도체 칩들에의 신호 전달은 주로 와이어에 의해 이루어져 왔다. 그런데, 와이어를 이용한 기존의 스택 패키지는 신호 전달 길이가 긴 것과 관련하여 속도가 느린 단점이 있고, 또한, 와이어 본딩을 위해 기판에 추가 면적이 요구되어서 크기가 증가하는 단점이 있으며, 게다가, 각 반도체 칩에의 와이어 본딩을 하기 위한 갭(Gap)이 요구되어서 전체 높이가 높아지는 단점이 있다.
이에, 신호 전달 수단으로서 관통전극을 이용한 스택 패키지가 제안되었다. 상기 관통전극을 이용한 스택 패키지는 스택 되는 각각의 반도체 칩에 관통전극을 형성하여 반도체 칩들 간의 전기적 연결이 상기 관통전극에 의해 이루어지도록 한 구조이다.
한편, 상기 관통전극을 이용한 스택 패키지의 경우, 스택 된 반도체 칩들의 구동을 위해, 스택 된 반도체 칩들의 가장자리 부분에 칩 구동용 관통전극을 추가로 형성하고 있다.
그러나, 전술한 종래의 관통전극을 이용한 스택 패키지의 경우, 칩 구동용 관통전극에 의한 패드들 간의 연결이 일직선으로 이루어지게 되는바, 하나의 신호에 같은 종류의 패드가 모두 연결되며, 이에 따라, 특정 칩만을 선택하여 구동시키는 것이 실질적으로 불가능한 문제점이 있다.
본 발명은 관통전극을 이용한 스택 패키지에서 특정 반도체 칩만을 선택적으로 구동시킬 수 있는 스택 패키지를 제공한다.
본 발명에 따른 스택 패키지는, 제1면 및 상기 제1면에 대향 하는 제2면을 가지며, 상기 제1면상에 배치된 다수의 본드핑거를 갖는 기판; 상기 기판상에 배치되는 하나 이상의 제 1 반도체 칩; 상기 제 1 반도체 칩 구동 방지용으로서 상기 제 1 반도체 칩 각각에 포함되며 상기 본드핑거와 전기적으로 연결되는 다수의 더미패드; 상기 제 1 반도체 칩 상에 배치되며 상기 더미패드를 통하여 상기 본드핑거와 전기적으로 연결되는 하나 이상의 인터포저; 및 상기 인터포저 상에 배치되며 상기 인터포저와 더미패드를 통하여 상기 본드핑거와 전기적으로 연결되는 하나 이상의 제 2 반도체 칩;을 포함하는 반도체 칩 모듈; 및 상기 본드핑거, 제 1 반도체 칩, 인터포저 및 제 2 반도체 칩이 서로 전기적으로 연결된 제 1 전극과 상기 본드핑거, 더미패드, 인터포저 및 제 2 반도체 칩이 서로 전기적으로 연결된 제 2 전극을 포함하여 상기 반도체 칩 모듈의 가장자리 부분에 형성된 관통전극들을 포함하는 것을 특징으로 한다.
상기 인터포저는, 상기 제 2 반도체 칩과 접하는 상면 및 상기 제 1 반도체 칩과 접하는 하면을 갖고, 상기 상면 상에 형성되어 상기 제 2 반도체 칩들과 전기적으로 연결된 일단부와 상기 상면 상에 일단부로부터 연장되고 상기 하면 상으로 연속적으로 이어져 형성되어 상기 일단부와 더미패드를 전기적으로 연결시키는 타단부를 구비한 재배선을 포함한다.
상기 제 2 반도체 칩이 n개인 경우, 상기 인터포저는 n-1개가 배치된다.
본 발명은 스택 되는 반도체 칩들 사이에 본딩패드를 재배열하는 인터포저를 삽입함으로써 스택 된 칩들 중에서 임의의 반도체 칩의 선택적 구동을 가능하게 할 수 있다.
따라서, 본 발명은 관통전극을 이용하여 스택 패키지를 구현함에도 불구하고 특정 칩의 선택적 구동이 가능하여 대용량이면서 다양하게 구동할 수 있는 스택 패키지를 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 스택 패키지를 도시한 사시도이다.
도 2는 도 1의 "I-I'" 라인에 대응하는 단면도이다.
도 3은 도 1의 인터포저를 상세히 나타내기 위한 사시도이다.
도 2는 도 1의 "I-I'" 라인에 대응하는 단면도이다.
도 3은 도 1의 인터포저를 상세히 나타내기 위한 사시도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시 예에 따른 스택 패키지에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시 예에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
본 발명은, TSV를 이용한 스택 패키지에 있어서, 다수의 반도체 칩 중 그 구동 여부를 제어하기 위해, 기판과 반도체 칩의 본딩패드 간에 전기적으로 연결되는 구동용 반도체 칩의 바로 아래에 본딩패드를 재배열하는 인터포저를 배치하고, 그 인터포저 아래에 기판과 반도체 칩의 본딩패드 간에 전기적으로 연결되지 않는 비구동용 반도체 칩을 배치해서 스택 패키지를 구성한다. 여기서, 상기 구동용 반도체 칩이 n개가 있으면 인터포저는 n-1개가 배치된다. 그리고 상기 인터포저는 반도체 칩으로 형성되거나 그 외의 절연성 물질로 형성될 수 있다.
구체적으로, 본 발명은, 상기 구동용 반도체 칩의 본딩패드만 기판과 전기적으로 연결되게 하고 비구동용 반도체 칩의 본딩패드는 전기적으로 연결되지 않게 하도록, 본딩패드를 재배열하는 인터포저와 상기 기판과 전기적으로 연결되지만 비구동용 반도체 칩의 회로부와 전기적으로 연결되지 않은 다수의 더미패드를 구비한 비구동용 반도체 칩을 포함한다. 그리고 본 발명은, 상기 인터포저를 구동용 반도체 칩과 비구동용 반도체 칩에 개재함으로써, 스택 되는 모든 반도체 칩이 기판과 전기적으로 연결되는 제 1 전극뿐만 아니라 상기 비구동용 반도체 칩을 제외하고, 기판, 인터포저 및 구동용 반도체 칩이 서로 전기적으로 연결되는 제 2 전극을 형성할 수 있다.
따라서, 본 발명에 따른 스택 패키지는, 패드를 재배열하는 인터포저를 구동용 반도체 칩과 비구동용 반도체 칩에 개재함으로써, 스택 된 반도체 칩들 중에서 임의의 반도체 칩의 선택적 구동을 가능하게 할 수 있다.
보다 구체적으로, 이하에서는 본 발명의 실시 예에 따른 스택 패키지의 제조 방법을 상세히 설명하도록 한다.
도 1은 본 발명의 실시 예에 따른 스택 패키지를 도시한 사시도이고, 도 2는 도 1의 "I-I'" 라인에 대응하는 단면도이고, 도 3은 도 1의 인터포저를 상세히 나타내기 위한 사시도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시 예에 따른 스택 패키지는 기판(10), 상기 기판(10)상에 접착제(30)를 매개로 해서 다수의 반도체 칩들이 스택 되며, 스택 된 반도체 칩들 중에서 임의의 반도체 칩의 선택적 구동을 가능하기 위한 인터포저(120)를 포함하는 반도체 칩 모듈(100) 및 상기 반도체 칩 모듈(100)의 가장자리 부분에 형성된 관통전극(200)을 포함한다.
여기서, 상기 기판(10)은, 평면상에서 보았을 때, 직육면체 플레이트 형상을 가질 수 있다. 상기 플레이트 형상을 갖는 기판(10)은, 예를 들어, 에폭시 수지와 같은 절연 물질을 포함할 수 있다.
상기 기판(10)은 일면(10a) 및 일면(10a)에 대향 하는 타면(10b)을 갖는 절연층(A)과 상기 절연층(A)의 일면(10a) 상에 형성된 다수의 본드핑거(22)를 포함하는 회로배선(도시 안 됨) 및 상기 절연층(A)의 타면(10b) 상에 형성된 다수의 볼랜드(24) 그리고 상기 절연층(A)의 일면(10a) 및 타면(10b) 상에 각각 상기 본드핑거(22) 및 볼랜드(24)를 노출시키도록 형성된 제1 및 제2 솔더레지스트(26, 28)를 포함한다.
상기 본드핑거(22)와 볼랜드(24)는 일대일 대응하여 상기 절연층(A) 내에 형성된 비아패턴(도시 안 됨)에 의해 상호 전기적으로 연결된 것으로 이해될 수 있다.
그리고 상기 반도체 칩 모듈(100)은, 상기 기판(10)상에 배치되는 하나 이상의 제 1 반도체 칩(110), 상기 제 1 반도체 칩(110) 상측에 배치되는 하나 이상의 제 2 반도체 칩(130) 및 상기 제 1 반도체 칩(110)과 제 2 반도체 칩(130)에 개재된 인터포저(120)를 포함한다.
상기 제 1 반도체 칩(110)은 내부에 형성된 제 1 회로부(도시 안 됨), 상기 제 1 회로부와 본드핑거(22)를 전기적으로 연결시키는 제 1 본딩패드(32) 및 상기 제 1 반도체 칩(110) 구동 방지용으로서, 상기 제 1 회로부와 전기적으로 연결되지 않은 다수의 더미패드(34)를 포함한다. 여기서, 상기 더미패드(34)는 본드핑거(22)와 전기적으로 연결된다.
상기 제 1 회로부는 데이터를 저장하기 위한 데이터 저장부(미도시) 및/또는 데이터를 처리하기 위한 데이터 처리부(미도시)를 포함한다.
상기 인터포저(120)는, 도 2 및 도 3에 도시된 바와 같이, 제 2 반도체 칩(130)과 접하는 상면(40a) 및 제 1 반도체 칩(110)과 접하는 하면(40b)을 갖는다. 그리고 인터포저(120)는 상면(40a) 상에 형성되어 제 2 반도체 칩(130)들과 전기적으로 연결된 일단부(42)와 상면(40a) 상에 일단부(42)로부터 연장되고 하면(40b) 상으로 연속적으로 이어져 형성되어 일단부(42)와 더미패드(34)를 전기적으로 연결시키는 타단부(44)를 구비한 재배선을 포함한다.
상기 제 2 반도체 칩(130)은 내부에 형성된 제 2 회로부(도시 안 됨)와 상기 제 2 회로부와 본드핑거(22)를 전기적으로 연결시키는 제 2 본딩패드(52)를 포함한다.
또한, 상기 관통전극(200)은 상기 본드핑거(22), 제 1 반도체 칩(110), 인터포저(120) 및 제 2 반도체 칩(130)이 서로 전기적으로 연결된 제 1 전극(210)과 상기 제 1 반도체 칩(110)을 제외하고, 기판(10), 더미패드(34), 인터포저(120) 및 제 2 반도체 칩(130)이 서로 전기적으로 연결된 제 2 전극(220)을 포함한다.
이상, 여기에서는 본 발명을 특정 실시 예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
10: 기판 34: 더미패드
110: 제 1 반도체 칩 120: 인터포저
130: 제 2 반도체 칩 210: 제 1 전극
220: 제 2 전극
110: 제 1 반도체 칩 120: 인터포저
130: 제 2 반도체 칩 210: 제 1 전극
220: 제 2 전극
Claims (3)
- 제1면 및 상기 제1면에 대향 하는 제2면을 가지며, 상기 제1면상에 배치된 다수의 본드핑거를 갖는 기판;
상기 기판상에 배치되는 하나 이상의 제 1 반도체 칩; 상기 제 1 반도체 칩 구동 방지용으로서 상기 제 1 반도체 칩 각각에 포함되며 상기 본드핑거와 전기적으로 연결되는 다수의 더미패드; 상기 제 1 반도체 칩 상에 배치되며 상기 더미패드를 통하여 상기 본드핑거와 전기적으로 연결되는 하나 이상의 인터포저; 및 상기 인터포저 상에 배치되며 상기 인터포저와 더미패드를 통하여 상기 본드핑거와 전기적으로 연결되는 하나 이상의 제 2 반도체 칩;을 포함하는 반도체 칩 모듈; 및
상기 본드핑거, 제 1 반도체 칩, 인터포저 및 제 2 반도체 칩이 서로 전기적으로 연결된 제 1 전극과 상기 본드핑거, 더미패드, 인터포저 및 제 2 반도체 칩이 서로 전기적으로 연결된 제 2 전극을 포함하여 상기 반도체 칩 모듈의 가장자리 부분에 형성된 관통전극들;
을 포함하는 스택 패키지. - 제 1 항에 있어서,
상기 인터포저는, 상기 제 2 반도체 칩과 접하는 상면 및 상기 제 1 반도체 칩과 접하는 하면을 갖고, 상기 상면 상에 형성되어 상기 제 2 반도체 칩들과 전기적으로 연결된 일단부와 상기 상면 상에 일단부로부터 연장되고 상기 하면 상으로 연속적으로 이어져 형성되어 상기 일단부와 더미패드를 전기적으로 연결시키는 타단부를 구비한 재배선을 포함하는 것을 특징으로 하는 스택 패키지. - 제 1 항에 있어서,
상기 제 2 반도체 칩이 n개인 경우, 상기 인터포저는 n-1개가 배치되는 것을 특징으로 하는 스택 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110099744A KR20130035442A (ko) | 2011-09-30 | 2011-09-30 | 스택 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110099744A KR20130035442A (ko) | 2011-09-30 | 2011-09-30 | 스택 패키지 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20130035442A true KR20130035442A (ko) | 2013-04-09 |
Family
ID=48437266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110099744A KR20130035442A (ko) | 2011-09-30 | 2011-09-30 | 스택 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20130035442A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9355961B2 (en) | 2013-11-07 | 2016-05-31 | Samsung Electronics Co., Ltd. | Semiconductor devices having through-electrodes and methods for fabricating the same |
| US9818707B2 (en) | 2014-12-22 | 2017-11-14 | Samsung Electronics Co., Ltd. | Stacked memory chip having reduced input-output load, memory module and memory system including the same |
| US9905535B2 (en) | 2014-11-21 | 2018-02-27 | Samsung Electronics Co., Ltd. | Semiconductor packages and fabrication method thereof |
-
2011
- 2011-09-30 KR KR1020110099744A patent/KR20130035442A/ko active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9355961B2 (en) | 2013-11-07 | 2016-05-31 | Samsung Electronics Co., Ltd. | Semiconductor devices having through-electrodes and methods for fabricating the same |
| US9905535B2 (en) | 2014-11-21 | 2018-02-27 | Samsung Electronics Co., Ltd. | Semiconductor packages and fabrication method thereof |
| US9818707B2 (en) | 2014-12-22 | 2017-11-14 | Samsung Electronics Co., Ltd. | Stacked memory chip having reduced input-output load, memory module and memory system including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8203204B2 (en) | Stacked semiconductor package | |
| KR101924388B1 (ko) | 재배선 구조를 갖는 반도체 패키지 | |
| KR102247916B1 (ko) | 계단식 적층 구조를 갖는 반도체 패키지 | |
| CN108022923B (zh) | 半导体封装 | |
| KR20040014156A (ko) | 반도체장치 | |
| KR20180064734A (ko) | 반도체 메모리 장치 및 이를 구비하는 메모리 모듈 | |
| KR100255476B1 (ko) | 볼 그리드 어레이 패키지 | |
| US9159664B2 (en) | Semiconductor device | |
| US20140246781A1 (en) | Semiconductor device, method of forming a packaged chip device and chip package | |
| KR20110109616A (ko) | 패키지 온 패키지 | |
| KR102116979B1 (ko) | 적층 반도체 패키지 | |
| KR20120015592A (ko) | 리드 프레임 및 이를 갖는 반도체 패키지 | |
| KR20100059061A (ko) | 본드 핑거를 갖는 인쇄회로기판 및 반도체 패키지 | |
| KR20170008588A (ko) | 에스오씨 및 메모리칩들이 적층된 반도체 패키지 | |
| KR20220006807A (ko) | 적층 반도체 칩을 포함하는 반도체 패키지 | |
| KR101219484B1 (ko) | 반도체 칩 모듈 및 이를 갖는 반도체 패키지 및 패키지 모듈 | |
| KR20130035442A (ko) | 스택 패키지 | |
| KR101088825B1 (ko) | 반도체 칩 및 이를 갖는 스택 패키지 | |
| KR20220000285A (ko) | 반도체 패키지 | |
| KR20140028209A (ko) | 반도체 칩, 이를 포함하는 반도체 패키지 및 반도체 패키지의 칩선택 방법 | |
| KR20110050964A (ko) | 반도체 패키지 및 이의 제조 방법 | |
| JP6761180B2 (ja) | 半導体装置 | |
| KR101977760B1 (ko) | 멀티 칩 반도체 장치 | |
| KR20120126366A (ko) | 반도체 장치 | |
| KR100876896B1 (ko) | 적층 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |