KR100255476B1 - 볼 그리드 어레이 패키지 - Google Patents

볼 그리드 어레이 패키지 Download PDF

Info

Publication number
KR100255476B1
KR100255476B1 KR1019970030380A KR19970030380A KR100255476B1 KR 100255476 B1 KR100255476 B1 KR 100255476B1 KR 1019970030380 A KR1019970030380 A KR 1019970030380A KR 19970030380 A KR19970030380 A KR 19970030380A KR 100255476 B1 KR100255476 B1 KR 100255476B1
Authority
KR
South Korea
Prior art keywords
semiconductor chips
beam lead
lead film
grid array
ball grid
Prior art date
Application number
KR1019970030380A
Other languages
English (en)
Other versions
KR19990006158A (ko
Inventor
남택환
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970030380A priority Critical patent/KR100255476B1/ko
Priority to US09/107,759 priority patent/US6072700A/en
Priority to CN98115625A priority patent/CN1126172C/zh
Priority to TW087110579A priority patent/TW396473B/zh
Priority to JP18389698A priority patent/JP3611455B2/ja
Publication of KR19990006158A publication Critical patent/KR19990006158A/ko
Application granted granted Critical
Publication of KR100255476B1 publication Critical patent/KR100255476B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

본 발명은 반도체 칩을 다층으로 적층하여 일정 면적에서의 용량을 높인 볼 그리드 어레이(BGA) 패키지를 개시한다. 본 발명에 따르면, 볼 그리드 어레이 패키지는 가장자리에 신호전달을 위한 다수의 패드가 형성되고, 상층부로 갈수록 작은 면적을 갖도록 적층된 다수의 반도체 칩; 상기 다수의 반도체 칩이 내부에 안치되는 공간을 갖는 몸체부; 상기 몸체부에 구비되어, 상기 다수의 반도체 칩중 제일 상부의 반도체 칩을 제외한 반도체 칩들 각각에 구비된 다수의 패드 전극들과 전기적으로 연결되는 도전성의 다수의 스터드; 상기 다수의 반도체 칩 중 제일 상부에 위치한 반도체 칩 상부에 형성되어, 그것의 패드전극과 전기적으로 연결시키는 빔 리드필름; 상기 반도체 칩과 빔 리드필름 사이에 개재되어 상기 반도체 칩과 빔 리드필름 사이에서 완충작용을 하는 컴플라이언트층; 상기 빔 리드필름의 상부에 형성되어, 상기 빔 리드필름의 배선과 전기적으로 연결되는 다수의 도전성의 제1솔더 볼; 및 상기 몸체부의 가장자리 상부에 형성되어, 상기 다수의 스터드들과 전기적으로 연결되는 다수의 도전성의 제2솔더 볼을 포함하는 것을 특징으로 한다.

Description

볼 그리드 어레이 패키지
본 발명은 볼 그리드 어레이 패키지에 관한 것으로서, 특히 반도체 칩이 다층으로 적층된 마이크로-볼 그리드 어레이 패키지에 관한 것이다.
일반적으로 반도체 소자의 칩 제조공정에서 설계된 단위셀을 배열하고 연결하기 위해 반도체 기판의 예정된 부분에 불순물의 선택적 도입공정, 절연층과 도전층을 적층하는 적측공정 및 패턴 마스크 공정등이 차례로 실행되어 웨이퍼에 집적회로가 형성된다.
이와 같이 형성된 집적회로 칩은 조립공정으로 보내져서 칩절단, 칩부착, 와이어 본딩, 몰드, 트림 및 포밍공정 등의 순서로 진행하여 패키지화 된다.
제1도는 종래의 칩 스케일 패키지(Chip Scale Package) 그룹의 대표적인 마이크로-볼 그리드 어레이(μ-Ball Grid Array: μ-BGA)의 단면도이다.
제1도를 참조하면, 마이크로-볼 그리드 어레이 패키지는 다이(20) 표면 위에 컴플라이언트층(21) 및 회로배선이 인쇄된 빔 리드필름(22)이 순차적으로 적층된다. 빔 리드필름(22)의 배선은 다이(21)에 신호 입출력을 위하여 구비된 다수의 본딩 패드와 와이어(24)를 통하여 와이어 본딩된다. 상기 빔 리드필름(22)의 표면에는 다이(21)와의 신호 입출력을 위하여 배선과 연결된 도전성의 볼(23)이 제공된다.
상기한 구조의 볼 그리드 어레이 패키지는 도전성의 볼(23)이 인쇄회로기판에 형성된 배선과 솔더링되거나, 소켓에 접속되는 것에 의하여 전기적인 신호연결 체계를 이룬다.
종래의 볼 그리드 어레이 패키지는 점차적으로 소형화되어가고 있는 다이면적에 대하여 핀 수의 증가요구를 수용하기 위해서는 와이어 본딩 기술의 고도화가 요구된다.
그러나, 와이어 본딩 기술만으로는 핀 수의 증가요구를 수용하기에는 한계가 따를 뿐만 아니라, 와이어 본딩 기술의 고도화에 따른 다른 문제점, 예를 들면, 와이어간의 쇼트와 같은 문제가 발생할 수 있다.
또한, 종래의 볼 그리드 어레이 패키지는 하나의 칩만으로 구성되므로, 일정 면적에서 용량을 증가시키기에는 적절하지 못하다.
따라서, 본 발명은 일정 면적에 실장되는 반도체 칩의 용량을 증가시키는 동시에, 용량의 증가에 따른 볼 수의 증가요구를 만족시킬 수 있는 볼 그리드 어레이 패키지를 제공하는데 그 목적이 있다.
제1도는 종래의 실시예에 따른 볼 그리드 어레이 패키지의 단면도.
제2도는 본 발명의 실시예에 따른 볼 그리드 어레이 패키지의 단면도.
제3(a),(b),(c)도와, 제4(a),(b)도 및 제5(a),(b)도는 제2도에 도시된 볼 그리드 어레이 패키지의 제조 공정을 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 패키지 몸체부 2 : 접착제
3 : 제1반도체 칩 4 : 제2반도체 칩
5 : 테이프 6 : 캐리어 필름
7 : 컴플라이언트 층 8 : 솔더 볼
9 : 빔 리드필름 10 : 와이어
11 : 스터드
본 발명에 따르면, 볼그리드 어레이 패키지는 가장자리에 신호전달을 위한 다수의 패드가 형성되고, 상층부로 갈수록 작은 면적을 갖도록 적층된 다수의 반도체 칩; 상기 다수의 반도체 칩이 내부에 안치되는 공간을 갖는 몸체부; 상기 몸체부에 구비되어, 상기 다수의 반도체 칩 중 제일 상부의 반도체 칩을 제외한 반도체 칩들 각각에 구비된 다수의 패드 전극들과 전기적으로 연결되는 도전성의 다수의 스터드; 상기 다수의 반도체 칩 중 제일 상부에 위치한 반도체 칩 상부에 형성되어, 그것의 패드전극과 전기적으로 연결시키는 빔 리드필름; 상기 반도체 칩과 빔 리드필름 사이에 개재되어 상기 반도체 칩과 빔 리드필름 사이에서 완충작용을 하는 컴플라이언트층; 상기 빔 리드필름의 상부에 형성되어, 상기 빔 리드필름의 배선과 전기적으로 연결되는 다수의 도전성의 제1솔더 볼; 및 상기 몸체부의 가장자리 상부에 형성되어, 상기 다수의 스터드들과 전기적으로 연결되는 다수의 도전성의 제2솔더 볼을 포함하는 것을 특징으로 한다.
[실시예]
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
제2도는 본 발명의 볼 그레이 어레이 패키지의 단면도이고, 제3(a),(b),(c)도와, 제4(a),(b)도 및 제5(a),(b)도는 제2도에 도시된 볼 그리드 어레이 패키지의 제조 공정을 나타낸 도면이다.
제3(b)도를 참조하면, 정육면체의 형상을 가지며, 그 내측에 반도체 칩이 안치될 수 있는 정도의 공간을 갖는 패키지 몸체부(1)가 제공된다. 상기 몸체부는 절연성의 물질이 사용되며, 플라스틱 화합물이 바람직하다. 상기 몸체부의 가장자리 부근에 위치한 경사면에는, 제3(c)도에 도시된 것처럼, 제1다이(3)와의 신호입출력을 위하여 다수의 도전성의 스터드(stud)(11)들이 심어져 있다. 상기 스터드(11)들로는 금이 사용되며, 제3(c)도에 도시한 것처럼, 계단식으로 인너 리드 부분을 여러층으로 만들어주고, 3개가 한 조가 되도록 스터드(11)들을 대각선으로 연결한다. 상기 공간의 바닥면 위에는, 가장자리를 따라서 다수의 패드 전극들을 갖는 제1다이(3)가 접착제(2)가 개재된 상태로 접착된다. 제1다이(3)가 접착된 후, 상기한 스터드(11)와 제1다이(3)의 패드 전극들을 전기적으로 연결시키기 위한 공정이 수행된다. 제3(c)도에 도시된 것처럼, 본 실시예에서는 상기 제1다이(3)와 스터드(11)가 소정 간격만큼 분리된 상태를 유지하기 때문에 와이어 본딩 방법을 사용하여 각 스터드(11)와 그에 대향하는 각 패드 전극을 와이어(10)로 연결하였다. 그러나, 상기한 연결은 다른 방법의 적용도 가능할 것이다. 제3(a)도는 와이어 본딩 공정이 완료된 상태의 평면도로서, 경사면에 심어진 스터드(11)는 와이어간의 쇼트 방지를 위한 최소한의 간격을 유지하기 위하여, 단일 라인 배열이 아닌 다수의 라인 배열을 갖도록 한다. 본 실시예에서는 3행 배열을 도시하였다.
제4(a),(b)도를 참조하면, 제1다이(3) 위에 제1다이 보다 적은 면적을 갖는 제2다이(4)를 적층하기 위하여, 양면부착이 가능하도록 캐리어 필름(6)을 개재하여 제1테이프(5a)와 제2테이프(5b)를 부착한다. 제2테이프(5b) 위에는 제2다이(4)를 안치하고, 제2다이(4)의 위에는 제2다이(4)의 가장자리를 따라서 형성된 패드 전극을 노출시키는 정도의 면적을 갖으면서, 이후 접착되는 빔 리드필름과 다이 사이에서 소정의 완충작용을 하도록 컴프라이언트층(7)을 안치시킨다. 컴플라이언트층(7)과 제2다이(4)의 가장자리 위에 배선 패턴이 형성된 빔 리드필름(9)을 접착한 다음, 빔 리드 본딩을 실시하여 제2다이의 가장자리에 형성된 다수의 패드 전극들과 빔 리드필름(9)의 배선을 전기적으로 연결한다. 상기한 과정의 완료된 상태의 평면도를 제4(a)도에 도시하였다.
배선공정의 완료후에는 인캡슐레이션 공정을 실시하여 배선들이 노출된 경사면 영역을 봉지한다. 이때, 봉지를 위하여 사용되는 물질은 액상의 봉지수지이다.
다음으로, 제5(a)도 및 제5(b)도에 도시된 것처럼, 제1다이와 제2다이 각각의 신호입출력을 위하여 솔더 볼을 형성하는 공정이 실시된다. 제1다이(3)와의 연결을 위한 다수의 솔더 볼(8)들은 패키지 몸체부(1)의 가장자리 표면까지 노출된 스터드(11)들과 전기적으로 연결되며, 제2다이(4)와의 연결을 위한 다수의 솔더 볼(8)들은 빔 리드필름(9)의 상부에 노출된 배선과 전기적으로 연결된다.
상기한 실시예에서는 두 개의 다이를 적층하는 예를 제시하였지만, 경사면의 기울기를 완만하게 하여 스터드의 집적도를 증가시키므로써, 다이를 3층 또는 그 이상으로 구성하는 것도 가능하다. 즉, 제일 상부에 안치되는 다이는 상기한 실시예의 제2다이와 동일한 방법으로 배선연결을 하고, 나머지 다이들은 스터드를 통하여 연결하므로써, 일정 면적에서 보다 높은 용량을 갖는 패키지의 제작이 가능해진다.
이상에서 설명한 바와 같이, 본 발명의 볼 그리드 어레이 패키지는 다이를 다층으로 적층하므로써, 동일 면적에서 높은 용량을 갖는 패키지 구현을 가능하게 한다. 이는 작은 칩 사이즈 대비 핀 수를 증가시키는 것을 가능하게 한다. 또한, 고용량의 패키지 구현을 위하여, 보다 고도한 와이어 본딩 기술의 적용없이, 종래 기술 수준의 와이어 본딩 기술을 적용할 수 있기 때문에 제조비용의 증가 및 수율 감소를 방지할 수 있다. 아울러, 완성된 패키지는 다운 타입의 패키지이므로 열방출 효과가 우수하다.
여기에서는 본 발명의 특정 실시예에 대해서 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (6)

  1. 가장자리에 신호전달을 위한 다수의 패드가 형성되고, 상층부로 갈수록 작은 면적을 갖도록 적층된 다수의 반도체 칩; 상기 다수의 반도체 칩이 내부에 안치되는 공간을 갖는 몸체부; 상기 몸체부에 구비되어, 상기 다수의 반도체 칩 중 제일 상부의 반도체 칩을 제외한 반도체 칩들 각각에 구비된 다수의 패드 전극들과 전기적으로 연결되는 도전성의 다수의 스터드; 상기 다수의 반도체 칩 중 제일 상부에 위치한 반도체 칩 상부에 형성되어, 그것의 패드전극과 전기적으로 연결시키는 빔 리드필름; 상기 반도체 칩과 빔 리드필름 사이에 개재되어 상기 반도체 칩과 빔 리드필름 사이에서 완충작용을 하는 컴플라이언트층와; 상기 빔 리드필름의 상부에 형성되어, 상기 빔 리드필름의 배선과 전기적으로 연결되는 다수의 도전성의 제1솔더 볼; 및 상기 몸체부의 가장자리 상부에 형성되어, 상기 다수의 스터드들과 전기적으로 연결되는 다수의 도전성의 제2솔더 볼을 포함하는 것을 특징으로 하는 볼 그리드 어레이 패키지.
  2. 제1항에 있어서, 상기 다수의 반도체 칩은 두 개인 것을 특징으로 하는 볼 그리드 어레이 패키지.
  3. 제2항에 있어서, 상기 다수의 반도체 칩의 패드와 와이어 본딩된 부분은 경화된 액상 수지에 의하여 봉지되는 것을 특징으로 하는 볼 그리드 어레이 패키지.
  4. 제1항에 있어서, 상기 다수의 반도체 칩중 제일 하부의 반도체 칩은 접착제가 개재된 상태로 상기 몸체부의 공간의 바닥면에 부착되는 것을 특징으로 하는 볼 그리드 어레이 패키지.
  5. 제1항에 있어서, 상기 다수의 반도체 칩중 인접하는 칩 간에는 제1테이프, 캐리어 필름 및 제2테이프가 순차적으로 적층되는 것을 특징으로 하는 볼 그리드 어레이 패키지.
  6. 제1항에 있어서, 상기 다수의 스터드와 상기 반도체 칩의 패드들은 와이어에 의하여 연결된 것을 특징으로 하는 볼 그리드 어레이 패키지.
KR1019970030380A 1997-06-30 1997-06-30 볼 그리드 어레이 패키지 KR100255476B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019970030380A KR100255476B1 (ko) 1997-06-30 1997-06-30 볼 그리드 어레이 패키지
US09/107,759 US6072700A (en) 1997-06-30 1998-06-30 Ball grid array package
CN98115625A CN1126172C (zh) 1997-06-30 1998-06-30 球栅极阵列封装
TW087110579A TW396473B (en) 1997-06-30 1998-06-30 Ball grid array package
JP18389698A JP3611455B2 (ja) 1997-06-30 1998-06-30 ボールグリッドアレイパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970030380A KR100255476B1 (ko) 1997-06-30 1997-06-30 볼 그리드 어레이 패키지

Publications (2)

Publication Number Publication Date
KR19990006158A KR19990006158A (ko) 1999-01-25
KR100255476B1 true KR100255476B1 (ko) 2000-05-01

Family

ID=19513067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030380A KR100255476B1 (ko) 1997-06-30 1997-06-30 볼 그리드 어레이 패키지

Country Status (5)

Country Link
US (1) US6072700A (ko)
JP (1) JP3611455B2 (ko)
KR (1) KR100255476B1 (ko)
CN (1) CN1126172C (ko)
TW (1) TW396473B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285077B1 (en) * 1999-08-19 2001-09-04 Lsi Logic Corporation Multiple layer tape ball grid array package
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US6621155B1 (en) 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
US6586836B1 (en) * 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
US7122889B2 (en) * 2000-05-03 2006-10-17 Rambus, Inc. Semiconductor module
US6833984B1 (en) 2000-05-03 2004-12-21 Rambus, Inc. Semiconductor module with serial bus connection to multiple dies
US6638831B1 (en) 2000-08-31 2003-10-28 Micron Technology, Inc. Use of a reference fiducial on a semiconductor package to monitor and control a singulation method
DE10142114C1 (de) * 2001-08-30 2003-02-13 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei Halbleiterchips sowie Verfahren zu seiner Herstellung
KR100818079B1 (ko) * 2002-02-21 2008-03-31 주식회사 하이닉스반도체 볼 그리드 어레이 패키지 제조방법
KR100442697B1 (ko) * 2002-03-11 2004-08-02 삼성전자주식회사 자동 와이어 본딩 공정을 위한 통합 관리 시스템
US6721189B1 (en) * 2002-03-13 2004-04-13 Rambus, Inc. Memory module
US6992399B2 (en) * 2002-05-24 2006-01-31 Northrop Grumman Corporation Die connected with integrated circuit component for electrical signal passing therebetween
CN100369242C (zh) * 2004-02-10 2008-02-13 全懋精密科技股份有限公司 半导体封装基板的预焊锡结构及其制法
JP4547377B2 (ja) * 2004-05-11 2010-09-22 Ｓｐａｎｓｉｏｎ Ｊａｐａｎ株式会社 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
US7214104B2 (en) * 2004-09-14 2007-05-08 Fci Americas Technology, Inc. Ball grid array connector
KR100701696B1 (ko) * 2005-06-27 2007-03-29 주식회사 하이닉스반도체 반도체 패키지의 제조 방법
KR100702970B1 (ko) * 2005-07-06 2007-04-03 삼성전자주식회사 이원 접속 방식을 가지는 반도체 패키지 및 그 제조 방법
US7825512B2 (en) * 2005-09-12 2010-11-02 Hewlett-Packard Development Company, L.P. Electronic package with compliant electrically-conductive ball interconnect
US7605476B2 (en) * 2005-09-27 2009-10-20 Stmicroelectronics S.R.L. Stacked die semiconductor package
KR100780691B1 (ko) * 2006-03-29 2007-11-30 주식회사 하이닉스반도체 폴딩 칩 플래나 스택 패키지
US8093714B2 (en) * 2009-12-10 2012-01-10 Semtech Corporation Chip assembly with chip-scale packaging

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2823066B2 (ja) * 1994-04-25 1998-11-11 日立電線株式会社 Ｂｇａ型半導体装置
JP3292798B2 (ja) * 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置
US5598033A (en) * 1995-10-16 1997-01-28 Advanced Micro Devices, Inc. Micro BGA stacking scheme
US5798564A (en) * 1995-12-21 1998-08-25 Texas Instruments Incorporated Multiple chip module apparatus having dual sided substrate
JPH09260533A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 半導体装置及びその実装構造
JP3280243B2 (ja) * 1996-10-08 2002-04-30 株式会社三井ハイテック Ｂｇａ型半導体装置の製造方法
JP3327171B2 (ja) * 1997-06-05 2002-09-24 日立電線株式会社 応力緩衝層及びボール端子付きｔａｂテープ
JPH11126503A (ja) * 1997-10-21 1999-05-11 Koito Mfg Co Ltd 車輌用前照灯
JPH11154655A (ja) * 1997-11-21 1999-06-08 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
JPH11167955A (ja) * 1997-12-05 1999-06-22 Kel Corp コネクタ

Also Published As

Publication number Publication date
CN1206226A (zh) 1999-01-27
CN1126172C (zh) 2003-10-29
JPH11135670A (ja) 1999-05-21
TW396473B (en) 2000-07-01
JP3611455B2 (ja) 2005-01-19
KR19990006158A (ko) 1999-01-25
US6072700A (en) 2000-06-06

Similar Documents

Publication Publication Date Title
KR100255476B1 (ko) 볼 그리드 어레이 패키지
US7119427B2 (en) Stacked BGA packages
US6900528B2 (en) Stacked mass storage flash memory package
JP4808408B2 (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
US6803254B2 (en) Wire bonding method for a semiconductor package
KR100441532B1 (ko) 반도체장치
US7763964B2 (en) Semiconductor device and semiconductor module using the same
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
US8836148B2 (en) Interposer for stacked semiconductor devices
US6677219B2 (en) Method of forming a ball grid array package
KR100587081B1 (ko) 개선된 열방출 특성을 갖는 반도체 패키지
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
US5399904A (en) Array type semiconductor device having insulating circuit board
US7030489B2 (en) Multi-chip module having bonding wires and method of fabricating the same
JP2001156251A (ja) 半導体装置
KR100271656B1 (ko) 비지에이 반도체 패키지 및 그 제조방법
US20070164446A1 (en) Integrated circuit having second substrate to facilitate core power and ground distribution
KR20040069392A (ko) 적층형 반도체 멀티 칩 패키지
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
KR100632476B1 (ko) 멀티칩 패키지 및 이에 사용되는 반도체칩
KR100808586B1 (ko) 적층형 패키지
KR19990056764A (ko) 볼 그리드 어레이 패키지
KR19990085110A (ko) 본딩패드 인터커넥트형 멀티 칩 패키지
KR20010068589A (ko) 칩 스캐일 스택 패키지
KR20060136155A (ko) 칩 스택 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee