JP2823066B2 - Ｂｇａ型半導体装置 - Google Patents
Ｂｇａ型半導体装置Info
- Publication number
- JP2823066B2 JP2823066B2 JP6108944A JP10894494A JP2823066B2 JP 2823066 B2 JP2823066 B2 JP 2823066B2 JP 6108944 A JP6108944 A JP 6108944A JP 10894494 A JP10894494 A JP 10894494A JP 2823066 B2 JP2823066 B2 JP 2823066B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- type semiconductor
- bga type
- insulating film
- lsi chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、複数のボール端子を底
面に有したＢＧＡ（Ball Grid Arrey)型半導体装置に関
し、特に、パッケージの小型化とコストダウンを図り、
且つ、放熱性を高めると共に電気特性を向上させたＢＧ
Ａ型半導体装置に関する。
面に有したＢＧＡ（Ball Grid Arrey)型半導体装置に関
し、特に、パッケージの小型化とコストダウンを図り、
且つ、放熱性を高めると共に電気特性を向上させたＢＧ
Ａ型半導体装置に関する。
【０００２】
【従来の技術】図９には、従来のＢＧＡ型半導体装置の
断面構造が示されている。このＢＧＡ型半導体装置は、
多層配線パターン２を有する多層配線基板１と、多層配
線基板１の表面に形成された配線パターン３と、多層配
線基板１上に設けられたＬＳＩチップ４と、ＬＳＩチッ
プ４の電極（図示せず）と配線パターン３を接続するボ
ンディングワイヤ５と、ＬＳＩチップ４，及びその周囲
を封止するモールド樹脂６と、多層配線基板１の底面に
半田ペースト印刷法やボール振込法等によって設けられ
た複数のボール端子７より構成されている。
断面構造が示されている。このＢＧＡ型半導体装置は、
多層配線パターン２を有する多層配線基板１と、多層配
線基板１の表面に形成された配線パターン３と、多層配
線基板１上に設けられたＬＳＩチップ４と、ＬＳＩチッ
プ４の電極（図示せず）と配線パターン３を接続するボ
ンディングワイヤ５と、ＬＳＩチップ４，及びその周囲
を封止するモールド樹脂６と、多層配線基板１の底面に
半田ペースト印刷法やボール振込法等によって設けられ
た複数のボール端子７より構成されている。
【０００３】ここで、多層配線基板１を用いて多層配線
にする理由は、多層配線パターン２でＬＳＩチップ４の
周囲のボンディングワイヤ５の接続部を底部中央に設け
られたボール端子７に接続するためである。すなわち、
配線基板技術では０．３ｍｍのピッチが限界なため、微
細な配線の引き回しには必然的に多層としなければなら
ない。
にする理由は、多層配線パターン２でＬＳＩチップ４の
周囲のボンディングワイヤ５の接続部を底部中央に設け
られたボール端子７に接続するためである。すなわち、
配線基板技術では０．３ｍｍのピッチが限界なため、微
細な配線の引き回しには必然的に多層としなければなら
ない。
【０００４】また、モールド樹脂６は配線パターンとＬ
ＳＩチップ４の電極を接続するボンディングワイヤ５を
保護するように、ＬＳＩチップ４側の片面のみに施され
ている。
ＳＩチップ４の電極を接続するボンディングワイヤ５を
保護するように、ＬＳＩチップ４側の片面のみに施され
ている。
【０００５】このような構成を有するＢＧＡ型半導体装
置は、その底面のボール端子７を用いてプリント基板等
に実装されるようになっている。すなわち、ボール端子
７をプリント基板等の回路パターンに接続することによ
り、回路パターンとＬＳＩチップ４が接続されるように
なっている。
置は、その底面のボール端子７を用いてプリント基板等
に実装されるようになっている。すなわち、ボール端子
７をプリント基板等の回路パターンに接続することによ
り、回路パターンとＬＳＩチップ４が接続されるように
なっている。
【０００６】
【発明が解決しようとする課題】しかし、従来のＢＧＡ
型半導体装置によると、以下の問題点がある。 (1) 前述した理由から多層配線基板を用い、更に、配線
パターンとＬＳＩチップの電極を接続するボンディング
ワイヤを保護するためにモールド樹脂で封止しているた
め、パッケージが大型化する。そのため、ＭＣＭ（Mult
i-Chip Module)への組み込み等といった応用ができな
い。 (2) モールド樹脂を多層配線基板の片面にのみ設けてい
るため、通常、０．３ｍｍ程度の反りが発生する。 (3) ＬＳＩチップがモールド樹脂で封止されているた
め、放熱性が極めて悪い。強制風冷の時でも、通常、 θ＝ｔｊ−ｔａ／Ｐ＝８０℃／Ｗ ｔｊ＝８５℃（接合部温度） ｔａ＝４５℃（周囲温度） Ｐ＝電力（ワット） ｔｊ−ｔａ＝４０℃であるため、 θ＝８０℃／Ｗ＝４０／Ｐ Ｐ＝４０／８０＝０．５Ｗの耐出力ワット数しか得られ
ない。 (4) 部品点数が多く、組み立てが複雑なため、コストア
ップとなる。 (5) ＬＳＩチップからボール端子までの配線の長さが大
なため、電気特性が低下するという問題がある。すなわ
ち、クロストークノイズや反射、或いはパルス歪みが大
きく、高クロック伝送に耐えられない。
型半導体装置によると、以下の問題点がある。 (1) 前述した理由から多層配線基板を用い、更に、配線
パターンとＬＳＩチップの電極を接続するボンディング
ワイヤを保護するためにモールド樹脂で封止しているた
め、パッケージが大型化する。そのため、ＭＣＭ（Mult
i-Chip Module)への組み込み等といった応用ができな
い。 (2) モールド樹脂を多層配線基板の片面にのみ設けてい
るため、通常、０．３ｍｍ程度の反りが発生する。 (3) ＬＳＩチップがモールド樹脂で封止されているた
め、放熱性が極めて悪い。強制風冷の時でも、通常、 θ＝ｔｊ−ｔａ／Ｐ＝８０℃／Ｗ ｔｊ＝８５℃（接合部温度） ｔａ＝４５℃（周囲温度） Ｐ＝電力（ワット） ｔｊ−ｔａ＝４０℃であるため、 θ＝８０℃／Ｗ＝４０／Ｐ Ｐ＝４０／８０＝０．５Ｗの耐出力ワット数しか得られ
ない。 (4) 部品点数が多く、組み立てが複雑なため、コストア
ップとなる。 (5) ＬＳＩチップからボール端子までの配線の長さが大
なため、電気特性が低下するという問題がある。すなわ
ち、クロストークノイズや反射、或いはパルス歪みが大
きく、高クロック伝送に耐えられない。
【０００７】従って、本発明の目的はパッケージの小型
化を図り、ＭＣＭへの組み込み等といった応用が可能な
ＢＧＡ型半導体装置を提供することである。
化を図り、ＭＣＭへの組み込み等といった応用が可能な
ＢＧＡ型半導体装置を提供することである。
【０００８】本発明の他の目的は反りの発生をなくすこ
とができるＢＧＡ型半導体装置を提供することである。
とができるＢＧＡ型半導体装置を提供することである。
【０００９】本発明の更に他の目的は放熱性を高めるこ
とができるＢＧＡ型半導体装置を提供することである。
とができるＢＧＡ型半導体装置を提供することである。
【００１０】本発明の更に他の目的はコストダウンを図
ることができるＢＧＡ型半導体装置を提供することであ
る。
ることができるＢＧＡ型半導体装置を提供することであ
る。
【００１１】本発明の更に他の目的は電気特性を向上さ
せることができるＢＧＡ型半導体装置を提供することで
ある。
せることができるＢＧＡ型半導体装置を提供することで
ある。
【００１２】
【課題を解決するための手段】本発明は上記問題点に鑑
み、パッケージの小型化を図ってＭＣＭへの組み込み等
といった応用を可能とし、且つ、反りの発生をなくし、
放熱性を高めると共にコストダウンを図り、更に、電気
特性を向上させるため、ＬＳＩチップの一面に貼着さ
れ、ＬＳＩチップの一面上の電極部を露出させる複数の
貫通穴を有した絶縁性フィルムと、絶縁性フィルムの表
面に、貫通穴の上に伸びる接続端を有するように形成さ
れた複数のリードを有して所定のパターン形状に形成さ
れた配線パターンと、複数のリード上に形成されてプリ
ント基板等と接続されるボール端子を備え、複数のリー
ドの接続端が複数の貫通穴の内部に押し曲げられて電極
部と接続されたＢＧＡ型半導体装置を提供するものであ
る。
み、パッケージの小型化を図ってＭＣＭへの組み込み等
といった応用を可能とし、且つ、反りの発生をなくし、
放熱性を高めると共にコストダウンを図り、更に、電気
特性を向上させるため、ＬＳＩチップの一面に貼着さ
れ、ＬＳＩチップの一面上の電極部を露出させる複数の
貫通穴を有した絶縁性フィルムと、絶縁性フィルムの表
面に、貫通穴の上に伸びる接続端を有するように形成さ
れた複数のリードを有して所定のパターン形状に形成さ
れた配線パターンと、複数のリード上に形成されてプリ
ント基板等と接続されるボール端子を備え、複数のリー
ドの接続端が複数の貫通穴の内部に押し曲げられて電極
部と接続されたＢＧＡ型半導体装置を提供するものであ
る。
【００１３】上記貫通穴は、金型による抜き加工，ヒド
ラジンアルカリによる溶解，或いはエキシマレーザー等
によるアブレージョンによって形成された構成を有す
る。また、貫通穴はポッティングレジン等で封止される
と、電極部やその接続部の耐湿性の信頼性を向上させる
ことができる。
ラジンアルカリによる溶解，或いはエキシマレーザー等
によるアブレージョンによって形成された構成を有す
る。また、貫通穴はポッティングレジン等で封止される
と、電極部やその接続部の耐湿性の信頼性を向上させる
ことができる。
【００１４】上記絶縁性フィルムは、ポリイミドフィル
ム，ガラスエポキシフィルムより構成され、エポキシ系
接着剤，ポリイミド系接着剤を介してＬＳＩチップの底
面に貼着された構成を有している。
ム，ガラスエポキシフィルムより構成され、エポキシ系
接着剤，ポリイミド系接着剤を介してＬＳＩチップの底
面に貼着された構成を有している。
【００１５】上記配線パターンは、絶縁性フィルムの表
面にエポキシ系，或いはポリイミド系等の接着剤を介し
て貼着された銅箔をパターン形成して構成されても良
く、或いは、蒸着，スパッタ，めっき等で前記絶縁性フ
ィルムの表面に直接形成された銅箔をパターン形成して
構成されても良く、また、銅箔上に直接、ポリイミドを
ワニスコートして前記ＬＳＩチップの底面に貼着し、前
記銅箔をパターン形成して構成されても良い。
面にエポキシ系，或いはポリイミド系等の接着剤を介し
て貼着された銅箔をパターン形成して構成されても良
く、或いは、蒸着，スパッタ，めっき等で前記絶縁性フ
ィルムの表面に直接形成された銅箔をパターン形成して
構成されても良く、また、銅箔上に直接、ポリイミドを
ワニスコートして前記ＬＳＩチップの底面に貼着し、前
記銅箔をパターン形成して構成されても良い。
【００１６】上記ボール端子は、半田ペースト印刷法，
或いはボール振込法によって形成された構成を有する。
或いはボール振込法によって形成された構成を有する。
【００１７】上記接続端は、前記電極部と超音波接続法
や、熱圧着接続法によって接続された構成を有する。
や、熱圧着接続法によって接続された構成を有する。
【００１８】
【実施例】以下、本発明のＢＧＡ型半導体装置について
添付図面を参照しながら詳細に説明する。
添付図面を参照しながら詳細に説明する。
【００１９】図１には、本発明の一実施例のＢＧＡ型半
導体装置の構成が示されている。このＢＧＡ型半導体装
置は、ＬＳＩチップ４の一面に接着剤９を介して貼着さ
れ、ＬＳＩチップ４の電極部を露出させる複数の貫通穴
１２を有したポリイミドフィルム１０と、ＬＳＩチップ
４のＡｌパッド（電極）１３と接続されたボール端子１
１を備えて構成されている。
導体装置の構成が示されている。このＢＧＡ型半導体装
置は、ＬＳＩチップ４の一面に接着剤９を介して貼着さ
れ、ＬＳＩチップ４の電極部を露出させる複数の貫通穴
１２を有したポリイミドフィルム１０と、ＬＳＩチップ
４のＡｌパッド（電極）１３と接続されたボール端子１
１を備えて構成されている。
【００２０】図２には、上記したＢＧＡ型半導体装置の
貫通穴の部分が拡大して示されている。すなわち、図１
のＢＧＡ型半導体装置において、ポリイミドフィルム１
０の表面に接着剤１７を介して貼着された銅箔を、貫通
穴１２に伸びる接続端１６Ａを有するように形成された
複数のリード１６を有して所定のパターン形状に形成さ
れた配線パターン１４が設けられている。
貫通穴の部分が拡大して示されている。すなわち、図１
のＢＧＡ型半導体装置において、ポリイミドフィルム１
０の表面に接着剤１７を介して貼着された銅箔を、貫通
穴１２に伸びる接続端１６Ａを有するように形成された
複数のリード１６を有して所定のパターン形状に形成さ
れた配線パターン１４が設けられている。
【００２１】複数のリード１６は、図３にも示されてい
るように、その接続端１６Ａが複数の貫通穴１２の内部
に押し曲げられてＬＳＩチップ４のＡｌパッド１３に接
続された構成を有し、接続端１６Ａの他端側に設けられ
た取付ランド１５上にはボール端子１１が取り付けられ
ている。
るように、その接続端１６Ａが複数の貫通穴１２の内部
に押し曲げられてＬＳＩチップ４のＡｌパッド１３に接
続された構成を有し、接続端１６Ａの他端側に設けられ
た取付ランド１５上にはボール端子１１が取り付けられ
ている。
【００２２】図４には、ＬＳＩチップ４の底面の部分的
な構成が示されている。この図から判るように、底面に
は貫通穴１２が格子状に等ピッチで開口されており、こ
の部分からリード１６が導出されてその端部（取付ラン
ド）にボール端子１１が設けられている。
な構成が示されている。この図から判るように、底面に
は貫通穴１２が格子状に等ピッチで開口されており、こ
の部分からリード１６が導出されてその端部（取付ラン
ド）にボール端子１１が設けられている。
【００２３】以下、上記した一実施例を更に具体的に説
明する。まず、厚さ０．４ｍｍ，１３ｍｍ角のＬＳＩチ
ップ４に電極を形成した。電極の形成は、ＬＳＩチップ
４の表面に格子状に０．５ｍｍの間隔で０．２ｍｍ角の
Ａｌパッド１３を４００パッド形成した。
明する。まず、厚さ０．４ｍｍ，１３ｍｍ角のＬＳＩチ
ップ４に電極を形成した。電極の形成は、ＬＳＩチップ
４の表面に格子状に０．５ｍｍの間隔で０．２ｍｍ角の
Ａｌパッド１３を４００パッド形成した。
【００２４】次に、厚さ７５μｍ，幅３５ｍｍのポリイ
ミドフィルム１０を準備し、このポリイミドフィルム１
０のＡｌパッド１３と対応する位置に直径０．３ｍｍの
貫通穴１２を、また、両側に送り穴を開口した。続い
て、ポリイミドフィルム１０の全面に、厚さ３５μｍ，
幅２６．４ｍｍの圧延銅箔を貼り付け、ホトエッチング
等によって直径０．３９ｍｍの取付ランド１５が形成さ
れ、長さ０．２５ｍｍ，幅１００μｍのリード１６を有
する配線パターン１４を形成した。更に、この配線パタ
ーン１４の表面にＡｕめっきを０．５〜１．０μｍの範
囲で施した。
ミドフィルム１０を準備し、このポリイミドフィルム１
０のＡｌパッド１３と対応する位置に直径０．３ｍｍの
貫通穴１２を、また、両側に送り穴を開口した。続い
て、ポリイミドフィルム１０の全面に、厚さ３５μｍ，
幅２６．４ｍｍの圧延銅箔を貼り付け、ホトエッチング
等によって直径０．３９ｍｍの取付ランド１５が形成さ
れ、長さ０．２５ｍｍ，幅１００μｍのリード１６を有
する配線パターン１４を形成した。更に、この配線パタ
ーン１４の表面にＡｕめっきを０．５〜１．０μｍの範
囲で施した。
【００２５】続いて、ＬＳＩチップ４の底面に、Ａｌパ
ッド１３を除いてスクリーン印刷法によりポリイミド系
の接着剤９を塗布し、この上部に配線パターン１４が形
成されたポリイミドフィルム１０を貼付した。この貼り
付けは、熱圧着ツールによりＬＳＩチップ４が破壊され
ない１０ｋｇ／ｃｍ2 の圧力で行った。
ッド１３を除いてスクリーン印刷法によりポリイミド系
の接着剤９を塗布し、この上部に配線パターン１４が形
成されたポリイミドフィルム１０を貼付した。この貼り
付けは、熱圧着ツールによりＬＳＩチップ４が破壊され
ない１０ｋｇ／ｃｍ2 の圧力で行った。
【００２６】この後、熱圧着ボンディングツールを用い
てＡｌパッド１３とリード１６の接続端１６Ａを接続し
た。
てＡｌパッド１３とリード１６の接続端１６Ａを接続し
た。
【００２７】最後に、取付ランド１５上に半田ペースト
を印刷し、リフローして半田ボールを作製してボール端
子１１を形成した。ボール端子１１の径は、直径０．３
ｍｍ，高さ０．２５ｍｍである。また、半田ペーストの
組成は６０ｗｔ％Ｓｎ−Ｐｂとした。
を印刷し、リフローして半田ボールを作製してボール端
子１１を形成した。ボール端子１１の径は、直径０．３
ｍｍ，高さ０．２５ｍｍである。また、半田ペーストの
組成は６０ｗｔ％Ｓｎ−Ｐｂとした。
【００２８】図５には、本発明の第２の実施例が示され
ている。すなわち、第１の実施例において、貫通穴１２
がエポキシ系のポッティングレジン１８で封止された構
成を有している。この封止はＴＡＢパッケージの封止に
用いられている通常のポッティング法で適用することが
できる。このように貫通穴１２を封止すると、貫通穴１
２の内部、つまり、電極とリードの接続部の耐湿性の信
頼性を向上させることができる。
ている。すなわち、第１の実施例において、貫通穴１２
がエポキシ系のポッティングレジン１８で封止された構
成を有している。この封止はＴＡＢパッケージの封止に
用いられている通常のポッティング法で適用することが
できる。このように貫通穴１２を封止すると、貫通穴１
２の内部、つまり、電極とリードの接続部の耐湿性の信
頼性を向上させることができる。
【００２９】次に、第３の実施例について図６を参照し
ながら説明する。第１の実施例において、ＴＡＢテープ
を製作を接着剤１７を用いない方式で行った。すなわ
ち、厚さ５０μｍのポリイミドフィルム１０の表面にＴ
ｉを５００Åの厚さで蒸着し、その上面に銅を０．５μ
ｍの厚さで蒸着後、電気銅めっき法によって厚さ３５μ
ｍまで銅めっきを施した。この後、光源としてＫｒＦを
用いてエキシマレーザ加工法で貫通穴１２を開口させ、
更にパンチングにより送り穴を開口させた。貫通穴１２
の開口に際し、銅箔は蒸発せず、内側のポリイミドフィ
ルム１０だけが蒸発するように光源の出力を調整してい
るため、貫通穴１２は銅箔によって塞がれた状態になっ
ている。
ながら説明する。第１の実施例において、ＴＡＢテープ
を製作を接着剤１７を用いない方式で行った。すなわ
ち、厚さ５０μｍのポリイミドフィルム１０の表面にＴ
ｉを５００Åの厚さで蒸着し、その上面に銅を０．５μ
ｍの厚さで蒸着後、電気銅めっき法によって厚さ３５μ
ｍまで銅めっきを施した。この後、光源としてＫｒＦを
用いてエキシマレーザ加工法で貫通穴１２を開口させ、
更にパンチングにより送り穴を開口させた。貫通穴１２
の開口に際し、銅箔は蒸発せず、内側のポリイミドフィ
ルム１０だけが蒸発するように光源の出力を調整してい
るため、貫通穴１２は銅箔によって塞がれた状態になっ
ている。
【００３０】次に、この銅箔が施されたポリイミドフィ
ルム１０にエッチング加工等を施して、取付ランド１５
が形成されたリード１６を有する配線パターン１４を形
成した。当然、エッチング加工時は銅箔の穴裏面に裏止
め加工がなされている。
ルム１０にエッチング加工等を施して、取付ランド１５
が形成されたリード１６を有する配線パターン１４を形
成した。当然、エッチング加工時は銅箔の穴裏面に裏止
め加工がなされている。
【００３１】この後、第１の実施例と同様にＬＳＩチッ
プ４の底面にポリイミドフィルム１０を貼付し、リード
１６の取付ランド１５にボール端子１１を形成してＢＧ
Ａ型半導体装置とした。
プ４の底面にポリイミドフィルム１０を貼付し、リード
１６の取付ランド１５にボール端子１１を形成してＢＧ
Ａ型半導体装置とした。
【００３２】この実施例のＢＧＡ型半導体装置は、ポリ
イミドフィルム１０と配線パターン１４との間に接着剤
を持たない２層構造になっているため、全体を薄く作る
ことができ、図６に示すように、貫通穴１２における押
し曲げ深さが浅いために、リード１６の接続端１６Ａの
接続が容易となる。また、接着剤のない分、全体の高さ
を低くすることができる。
イミドフィルム１０と配線パターン１４との間に接着剤
を持たない２層構造になっているため、全体を薄く作る
ことができ、図６に示すように、貫通穴１２における押
し曲げ深さが浅いために、リード１６の接続端１６Ａの
接続が容易となる。また、接着剤のない分、全体の高さ
を低くすることができる。
【００３３】次に、第４の実施例を図７を参照しながら
説明する。第１の実施例において、ボール端子１１に代
えてピン端子１９を用いた。ピン１７はその基部に台座
２０を有しており、この台座２０はピン１９の片端を丸
く押し潰す、所謂、圧造成形法で作製した。ピン１９及
び台座２０は、コバールより構成され、ピン１９の直径
は０．２ｍｍに、また、台座２０の直径は０．３９ｍｍ
になっている。また、コバールの表面には、厚さ１．０
μｍのＡｕめっきが施されており、Ｓｎ−１０〜４０ｗ
ｔ％Ａｕの低温共晶温度２１７℃を利用して接続が行わ
れている。すなわち、取付ランド１５の部分に厚さ１５
μｍのＳｎめっきが施されており、２５０℃に加熱され
たピン１９を当接するとＳｎが溶け、３秒間で接続され
る。なお、低温Ａｕ−Ｓｎ接合法については、特開平５
−１３６３１８号によって提案されているため、ここで
の詳細な説明は省略する。
説明する。第１の実施例において、ボール端子１１に代
えてピン端子１９を用いた。ピン１７はその基部に台座
２０を有しており、この台座２０はピン１９の片端を丸
く押し潰す、所謂、圧造成形法で作製した。ピン１９及
び台座２０は、コバールより構成され、ピン１９の直径
は０．２ｍｍに、また、台座２０の直径は０．３９ｍｍ
になっている。また、コバールの表面には、厚さ１．０
μｍのＡｕめっきが施されており、Ｓｎ−１０〜４０ｗ
ｔ％Ａｕの低温共晶温度２１７℃を利用して接続が行わ
れている。すなわち、取付ランド１５の部分に厚さ１５
μｍのＳｎめっきが施されており、２５０℃に加熱され
たピン１９を当接するとＳｎが溶け、３秒間で接続され
る。なお、低温Ａｕ−Ｓｎ接合法については、特開平５
−１３６３１８号によって提案されているため、ここで
の詳細な説明は省略する。
【００３４】次に、第５の実施例を図８を参照しながら
説明する。第５の実施例のＢＧＡ型半導体装置は、接着
剤９の厚さを５μｍ、ポリイミドフィルム１０の厚さを
２５μｍとそれぞれ薄く、更に、銅箔も厚さが１８μｍ
と薄くしている。これは第３の実施例の改良、つまり、
ポリイミドフィルム１０と銅箔を接着剤を用いずに貼付
したものであり、リード１６の曲げ深さを更に浅くする
ことができる。このため、リード１６の接続端１６Ａの
Ａｌパッド１３への位置合わせが容易で、精度を向上さ
せることができる。
説明する。第５の実施例のＢＧＡ型半導体装置は、接着
剤９の厚さを５μｍ、ポリイミドフィルム１０の厚さを
２５μｍとそれぞれ薄く、更に、銅箔も厚さが１８μｍ
と薄くしている。これは第３の実施例の改良、つまり、
ポリイミドフィルム１０と銅箔を接着剤を用いずに貼付
したものであり、リード１６の曲げ深さを更に浅くする
ことができる。このため、リード１６の接続端１６Ａの
Ａｌパッド１３への位置合わせが容易で、精度を向上さ
せることができる。
【００３５】
【発明の効果】以上説明したように、本発明のＢＧＡ型
半導体装置によると、ＬＳＩチップの一面に貼着され、
ＬＳＩチップの一面上の電極部を露出させる複数の貫通
穴を有した絶縁性フィルムと、絶縁性フィルムの表面
に、貫通穴の上に伸びる接続端を有するように形成され
た複数のリードを有して所定のパターン形状に形成され
た配線パターンと、複数のリード上に形成されてプリン
ト基板等と接続されるボール端子を備え、複数のリード
の接続端が複数の貫通穴の内部に押し曲げられて電極部
と接続されたため、パッケージの小型化を図ってＭＣＭ
への組み込み等といった応用を可能とし、且つ、反りの
発生をなくし、放熱性を高めると共にコストダウンを図
り、更に、電気特性を向上させることができる。
半導体装置によると、ＬＳＩチップの一面に貼着され、
ＬＳＩチップの一面上の電極部を露出させる複数の貫通
穴を有した絶縁性フィルムと、絶縁性フィルムの表面
に、貫通穴の上に伸びる接続端を有するように形成され
た複数のリードを有して所定のパターン形状に形成され
た配線パターンと、複数のリード上に形成されてプリン
ト基板等と接続されるボール端子を備え、複数のリード
の接続端が複数の貫通穴の内部に押し曲げられて電極部
と接続されたため、パッケージの小型化を図ってＭＣＭ
への組み込み等といった応用を可能とし、且つ、反りの
発生をなくし、放熱性を高めると共にコストダウンを図
り、更に、電気特性を向上させることができる。
【図１】本発明の一実施例を示す説明図。
【図２】一実施例に係る貫通穴の部分拡大図。
【図３】一実施例に係る配線パターンを示す説明図。
【図４】一実施例に係るＬＳＩチップの底面を示す説明
図。
図。
【図５】本発明の第２の実施例を示す部分断面図。
【図６】本発明の第３の実施例を示す断面図。
【図７】本発明の第４の実施例を示す断面図。
【図８】本発明の第５の実施例を示す断面図。
【図９】従来のＢＧＡ型半導体装置を示す断面図。
１ 多層配線基板 ２ 多層配線パターン ３ 配線パターン ４ ＬＳＩチップ ５ ボンディングワイヤ ６ モールド樹脂 ９ 接着剤 １０ ポリイミドフィルム １１ ボール端子 １２ 貫通穴 １３ Ａｌパッド １４ 配線パターン １５ 取付ランド １６ リード １６Ａ 接続端 １７ 接着剤 １８ ポッティングレジン １９ ピン端子 ２０ 台座
Claims (10)
- 【請求項１】 ＬＳＩチップの一面に貼着され、前記Ｌ
ＳＩチップの前記一面上の電極部を露出させる複数の貫
通穴を有した絶縁性フィルムと、 前記絶縁性フィルムの表面に、前記貫通穴の上に伸びる
接続端を有するように形成された複数のリードを有して
所定のパターン形状に形成された配線パターンと、 前記複数のリード上に形成されてプリント基板等と接続
されるボール端子を備え、 前記複数のリードは、前記接続端が前記複数の貫通穴の
内部に押し曲げられて前記電極部と接続されることを特
徴とするＢＧＡ型半導体装置。 - 【請求項２】 前記貫通穴は、金型による抜き加工，ヒ
ドラジンアルカリによる溶解，或いはエキシマレーザー
等によるアブレージョンによって形成された構成を有す
る請求項１のＢＧＡ型半導体装置。 - 【請求項３】 前記貫通穴は、ポッティングレジン等で
封止された構成を有する請求項１のＢＧＡ型半導体装
置。 - 【請求項４】 前記絶縁性フィルムは、ポリイミドフィ
ルム，ガラスエポキシフィルムである構成の請求項１の
ＢＧＡ型半導体装置。 - 【請求項５】 前記絶縁性フィルムは、エポキシ系接着
剤，ポリイミド系接着剤を介して前記ＬＳＩチップの底
面に貼着された構成を有する請求項１のＢＧＡ型半導体
装置。 - 【請求項６】 前記配線パターンは、前記絶縁性フィル
ムの表面にエポキシ系，或いはポリイミド系等の接着剤
を介して貼着された銅箔をパターン形成して構成されて
いる請求項１のＢＧＡ型半導体装置。 - 【請求項７】 前記配線パターンは、蒸着，スパッタ，
めっき等で前記絶縁性フィルムの表面に直接形成された
銅箔をパターン形成して構成されている請求項１のＢＧ
Ａ型半導体装置。 - 【請求項８】 前記配線パターンは、銅箔上に直接、ポ
リイミドをワニスコートして前記ＬＳＩチップの底面に
貼着し、前記銅箔をパターン形成して構成されている請
求項１のＢＧＡ型半導体装置。 - 【請求項９】 前記ボール端子は、半田ペースト印刷
法，或いはボール振込法によって形成された構成を有す
る請求項１のＢＧＡ型半導体装置。 - 【請求項１０】 前記接続端は、前記電極部と超音波接
続法や、熱圧着接続法によって接続された構成を有する
請求項１のＢＧＡ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6108944A JP2823066B2 (ja) | 1994-04-25 | 1994-04-25 | Ｂｇａ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6108944A JP2823066B2 (ja) | 1994-04-25 | 1994-04-25 | Ｂｇａ型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07297320A JPH07297320A (ja) | 1995-11-10 |
| JP2823066B2 true JP2823066B2 (ja) | 1998-11-11 |
Family
ID=14497611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6108944A Expired - Fee Related JP2823066B2 (ja) | 1994-04-25 | 1994-04-25 | Ｂｇａ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2823066B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100352112B1 (ko) * | 1996-12-06 | 2003-01-08 | 앰코 테크놀로지 코리아 주식회사 | 칩싸이즈반도체패키지의구조및그제조방법 |
| KR100499306B1 (ko) | 1997-01-23 | 2005-11-22 | 세이코 엡슨 가부시키가이샤 | 반도체장치및그제조방법 |
| KR100255476B1 (ko) * | 1997-06-30 | 2000-05-01 | 김영환 | 볼 그리드 어레이 패키지 |
| KR100244270B1 (ko) * | 1997-07-23 | 2000-02-01 | 김영환 | 반도체 패키지의 제조방법 |
| CN1312769C (zh) * | 2004-12-17 | 2007-04-25 | 江苏长电科技股份有限公司 | 直接连结式芯片封装结构 |
| JP5097174B2 (ja) * | 2009-06-29 | 2012-12-12 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
-
1994
- 1994-04-25 JP JP6108944A patent/JP2823066B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07297320A (ja) | 1995-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6528882B2 (en) | Thermal enhanced ball grid array package | |
| TWI316749B (en) | Semiconductor package and fabrication method thereof | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| EP1571706B1 (en) | Electronic device | |
| JP2823066B2 (ja) | Ｂｇａ型半導体装置 | |
| JP2001077228A (ja) | 半導体パッケージ用プリント配線板およびその製造方法 | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| JPH0864635A (ja) | 半導体装置 | |
| JP2785536B2 (ja) | マルチチップモジュール及びその製造方法 | |
| JP3101043B2 (ja) | プラスチックｉｃチップキャリア及びその製造方法 | |
| JP2002324873A (ja) | 半導体装置及びその製造方法 | |
| JP3576228B2 (ja) | 表面実装型半導体装置 | |
| JPH09148484A (ja) | 半導体装置及びその製造方法 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP2669286B2 (ja) | 複合リードフレーム | |
| JP3251810B2 (ja) | 集積回路装置の実装方法 | |
| JP2872531B2 (ja) | 半導体モジュール基板，及びそれを用いた半導体装置 | |
| JPH08167676A (ja) | 半導体装置 | |
| JP3193788B2 (ja) | 電子部品搭載用基板 | |
| JPH08255868A (ja) | 半導体装置およびその製造方法 | |
| JPS5923432Y2 (ja) | 半導体装置 | |
| JPH0837204A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR19980068016A (ko) | 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법 | |
| JPH0231794Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070904 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |