JP3193788B2 - 電子部品搭載用基板 - Google Patents
電子部品搭載用基板Info
- Publication number
- JP3193788B2 JP3193788B2 JP26758492A JP26758492A JP3193788B2 JP 3193788 B2 JP3193788 B2 JP 3193788B2 JP 26758492 A JP26758492 A JP 26758492A JP 26758492 A JP26758492 A JP 26758492A JP 3193788 B2 JP3193788 B2 JP 3193788B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- layer
- gnd
- lead
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子部品搭載用基板に
係り、詳しくは、少なくとも電源層を備えた電子部品搭
載用基板に関する。
係り、詳しくは、少なくとも電源層を備えた電子部品搭
載用基板に関する。
【０００２】
【従来の技術】電子機器の小型化、高性能化に伴い半導
体チップ（ＩＣチップ）等の電子部品を搭載する電子部
品搭載装置（所謂半導体パッケージ）も多ピン化、小型
化、表面実装化が進んでいる。表面実装用の電子部品搭
載装置として一般にＱＦＰ（クアッド・フラット・パッ
ケージ）、ＰＬＣＣ（プラスチック・リーデッド・チッ
プ・キャリア）等、所謂リードフレームを使用して製造
されるものがある。この電子部品搭載装置においてはリ
ードのピン数の増加にともない、パッケージサイズが大
型化してリード長が増加したり、リードが狭ピッチ化さ
れてリード断面積が減少したりする傾向にある。そし
て、そのリード長の増加、リード断面積の減少はリード
のインダクタンスを増加させる。特にＧＮＤ（接地）ラ
インの一部となるＧＮＤ用リード、電源ラインの一部と
なる電源用リードのインダクタンスが大きいと、半導体
素子の入出力段回路が一度に動作した際に、半導体素子
の回路で使用する電源に揺れを生じ、電源ノイズが発生
する。このため、半導体素子に誤動作が多発して電子部
品搭載装置の電気的信頼性が低下するという問題点があ
った。そこで、従来よりＧＮＤ及び電源ライン又は、特
に問題になる電源ラインのインダクタンスを低下させる
種々の装置が提案されている。
体チップ（ＩＣチップ）等の電子部品を搭載する電子部
品搭載装置（所謂半導体パッケージ）も多ピン化、小型
化、表面実装化が進んでいる。表面実装用の電子部品搭
載装置として一般にＱＦＰ（クアッド・フラット・パッ
ケージ）、ＰＬＣＣ（プラスチック・リーデッド・チッ
プ・キャリア）等、所謂リードフレームを使用して製造
されるものがある。この電子部品搭載装置においてはリ
ードのピン数の増加にともない、パッケージサイズが大
型化してリード長が増加したり、リードが狭ピッチ化さ
れてリード断面積が減少したりする傾向にある。そし
て、そのリード長の増加、リード断面積の減少はリード
のインダクタンスを増加させる。特にＧＮＤ（接地）ラ
インの一部となるＧＮＤ用リード、電源ラインの一部と
なる電源用リードのインダクタンスが大きいと、半導体
素子の入出力段回路が一度に動作した際に、半導体素子
の回路で使用する電源に揺れを生じ、電源ノイズが発生
する。このため、半導体素子に誤動作が多発して電子部
品搭載装置の電気的信頼性が低下するという問題点があ
った。そこで、従来よりＧＮＤ及び電源ライン又は、特
に問題になる電源ラインのインダクタンスを低下させる
種々の装置が提案されている。
【０００３】例えば、特開平３−２２２３５１号公報に
は図７に示すように、信号層３０、ＧＮＤ層３１、電源
層３２がそれぞれ個別に形成された配線基板３３に、リ
ードフレームのリードが電気的に接続された電子部品搭
載装置（半導体装置）が開示されている。この電子部品
搭載装置では電源用リード３４が信号層３０と同一平面
上の電源用導体回路３５の端部に半田付けされ、電源用
導体回路３５がスルーホール３６を介して電源層３２と
接続されている。電源層３２は配線基板３３の中央付近
において別のスルーホール３７を介して信号層３０と同
一平面上の電源用導体回路３８に接続され、電源用導体
回路３８がＩＣチップ３９の電源用端子にボンディング
ワイヤ４０で電気的に接続されている。そして、リード
フレームのインナーリードと配線基板３３の全体が封止
樹脂４５によりモールドされた構成となっている。
は図７に示すように、信号層３０、ＧＮＤ層３１、電源
層３２がそれぞれ個別に形成された配線基板３３に、リ
ードフレームのリードが電気的に接続された電子部品搭
載装置（半導体装置）が開示されている。この電子部品
搭載装置では電源用リード３４が信号層３０と同一平面
上の電源用導体回路３５の端部に半田付けされ、電源用
導体回路３５がスルーホール３６を介して電源層３２と
接続されている。電源層３２は配線基板３３の中央付近
において別のスルーホール３７を介して信号層３０と同
一平面上の電源用導体回路３８に接続され、電源用導体
回路３８がＩＣチップ３９の電源用端子にボンディング
ワイヤ４０で電気的に接続されている。そして、リード
フレームのインナーリードと配線基板３３の全体が封止
樹脂４５によりモールドされた構成となっている。
【０００４】上記した構成では、リードとＩＣチップの
端子とを直接ボンディングワイヤで接続した構成と比較
して、電源ラインの一部が電源層３２により構成され、
ＧＮＤラインの一部がＧＮＤ層３１により構成され、電
源層３２及びＧＮＤ層３１は大面積のためそのインダク
タンスは小さくなり、電源ライン、ＧＮＤラインのイン
ダクタンスを低減することができる。
端子とを直接ボンディングワイヤで接続した構成と比較
して、電源ラインの一部が電源層３２により構成され、
ＧＮＤラインの一部がＧＮＤ層３１により構成され、電
源層３２及びＧＮＤ層３１は大面積のためそのインダク
タンスは小さくなり、電源ライン、ＧＮＤラインのイン
ダクタンスを低減することができる。
【０００５】また、特開平２−１６４０５６号公報には
図８に示すように、ＩＣチップ３９の裏面にＩＣチップ
３９よりも大きいサイズの放熱板を設け、この放熱板を
補助電源板としても使用できるようにした電子部品搭載
装置（半導体装置）が開示されている。この電子部品搭
載装置では例えばＧＮＤ及び電源用リード４１，３４の
先端がＩＣチップ３９の端子に直接ボンディングワイヤ
４０で電気的に接続されている。ＧＮＤ用リード４１は
放熱板を兼ねる第一の補助電源板（ＧＮＤ層）４２に接
続され、その第一の補助電源板４２の下側には絶縁層４
３を介して放熱板を兼ねる第二の補助電源板（電源層）
４４が配設されている。第二の補助電源板４４は電源用
リード３４に接続されている。第一の補助電源板４２は
ＩＣチップ３９のＧＮＤ用端子にボンディングワイヤ４
０で電気的に接続されいる。また、第二の補助電源板４
４はＩＣチップ３９の電源用端子に開口４２ａを通るボ
ンディングワイヤ４０で電気的に接続されている。
図８に示すように、ＩＣチップ３９の裏面にＩＣチップ
３９よりも大きいサイズの放熱板を設け、この放熱板を
補助電源板としても使用できるようにした電子部品搭載
装置（半導体装置）が開示されている。この電子部品搭
載装置では例えばＧＮＤ及び電源用リード４１，３４の
先端がＩＣチップ３９の端子に直接ボンディングワイヤ
４０で電気的に接続されている。ＧＮＤ用リード４１は
放熱板を兼ねる第一の補助電源板（ＧＮＤ層）４２に接
続され、その第一の補助電源板４２の下側には絶縁層４
３を介して放熱板を兼ねる第二の補助電源板（電源層）
４４が配設されている。第二の補助電源板４４は電源用
リード３４に接続されている。第一の補助電源板４２は
ＩＣチップ３９のＧＮＤ用端子にボンディングワイヤ４
０で電気的に接続されいる。また、第二の補助電源板４
４はＩＣチップ３９の電源用端子に開口４２ａを通るボ
ンディングワイヤ４０で電気的に接続されている。
【０００６】この構成では、ＩＣチップ３９の動作時に
発生する熱をその裏面面積よりも大である第一及び第二
の補助電源板（放熱板）４２，４４により封止樹脂４５
の外部に放出するため、熱抵抗値を低減し、放熱性を向
上することができる。また、電源用及びＧＮＤ用リード
３４，４１のインダクタンスを低減し、電源ノイズの発
生を防止することができるため、電気的信頼性を向上す
ることができる。
発生する熱をその裏面面積よりも大である第一及び第二
の補助電源板（放熱板）４２，４４により封止樹脂４５
の外部に放出するため、熱抵抗値を低減し、放熱性を向
上することができる。また、電源用及びＧＮＤ用リード
３４，４１のインダクタンスを低減し、電源ノイズの発
生を防止することができるため、電気的信頼性を向上す
ることができる。
【０００７】
【発明が解決しようとする課題】ところが、前者の電子
部品搭載装置においては、電源ライン、ＧＮＤラインと
して使用されるＧＮＤ層３１、電源層３２のパス長の比
が少ないため、充分にインダクタンスを低減することが
できないという問題がある。
部品搭載装置においては、電源ライン、ＧＮＤラインと
して使用されるＧＮＤ層３１、電源層３２のパス長の比
が少ないため、充分にインダクタンスを低減することが
できないという問題がある。
【０００８】例えば、電源ラインにおいては、電源用リ
ード３４は電源用導体回路３５、スルーホール３６を介
して電源層３２に接続されている。特に電源用導体回路
３５の距離が長いため、電源ラインの全長に対する電源
用導体回路３５のパス長の比が大きくなり、電源層３２
のパス長の比が小さくなる。この結果、電源用導体回路
３５のインダクタンスが影響して電源ライン全体のイン
ダクタンスを充分に低減することができない。従って、
電源ノイズの発生を充分に防止できず、電子部品の誤動
作の防止が不十分であった。
ード３４は電源用導体回路３５、スルーホール３６を介
して電源層３２に接続されている。特に電源用導体回路
３５の距離が長いため、電源ラインの全長に対する電源
用導体回路３５のパス長の比が大きくなり、電源層３２
のパス長の比が小さくなる。この結果、電源用導体回路
３５のインダクタンスが影響して電源ライン全体のイン
ダクタンスを充分に低減することができない。従って、
電源ノイズの発生を充分に防止できず、電子部品の誤動
作の防止が不十分であった。
【０００９】また、後者の電子部品搭載装置において
は、リードフレームの信号用リードが電子部品搭載部の
近傍まで配置されているため、第一及び第二の補助電源
板４２，４４によりインダクタンスを低減することがで
きても、インナーリードの狭ピッチ化を図ることができ
ないという問題がある。
は、リードフレームの信号用リードが電子部品搭載部の
近傍まで配置されているため、第一及び第二の補助電源
板４２，４４によりインダクタンスを低減することがで
きても、インナーリードの狭ピッチ化を図ることができ
ないという問題がある。
【００１０】本発明は前記問題点に鑑みてなされたもの
であり、その目的は少なくとも電源ラインのインダクタ
ンスを低減するとともに、インナーリードの狭ピッチ化
を図ることができる電子部品搭載用基板を提供すること
にある。
であり、その目的は少なくとも電源ラインのインダクタ
ンスを低減するとともに、インナーリードの狭ピッチ化
を図ることができる電子部品搭載用基板を提供すること
にある。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに請求項１の発明では、リードフレームのリード及び
電子部品搭載部に搭載される電子部品との接続用導体回
路からなる信号層が形成された回路基板に、前記信号層
と別の層に少なくとも電源層を形成し、リードフレーム
の電源用リードに接続された接続用パッドと前記電源層
とを側面スルーホールを介して電気的に接続した。
めに請求項１の発明では、リードフレームのリード及び
電子部品搭載部に搭載される電子部品との接続用導体回
路からなる信号層が形成された回路基板に、前記信号層
と別の層に少なくとも電源層を形成し、リードフレーム
の電源用リードに接続された接続用パッドと前記電源層
とを側面スルーホールを介して電気的に接続した。
【００１２】また、請求項２の発明では、信号層が内層
として形成された回路基板の一方の面にＧＮＤ層を構成
するとともにリードフレームのリードと一体に形成され
たＧＮＤアイランドを接着し、他方の面に電源層を構成
するとともにリードフレームのリードと一体に形成され
た電源用アイランドを接着し、信号層の信号用導体回路
をスルーホールを介して信号用リード及び電子部品との
接続用導体回路に電気的に接続した。
として形成された回路基板の一方の面にＧＮＤ層を構成
するとともにリードフレームのリードと一体に形成され
たＧＮＤアイランドを接着し、他方の面に電源層を構成
するとともにリードフレームのリードと一体に形成され
た電源用アイランドを接着し、信号層の信号用導体回路
をスルーホールを介して信号用リード及び電子部品との
接続用導体回路に電気的に接続した。
【００１３】
【作用】請求項１の発明では、リードフレームの電源用
リードに接続された電源用接続パッドと電源層とが側面
スルーホールを介して接続されているため、回路基板外
周端面にて直ちに電源を電源層へ落とすことができる。
従って、電源用リードからボンディングワイヤとの接続
部までの電源ラインのパス長のうちインダクタンスの小
さい電源層の占める割合が多くなる。この結果、電源ラ
イン全体のインダクタンスが低減される。
リードに接続された電源用接続パッドと電源層とが側面
スルーホールを介して接続されているため、回路基板外
周端面にて直ちに電源を電源層へ落とすことができる。
従って、電源用リードからボンディングワイヤとの接続
部までの電源ラインのパス長のうちインダクタンスの小
さい電源層の占める割合が多くなる。この結果、電源ラ
イン全体のインダクタンスが低減される。
【００１４】また、リードフレームのリードが直接ボン
ディングワイヤにてＩＣチップ等の電子部品と接続され
るのではなく、接続用導体回路を介して接続される。こ
のため、接続用導体回路のボンディングワイヤとの接続
部の狭ピッチ化によってリードフレームのリードよりも
狭ピッチ化が可能となる。
ディングワイヤにてＩＣチップ等の電子部品と接続され
るのではなく、接続用導体回路を介して接続される。こ
のため、接続用導体回路のボンディングワイヤとの接続
部の狭ピッチ化によってリードフレームのリードよりも
狭ピッチ化が可能となる。
【００１５】請求項２の発明では、電源層及びＧＮＤ層
とリードフレームのリードとが一体に形成されているた
め、リードと電源層及びＧＮＤ層との接合部のインダク
タンスが０となり、電源ライン及びＧＮＤラインのイン
ダクタンスがより低減される。
とリードフレームのリードとが一体に形成されているた
め、リードと電源層及びＧＮＤ層との接合部のインダク
タンスが０となり、電源ライン及びＧＮＤラインのイン
ダクタンスがより低減される。
【００１６】
【実施例】〔実施例１〕以下、本発明を具体化した実施
例１を図１、図２に従って説明する。
例１を図１、図２に従って説明する。
【００１７】図１に示すように、電子部品搭載用基板Ｂ
は回路基板１の表面中央に電子部品搭載部２が形成さ
れ、その周囲には電源用導体回路３、信号用導体回路
４、ＧＮＤ用導体回路（図示しない）が形成されてい
る。これら各導体回路により信号層が構成されている。
回路基板１の裏面には電源層７が回路基板１の面積とほ
ぼ等しいベタパターンで形成されている。電源層７はス
ルーホール８を介して電源用導体回路３と電気的に接続
されている。前記回路基板１の材料にはポリイミド、エ
ポキシ、ビスマレイミド・トリアジン等を主成分とする
熱硬化性樹脂等の耐熱性、絶縁性を有する樹脂基材が使
用される。
は回路基板１の表面中央に電子部品搭載部２が形成さ
れ、その周囲には電源用導体回路３、信号用導体回路
４、ＧＮＤ用導体回路（図示しない）が形成されてい
る。これら各導体回路により信号層が構成されている。
回路基板１の裏面には電源層７が回路基板１の面積とほ
ぼ等しいベタパターンで形成されている。電源層７はス
ルーホール８を介して電源用導体回路３と電気的に接続
されている。前記回路基板１の材料にはポリイミド、エ
ポキシ、ビスマレイミド・トリアジン等を主成分とする
熱硬化性樹脂等の耐熱性、絶縁性を有する樹脂基材が使
用される。
【００１８】図１、図２に示すように、回路基板１の表
面端部には電源用接続パッド９ａが形成され、電源用接
続パッド９ａは回路基板１の側面に形成された側面スル
ーホール９を介して電源層７と接続されている。側面ス
ルーホール９は電子部品搭載用基板Ｂの外形線となる箇
所に常法によりスルーホールを形成し、ダイシングによ
る切断加工、あるいは金型による打ち抜き加工にて外形
加工を行うことにより形成される。なお、側面スルーホ
ール９の接続信頼性の向上のために、スルーホールめっ
き（Ｃｕ）を厚くしたり、Ｃｕめっき層の上に抗張力の
あるＮｉめっきを施してもよい。
面端部には電源用接続パッド９ａが形成され、電源用接
続パッド９ａは回路基板１の側面に形成された側面スル
ーホール９を介して電源層７と接続されている。側面ス
ルーホール９は電子部品搭載用基板Ｂの外形線となる箇
所に常法によりスルーホールを形成し、ダイシングによ
る切断加工、あるいは金型による打ち抜き加工にて外形
加工を行うことにより形成される。なお、側面スルーホ
ール９の接続信頼性の向上のために、スルーホールめっ
き（Ｃｕ）を厚くしたり、Ｃｕめっき層の上に抗張力の
あるＮｉめっきを施してもよい。
【００１９】前記電源用接続パッド９ａにはリードフレ
ームを構成する電源用リード１０がＳｎ系又はＰｂ系の
半田により電気的に接続されている。また、信号用導体
回路４の接続パッド４ａにはリードフレームを構成する
信号用リード１１が半田により電気的に接続されてい
る。また、図示しないＧＮＤ用導体回路の接続パッドに
はＧＮＤリードが同様に接続されている。リードフレー
ムの材質には例えば、Ｆｅ−Ｎｉ合金（所謂４２アロ
イ）、Ｃｕ合金等が使用される。また、各リードとパッ
ドとの接続はＡｕ、Ｓｎ等のめっき層をそれぞれ形成し
て熱圧着してもよい。
ームを構成する電源用リード１０がＳｎ系又はＰｂ系の
半田により電気的に接続されている。また、信号用導体
回路４の接続パッド４ａにはリードフレームを構成する
信号用リード１１が半田により電気的に接続されてい
る。また、図示しないＧＮＤ用導体回路の接続パッドに
はＧＮＤリードが同様に接続されている。リードフレー
ムの材質には例えば、Ｆｅ−Ｎｉ合金（所謂４２アロ
イ）、Ｃｕ合金等が使用される。また、各リードとパッ
ドとの接続はＡｕ、Ｓｎ等のめっき層をそれぞれ形成し
て熱圧着してもよい。
【００２０】そして、電子部品搭載用基板Ｂは前記電子
部品搭載部２にＩＣチップ５が搭載され、ＩＣチップ５
の電源用端子、信号用端子及びＧＮＤ用端子が電源用導
体回路３、信号用導体回路４及びＧＮＤ用導体回路にボ
ンディングワイヤ６にてそれぞれ電気的に接続される。
そして、封止樹脂（二点鎖線にて図示）１２により封止
されて電子部品搭載装置となる。
部品搭載部２にＩＣチップ５が搭載され、ＩＣチップ５
の電源用端子、信号用端子及びＧＮＤ用端子が電源用導
体回路３、信号用導体回路４及びＧＮＤ用導体回路にボ
ンディングワイヤ６にてそれぞれ電気的に接続される。
そして、封止樹脂（二点鎖線にて図示）１２により封止
されて電子部品搭載装置となる。
【００２１】上記のように構成された電子部品搭載用基
板Ｂにおいては、電源ラインは電源用リード１０、電源
用接続パッド９ａ、側面スルーホール９、電源層７、ス
ルーホール８、電源用導体回路３から構成されている。
この電源ラインでは電源用リード１０と電源層７との接
続を電源用接続パッド９ａに直接接続された側面スルー
ホール９を介して行っている。このため、従来とは異な
り、回路基板１外周端面にて直ちに電源用リード１０か
ら電源層７へ導通させることができる。従って、インダ
クタンスの小さな電源層７による電源ラインのパス長が
多くなり、電源ライン全体のインダクタンスを低減する
ことができる。その結果、電源ノイズの発生を防止する
ことができ、電子部品搭載装置の電気的信頼性が向上
し、動作速度のより高速化を図ることができる。
板Ｂにおいては、電源ラインは電源用リード１０、電源
用接続パッド９ａ、側面スルーホール９、電源層７、ス
ルーホール８、電源用導体回路３から構成されている。
この電源ラインでは電源用リード１０と電源層７との接
続を電源用接続パッド９ａに直接接続された側面スルー
ホール９を介して行っている。このため、従来とは異な
り、回路基板１外周端面にて直ちに電源用リード１０か
ら電源層７へ導通させることができる。従って、インダ
クタンスの小さな電源層７による電源ラインのパス長が
多くなり、電源ライン全体のインダクタンスを低減する
ことができる。その結果、電源ノイズの発生を防止する
ことができ、電子部品搭載装置の電気的信頼性が向上
し、動作速度のより高速化を図ることができる。
【００２２】また、信号ラインは信号用リード１１が回
路基板１の周縁に形成された信号用接続パッド４ａにお
いて信号用導体回路４に接続され、信号用導体回路４が
ボンディングワイヤ６にてＩＣチップ５と接続されるよ
うになっている。従って、この構成では、信号用リード
１１とＩＣチップ５の端子とを直接ボンディングワイヤ
６で接続した構成と比較してインナーリードの狭ピッチ
化を図ることができる。また、電子部品の多ピン化を図
ることができるとともに、回路設計の自由度が大きくな
る。
路基板１の周縁に形成された信号用接続パッド４ａにお
いて信号用導体回路４に接続され、信号用導体回路４が
ボンディングワイヤ６にてＩＣチップ５と接続されるよ
うになっている。従って、この構成では、信号用リード
１１とＩＣチップ５の端子とを直接ボンディングワイヤ
６で接続した構成と比較してインナーリードの狭ピッチ
化を図ることができる。また、電子部品の多ピン化を図
ることができるとともに、回路設計の自由度が大きくな
る。
【００２３】〔実施例２〕次に、実施例２について説明
する。この実施例では回路基板１がＧＮＤ層を含む３層
に形成されるとともに、放熱板が設けられている点が前
記実施例１と異なる。
する。この実施例では回路基板１がＧＮＤ層を含む３層
に形成されるとともに、放熱板が設けられている点が前
記実施例１と異なる。
【００２４】図３に示すように、回路基板１の内層には
電源層７が形成され、裏面にＧＮＤ層１６がベタパター
ンで形成されている。回路基板１には電子部品搭載部を
構成する透孔１ａが形成されるとともに、透孔１ａの裏
面側開口部を塞ぐように金属製のヒートシンク（放熱
板）１７が導電性接着剤等によりＧＮＤ層１６に貼着さ
れている。回路基板１の表面には透孔１ａの周囲に電源
用導体回路３及び信号用導体回路が形成され、外周部に
電源用接続パッド９ａ及びＧＮＤ用接続パッド１８が形
成されている。
電源層７が形成され、裏面にＧＮＤ層１６がベタパター
ンで形成されている。回路基板１には電子部品搭載部を
構成する透孔１ａが形成されるとともに、透孔１ａの裏
面側開口部を塞ぐように金属製のヒートシンク（放熱
板）１７が導電性接着剤等によりＧＮＤ層１６に貼着さ
れている。回路基板１の表面には透孔１ａの周囲に電源
用導体回路３及び信号用導体回路が形成され、外周部に
電源用接続パッド９ａ及びＧＮＤ用接続パッド１８が形
成されている。
【００２５】前記電源用導体回路３はスルーホール８を
介して電源層７と接続され、電源層７と電源用接続パッ
ド９ａとは側面スルーホール９を介して接続されてい
る。また、ＧＮＤ用接続パッド１８とＧＮＤ層１６とが
回路基板１の側面に別に形成された側面スルーホール１
９を介して接続されている。
介して電源層７と接続され、電源層７と電源用接続パッ
ド９ａとは側面スルーホール９を介して接続されてい
る。また、ＧＮＤ用接続パッド１８とＧＮＤ層１６とが
回路基板１の側面に別に形成された側面スルーホール１
９を介して接続されている。
【００２６】電源用接続パッド９ａには電源用リード１
０が接続され、ＧＮＤ用接続パッド１８にはリードフレ
ームを構成するＧＮＤ用リード２０が半田により電気的
に接続されている。また、信号用導体回路の接続パッド
に信号用リードが接続されている。そして、透孔１ａと
対応するヒートシンク１７上にＩＣチップ５が搭載され
た状態で、電子部品搭載用基板Ｂが樹脂封止されて電子
部品搭載装置となる。なお、ＩＣチップ５のＧＮＤ用端
子とヒートシンク１７及びＩＣチップ５の電源用端子と
電源用導体回路３とがボンディングワイヤ６を介してそ
れぞれ電気的に接続されている。また、電子部品搭載用
基板Ｂはヒートシンク１７のＩＣチップ５が搭載された
面とは反対側の面が露出した状態で封止樹脂（二点鎖線
にて図示）１２により封止されて電子部品搭載装置とな
る。
０が接続され、ＧＮＤ用接続パッド１８にはリードフレ
ームを構成するＧＮＤ用リード２０が半田により電気的
に接続されている。また、信号用導体回路の接続パッド
に信号用リードが接続されている。そして、透孔１ａと
対応するヒートシンク１７上にＩＣチップ５が搭載され
た状態で、電子部品搭載用基板Ｂが樹脂封止されて電子
部品搭載装置となる。なお、ＩＣチップ５のＧＮＤ用端
子とヒートシンク１７及びＩＣチップ５の電源用端子と
電源用導体回路３とがボンディングワイヤ６を介してそ
れぞれ電気的に接続されている。また、電子部品搭載用
基板Ｂはヒートシンク１７のＩＣチップ５が搭載された
面とは反対側の面が露出した状態で封止樹脂（二点鎖線
にて図示）１２により封止されて電子部品搭載装置とな
る。
【００２７】上記のように構成された電子部品搭載用基
板Ｂにおいては、電源ラインは実施例１と同様の構成と
なっているため、前記実施例と同様に電源ライン全体の
インダクタンスを低減することができる。
板Ｂにおいては、電源ラインは実施例１と同様の構成と
なっているため、前記実施例と同様に電源ライン全体の
インダクタンスを低減することができる。
【００２８】また、ＧＮＤラインはＧＮＤ用リード２
０、ＧＮＤ用接続パッド１８、側面スルーホール１９、
ＧＮＤ層１６、ヒートシンク１７から構成されている。
このＧＮＤラインではＧＮＤ用リード２０とＧＮＤ層１
６との接続をＧＮＤ用接続パッド１８に直接接続された
側面スルーホール１９を介して行っている。従って、従
来とは異なり、インダクタンスの小さなＧＮＤ層１６に
よるＧＮＤラインのパス長の比が大きなり、前記実施例
１と比較してＧＮＤライン全体のインダクタンスを低減
することができる。この結果、ＧＮＤ及び電源ラインの
インダクタンスが低減され、電源ノイズの発生をより防
止することができ、電子部品搭載装置の電気的信頼性が
より向上する。
０、ＧＮＤ用接続パッド１８、側面スルーホール１９、
ＧＮＤ層１６、ヒートシンク１７から構成されている。
このＧＮＤラインではＧＮＤ用リード２０とＧＮＤ層１
６との接続をＧＮＤ用接続パッド１８に直接接続された
側面スルーホール１９を介して行っている。従って、従
来とは異なり、インダクタンスの小さなＧＮＤ層１６に
よるＧＮＤラインのパス長の比が大きなり、前記実施例
１と比較してＧＮＤライン全体のインダクタンスを低減
することができる。この結果、ＧＮＤ及び電源ラインの
インダクタンスが低減され、電源ノイズの発生をより防
止することができ、電子部品搭載装置の電気的信頼性が
より向上する。
【００２９】さらに、電子部品搭載用基板ＢのＧＮＤ層
１６にはヒートシンク１７が貼着されているため、ＩＣ
チップ５の動作時に発生する熱の放熱性を向上すること
ができる。また、ヒートシンク１７もＧＮＤラインの役
割の担うことになり、ＧＮＤライン全体のインダクタン
スをより低減することができる。
１６にはヒートシンク１７が貼着されているため、ＩＣ
チップ５の動作時に発生する熱の放熱性を向上すること
ができる。また、ヒートシンク１７もＧＮＤラインの役
割の担うことになり、ＧＮＤライン全体のインダクタン
スをより低減することができる。
【００３０】〔実施例３〕次に、実施例３について説明
する。この実施例では電源層及びＧＮＤ層がリードフレ
ームのリードと一体のアイランドによって構成されてい
る点が前記実施例と異なっている。図４に示すように、
回路基板１の内層は信号層を構成する信号用導体回路４
が形成されている。回路基板１の中央には電子部品搭載
部を構成する透孔１ａが形成されている。回路基板１の
表面にはＧＮＤ層としてのＧＮＤアイランド２１が透孔
１ａの一方を塞ぐように接着されている。回路基板１の
裏面には電源層としての電源アイランド２２が接着され
ている。前記ＧＮＤ及び電源アイランド２１、２２はリ
ードフレームの一部を構成している。すなわち、ＧＮＤ
及び電源アイランド２１、２２はＧＮＤ及び電源用リー
ド２１ａ、２２ａとそれぞれ一体に形成されている。
する。この実施例では電源層及びＧＮＤ層がリードフレ
ームのリードと一体のアイランドによって構成されてい
る点が前記実施例と異なっている。図４に示すように、
回路基板１の内層は信号層を構成する信号用導体回路４
が形成されている。回路基板１の中央には電子部品搭載
部を構成する透孔１ａが形成されている。回路基板１の
表面にはＧＮＤ層としてのＧＮＤアイランド２１が透孔
１ａの一方を塞ぐように接着されている。回路基板１の
裏面には電源層としての電源アイランド２２が接着され
ている。前記ＧＮＤ及び電源アイランド２１、２２はリ
ードフレームの一部を構成している。すなわち、ＧＮＤ
及び電源アイランド２１、２２はＧＮＤ及び電源用リー
ド２１ａ、２２ａとそれぞれ一体に形成されている。
【００３１】図５に示すように、電源アイランド２２は
その中央に透孔１ａの面積よりも大面積の開口２２ｂが
形成されいる。この開口２２ｂ内における回路基板１上
には信号用導体回路２３が形成されている。信号用導体
回路２３はスルーホール２３ａを介して信号用導体回路
４と電気的に接続されている。
その中央に透孔１ａの面積よりも大面積の開口２２ｂが
形成されいる。この開口２２ｂ内における回路基板１上
には信号用導体回路２３が形成されている。信号用導体
回路２３はスルーホール２３ａを介して信号用導体回路
４と電気的に接続されている。
【００３２】また、図６に示すように、ＧＮＤアイラン
ド２１は回路基板１よりも小面積に形成され、ＧＮＤア
イランド２１の周囲の回路基板１上には信号用リード
（図示せず）に接続される信号用導体回路２４が形成さ
れている。この信号用導体回路２４はスルーホール２４
ａを介して信号用導体回路４と電気的に接続されてい
る。
ド２１は回路基板１よりも小面積に形成され、ＧＮＤア
イランド２１の周囲の回路基板１上には信号用リード
（図示せず）に接続される信号用導体回路２４が形成さ
れている。この信号用導体回路２４はスルーホール２４
ａを介して信号用導体回路４と電気的に接続されてい
る。
【００３３】そして、ＩＣチップ５が回路基板１に形成
された透孔１ａ内のＧＮＤアイランド２１表面に搭載さ
れた状態で電子部品搭載用基板Ｂが樹脂封止されて電子
部品搭載装置となる。なお、ＩＣチップ５のＧＮＤ用端
子とＧＮＤアイランド２１及びＩＣチップ５の電源用端
子と電源アイランド２２とがそれぞれボンディングワイ
ヤ６を介して電気的に接続される。また、本実施例では
ＧＮＤアイランド２１は放熱板も兼ねるようになってお
り、ＧＮＤアイランド２１のＩＣチップ５が搭載された
面とは反対側の面が露出した状態で封止樹脂（二点鎖線
にて図示）１２により封止される。
された透孔１ａ内のＧＮＤアイランド２１表面に搭載さ
れた状態で電子部品搭載用基板Ｂが樹脂封止されて電子
部品搭載装置となる。なお、ＩＣチップ５のＧＮＤ用端
子とＧＮＤアイランド２１及びＩＣチップ５の電源用端
子と電源アイランド２２とがそれぞれボンディングワイ
ヤ６を介して電気的に接続される。また、本実施例では
ＧＮＤアイランド２１は放熱板も兼ねるようになってお
り、ＧＮＤアイランド２１のＩＣチップ５が搭載された
面とは反対側の面が露出した状態で封止樹脂（二点鎖線
にて図示）１２により封止される。
【００３４】上記のように構成された電子部品搭載用基
板Ｂにおいては、電源用リード２２ａと、電源層を構成
する電源アイランド２２とが一体に形成されているた
め、リードと電源層との接合部のインダクタンスが０と
なる。また、ボンディングワイヤ６が直接電源アイラン
ド２２に接続される。従って、電源ラインのインダクタ
ンスを前記両実施例の構成に比較してより低減すること
ができる。
板Ｂにおいては、電源用リード２２ａと、電源層を構成
する電源アイランド２２とが一体に形成されているた
め、リードと電源層との接合部のインダクタンスが０と
なる。また、ボンディングワイヤ６が直接電源アイラン
ド２２に接続される。従って、電源ラインのインダクタ
ンスを前記両実施例の構成に比較してより低減すること
ができる。
【００３５】同様に、ＧＮＤリード２１ａとＧＮＤ層を
構成するＧＮＤアイランド２１とが一体に形成されてい
るためリードとＧＮＤ層との接合部のインダクタンスが
０となる。また、ボンディングワイヤ６が直接ＧＮＤア
イランド２１に接続されている。従って、ＧＮＤライン
のインダクタンスもより低減することができる。
構成するＧＮＤアイランド２１とが一体に形成されてい
るためリードとＧＮＤ層との接合部のインダクタンスが
０となる。また、ボンディングワイヤ６が直接ＧＮＤア
イランド２１に接続されている。従って、ＧＮＤライン
のインダクタンスもより低減することができる。
【００３６】また、信号ラインは回路基板１の表裏に形
成された信号用導体回路２３，２４と内層に形成された
信号用導体回路４とから構成されているため、インナー
リードの狭ピッチ化を図ることができる。
成された信号用導体回路２３，２４と内層に形成された
信号用導体回路４とから構成されているため、インナー
リードの狭ピッチ化を図ることができる。
【００３７】さらに、ＧＮＤアイランド２１は放熱板を
兼ねるため、ヒートシンク等を必要とせず、その分の低
コスト化を図ることができる。なお、本発明は上記各実
施例のみに限定されることはなく、本発明の趣旨を逸脱
しない範囲で以下のようにしてもよい。 （１）上記実施例２では回路基板１のＧＮＤ層１６にヒ
ートシンク１７を貼着したが、このヒートシンク１７を
なくしてもよい。この場合、回路基板１の表面にＧＮＤ
用導体回路を設け、そのＧＮＤ用導体回路とＧＮＤ層１
６とをスルーホールで接続すればよい。 （２）上記実施例２では回路基板１の電源層７を内層
に、ＧＮＤ層１６を外層に形成したが、逆に電源層７を
外層に、ＧＮＤ層を内層に形成してもよい。 （３）上記実施例３ではＩＣチップ５のＧＮＤ用端子と
ＧＮＤアイランド２１とをボンディングワイヤ６にて電
気的に接続したが、回路基板１の裏面にＧＮＤ用導体回
路を形成し、スルーホールあるいは透孔１ａの壁面に形
成された側面スルーホールを介してＧＮＤアイランド２
１と接続するようにしてもよい。 （４）上記実施例１及び実施例２では、電源層７を一層
のみ設けたが、電圧の異なる電源層７を別々に設けても
よい。
兼ねるため、ヒートシンク等を必要とせず、その分の低
コスト化を図ることができる。なお、本発明は上記各実
施例のみに限定されることはなく、本発明の趣旨を逸脱
しない範囲で以下のようにしてもよい。 （１）上記実施例２では回路基板１のＧＮＤ層１６にヒ
ートシンク１７を貼着したが、このヒートシンク１７を
なくしてもよい。この場合、回路基板１の表面にＧＮＤ
用導体回路を設け、そのＧＮＤ用導体回路とＧＮＤ層１
６とをスルーホールで接続すればよい。 （２）上記実施例２では回路基板１の電源層７を内層
に、ＧＮＤ層１６を外層に形成したが、逆に電源層７を
外層に、ＧＮＤ層を内層に形成してもよい。 （３）上記実施例３ではＩＣチップ５のＧＮＤ用端子と
ＧＮＤアイランド２１とをボンディングワイヤ６にて電
気的に接続したが、回路基板１の裏面にＧＮＤ用導体回
路を形成し、スルーホールあるいは透孔１ａの壁面に形
成された側面スルーホールを介してＧＮＤアイランド２
１と接続するようにしてもよい。 （４）上記実施例１及び実施例２では、電源層７を一層
のみ設けたが、電圧の異なる電源層７を別々に設けても
よい。
【００３８】
【発明の効果】以上詳述したように、本発明によれば、
少なくとも電源ラインとして使用される電源層の割合を
多くして電源ラインのインダクタンスを低減することが
でき、電子部品搭載装置の電気的特性が向上し、動作速
度のより高速化を図ることができる。また、回路基板上
の導体回路に信号用リードが接続されるため、インナー
リードの狭ピッチ化が可能となり、電子部品の多ピン化
を図ることができるとともに、回路設計の自由度が大き
くなる。また、請求項２の発明では、電源ライン及びＧ
ＮＤラインのインダクタンスをより低減できるという優
れた効果を奏する。
少なくとも電源ラインとして使用される電源層の割合を
多くして電源ラインのインダクタンスを低減することが
でき、電子部品搭載装置の電気的特性が向上し、動作速
度のより高速化を図ることができる。また、回路基板上
の導体回路に信号用リードが接続されるため、インナー
リードの狭ピッチ化が可能となり、電子部品の多ピン化
を図ることができるとともに、回路設計の自由度が大き
くなる。また、請求項２の発明では、電源ライン及びＧ
ＮＤラインのインダクタンスをより低減できるという優
れた効果を奏する。
【図１】本発明の実施例１の電子部品搭載用基板を示す
模式断面図である。
模式断面図である。
【図２】同じく、電子部品搭載用基板の部分概略斜視図
である。
である。
【図３】実施例２の電子部品搭載用基板を示す模式断面
図である。
図である。
【図４】実施例３の電子部品搭載用基板を示す模式断面
図である。
図である。
【図５】同じく、電子部品搭載用基板の裏面を示す模式
図である。
図である。
【図６】同じく、電子部品搭載用基板の表面を示す模式
図である。
図である。
【図７】従来例の電子部品搭載用基板を示す模式断面図
である。
である。
【図８】別の従来例の電子部品搭載用基板を示す模式断
面図である。
面図である。
１…回路基板、５…ＩＣチップ、７…電源層、８…スル
ーホール、９…側面スルーホール、９ａ…電源用接続パ
ッド、１０…電源用リード、１６…ＧＮＤ層、１８…Ｇ
ＮＤ用接続パッド、２０…ＧＮＤ用リード、２１…ＧＮ
Ｄアイランド、２２…電源アイランド。
ーホール、９…側面スルーホール、９ａ…電源用接続パ
ッド、１０…電源用リード、１６…ＧＮＤ層、１８…Ｇ
ＮＤ用接続パッド、２０…ＧＮＤ用リード、２１…ＧＮ
Ｄアイランド、２２…電源アイランド。
フロントページの続き (56)参考文献 特開 平３−222351（ＪＰ，Ａ) 特開 平３−203357（ＪＰ，Ａ) 特開 昭58−53853（ＪＰ，Ａ) 特開 平２−164056（ＪＰ，Ａ) 実開 平３−110857（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 H01L 23/12
Claims (2)
- 【請求項１】 リードフレームのリード及び電子部品搭
載部に搭載される電子部品との接続用導体回路からなる
信号層が形成された回路基板に、前記信号層と別の層に
少なくとも電源層を形成し、リードフレームの電源用リ
ードに接続された接続用パッドと前記電源層とを側面ス
ルーホールを介して電気的に接続したことを特徴とする
電子部品搭載用基板。 - 【請求項２】 信号層が内層として形成された回路基板
の一方の面にＧＮＤ層を構成するとともにリードフレー
ムのリードと一体に形成されたＧＮＤアイランドを接着
し、他方の面に電源層を構成するとともにリードフレー
ムのリードと一体に形成された電源用アイランドを接着
し、信号層の信号用導体回路をスルーホールを介して信
号用リード及び電子部品との接続用導体回路に電気的に
接続したことを特徴とする電子部品搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26758492A JP3193788B2 (ja) | 1992-10-06 | 1992-10-06 | 電子部品搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26758492A JP3193788B2 (ja) | 1992-10-06 | 1992-10-06 | 電子部品搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06120404A JPH06120404A (ja) | 1994-04-28 |
| JP3193788B2 true JP3193788B2 (ja) | 2001-07-30 |
Family
ID=17446798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26758492A Expired - Lifetime JP3193788B2 (ja) | 1992-10-06 | 1992-10-06 | 電子部品搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3193788B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4037589B2 (ja) * | 2000-03-07 | 2008-01-23 | 三菱電機株式会社 | 樹脂封止形電力用半導体装置 |
-
1992
- 1992-10-06 JP JP26758492A patent/JP3193788B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06120404A (ja) | 1994-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5468994A (en) | High pin count package for semiconductor device | |
| US7217997B2 (en) | Ground arch for wirebond ball grid arrays | |
| JP2881575B2 (ja) | ヒートシンク付着ボールグリッドアレイ半導体パッケージ | |
| KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
| JP3032964B2 (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
| JP3051011B2 (ja) | パワ−モジュ−ル | |
| JP2910670B2 (ja) | 半導体実装構造 | |
| US20010045644A1 (en) | Semiconductor package having heat sink at the outer surface | |
| JP2546195B2 (ja) | 樹脂封止型半導体装置 | |
| JP2509027B2 (ja) | 半導体装置 | |
| JP3063846B2 (ja) | 半導体装置 | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| KR100248035B1 (ko) | 반도체 패키지 | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| JP3193788B2 (ja) | 電子部品搭載用基板 | |
| JPH03174749A (ja) | 半導体装置 | |
| GB2370687A (en) | An integrated circuit package | |
| JP2803656B2 (ja) | 半導体装置 | |
| JP2823066B2 (ja) | Ｂｇａ型半導体装置 | |
| JPH10275887A (ja) | 半導体装置 | |
| WO1999013509A1 (en) | Semiconductor device | |
| JP3297959B2 (ja) | 半導体装置 | |
| JPH06302757A (ja) | 電子部品搭載装置及びその実装方法 | |
| JP2653504B2 (ja) | 半導体装置 | |
| KR19980025877A (ko) | 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080525 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080525 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20120525 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20130525 |