JPH06302757A - 電子部品搭載装置及びその実装方法 - Google Patents
電子部品搭載装置及びその実装方法Info
- Publication number
- JPH06302757A JPH06302757A JP11370693A JP11370693A JPH06302757A JP H06302757 A JPH06302757 A JP H06302757A JP 11370693 A JP11370693 A JP 11370693A JP 11370693 A JP11370693 A JP 11370693A JP H06302757 A JPH06302757 A JP H06302757A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- component mounting
- electronic component
- wiring board
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
(57)【要約】
【目的】 半導体チップ搭載装置の配線基板に搭載した
半導体素子の複数の共通電極を１つにまとめて配線基板
の裏側から取り出す。 【構成】 複数のリード２１の固定された配線基板１０
の表面側の半導体チップ搭載部１１の周囲にグランド接
続部１２と電源接続部１３とを設け、これに対応して配
線基板の裏面側に裏面グランド電極部１４と裏面電源電
極部１５を設ける。表面側の両接続部と裏面側の両電極
部とをスルーホール１２ａと１３ａを介して接続させ
る。配線基板に半導体チップを搭載し、半導体チップの
グランド電極と電源電極を共通のグランド接続部及び電
源接続部にワイヤ接続させる。樹脂モールドを行い完成
した半導体装置を、部品実装基板４０の電極４１にはん
だにより接着させる際に、裏面グランド電極及び裏面電
源電極を部品実装基板の所定の電極にはんだ接続させ
る。
半導体素子の複数の共通電極を１つにまとめて配線基板
の裏側から取り出す。 【構成】 複数のリード２１の固定された配線基板１０
の表面側の半導体チップ搭載部１１の周囲にグランド接
続部１２と電源接続部１３とを設け、これに対応して配
線基板の裏面側に裏面グランド電極部１４と裏面電源電
極部１５を設ける。表面側の両接続部と裏面側の両電極
部とをスルーホール１２ａと１３ａを介して接続させ
る。配線基板に半導体チップを搭載し、半導体チップの
グランド電極と電源電極を共通のグランド接続部及び電
源接続部にワイヤ接続させる。樹脂モールドを行い完成
した半導体装置を、部品実装基板４０の電極４１にはん
だにより接着させる際に、裏面グランド電極及び裏面電
源電極を部品実装基板の所定の電極にはんだ接続させ
る。
Description
【０００１】
【産業上の利用分野】本発明は、電子部品搭載装置に係
り、特にリードフレーム等に電子部品を搭載した後これ
をモールド樹脂により封止する形式の電子部品搭載装置
に関する。
り、特にリードフレーム等に電子部品を搭載した後これ
をモールド樹脂により封止する形式の電子部品搭載装置
に関する。
【０００２】
【従来の技術】従来、この種の電子部品搭載装置として
は、例えばＱＦＰタイプのものが知られており、図９
（ａ）に示すようにリードフレームに直接半導体素子等
を組み付けてさらに樹脂モールドしたものや、あるいは
図９（ｂ）に示すようにリードフレームを固定した配線
基板に半導体素子を組み付けてさらに樹脂モールドした
もの等が知られている。
は、例えばＱＦＰタイプのものが知られており、図９
（ａ）に示すようにリードフレームに直接半導体素子等
を組み付けてさらに樹脂モールドしたものや、あるいは
図９（ｂ）に示すようにリードフレームを固定した配線
基板に半導体素子を組み付けてさらに樹脂モールドした
もの等が知られている。
【０００３】
【発明が解決しようとする課題】ところで、上記電子部
品搭載装置は、半導体素子の高集積化や多数の半導体素
子を同一基板へ組み付けるいわゆるマルチチップ化等に
伴い必然的にリードのピッチが狭くなると共に、パッケ
ージのサイズが大きくなる。リードの狭ピッチ化によ
り、エッチング，スタンピング等のリード加工が困難に
なりリードフレームの製造歩留りが低下すると共にコス
トが上昇するという問題がある。また、リードの幅が細
くなることにより、リードの強度が低下して変形し易く
なると共にリードインダクタンスが増加するという問題
がある。また、パッケージサイズの大型化は、実装空間
を多く必要とするため、部品実装基板及びこれを用いる
電子機器等の小型化の要請に反するという問題がある。
さらに、上記マルチチップ搭載モジュール（以下、ＭＣ
Ｍと記す）の場合、各半導体素子の歩留りの積がＭＣＭ
の歩留りとなるため、ＭＣＭの歩留りが低下するという
問題もある。本発明は、上記した各問題に対処した電子
部品搭載装置を提供することを目的とする。
品搭載装置は、半導体素子の高集積化や多数の半導体素
子を同一基板へ組み付けるいわゆるマルチチップ化等に
伴い必然的にリードのピッチが狭くなると共に、パッケ
ージのサイズが大きくなる。リードの狭ピッチ化によ
り、エッチング，スタンピング等のリード加工が困難に
なりリードフレームの製造歩留りが低下すると共にコス
トが上昇するという問題がある。また、リードの幅が細
くなることにより、リードの強度が低下して変形し易く
なると共にリードインダクタンスが増加するという問題
がある。また、パッケージサイズの大型化は、実装空間
を多く必要とするため、部品実装基板及びこれを用いる
電子機器等の小型化の要請に反するという問題がある。
さらに、上記マルチチップ搭載モジュール（以下、ＭＣ
Ｍと記す）の場合、各半導体素子の歩留りの積がＭＣＭ
の歩留りとなるため、ＭＣＭの歩留りが低下するという
問題もある。本発明は、上記した各問題に対処した電子
部品搭載装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に、上記請求項１に係る発明の構成上の特徴は、絶縁板
の表面側に設けた電子部品を搭載する電子部品搭載部
と、同表面側に設けた少なくとも１つの表面電極部と、
同表面電極部に対応して絶縁板の裏面側に設けた裏面電
極部と、絶縁板を貫通して表面電極部と裏面電極部とを
連結するスルーホールとを備えてなる配線基板と、配線
基板の表面側に固定した複数のリードと、配線基板の裏
面側を露出させた状態で同配線基板及び配線基板から突
出したリードの一部分を封止した樹脂モールド層とを設
けたことにある。
に、上記請求項１に係る発明の構成上の特徴は、絶縁板
の表面側に設けた電子部品を搭載する電子部品搭載部
と、同表面側に設けた少なくとも１つの表面電極部と、
同表面電極部に対応して絶縁板の裏面側に設けた裏面電
極部と、絶縁板を貫通して表面電極部と裏面電極部とを
連結するスルーホールとを備えてなる配線基板と、配線
基板の表面側に固定した複数のリードと、配線基板の裏
面側を露出させた状態で同配線基板及び配線基板から突
出したリードの一部分を封止した樹脂モールド層とを設
けたことにある。
【０００５】また、上記請求項２に係る発明の構成上の
特徴は、前記請求項１に記載の電子部品搭載装置を部品
実装基板に実装する際に、裏面電極部を部品実装基板の
所定の電極部に接続させるようにしたことにある。
特徴は、前記請求項１に記載の電子部品搭載装置を部品
実装基板に実装する際に、裏面電極部を部品実装基板の
所定の電極部に接続させるようにしたことにある。
【０００６】また、上記請求項３に係る発明の構成上の
特徴は、前記請求項１に記載の電子部品搭載装置におい
て、配線基板の裏面電極部に所定の電極端子を接着させ
て搭載した電子部品を設けたことにある。
特徴は、前記請求項１に記載の電子部品搭載装置におい
て、配線基板の裏面電極部に所定の電極端子を接着させ
て搭載した電子部品を設けたことにある。
【０００７】
【発明の作用・効果】上記のように構成した請求項１に
係る発明においては、リードフレームの複数のリードを
表面側に固定した配線基板に電子部品を搭載した後、電
子部品の所定の電極を配線基板の所定の表面電極部に接
続する。そして、配線基板の裏面側を露出させた状態で
配線基板及び同配線基板から突出したリードの一部分を
モールド樹脂により封止することにより、配線基板の裏
面電極が表面に露出した電子部品搭載装置が得られる。
この裏面電極部を部品実装基板の電極への接続等に利用
することにより、電子部品搭載装置のリードの本数を削
減することができ、リードフレームの加工性及び信頼性
の向上や、リードインダクタンスの低減を図ることがで
きる。また、他の電子部品との接続等に利用することに
より、電子部品搭載装置のサイズの縮小化及び実装密度
の向上を図ることができ、部品実装基板及びこれを用い
る電子機器等の小型化に寄与することができる。
係る発明においては、リードフレームの複数のリードを
表面側に固定した配線基板に電子部品を搭載した後、電
子部品の所定の電極を配線基板の所定の表面電極部に接
続する。そして、配線基板の裏面側を露出させた状態で
配線基板及び同配線基板から突出したリードの一部分を
モールド樹脂により封止することにより、配線基板の裏
面電極が表面に露出した電子部品搭載装置が得られる。
この裏面電極部を部品実装基板の電極への接続等に利用
することにより、電子部品搭載装置のリードの本数を削
減することができ、リードフレームの加工性及び信頼性
の向上や、リードインダクタンスの低減を図ることがで
きる。また、他の電子部品との接続等に利用することに
より、電子部品搭載装置のサイズの縮小化及び実装密度
の向上を図ることができ、部品実装基板及びこれを用い
る電子機器等の小型化に寄与することができる。
【０００８】また、上記のように構成した請求項２に係
る発明においては、電子部品の複数の共通電極例えばグ
ランド電極，電源電極等を一括して所定の表面電極部に
接続することにより、スルーホールを介して対応する裏
面電極部にも接続される。そして、電子部品搭載装置を
所定の部品実装基板に実装させる際に、裏面電極部を部
品実装基板の所定の電極部に接続することによりこれら
共通電極を一括して処理する事ができるので、電子部品
搭載装置のリード本数を大幅に削減させることができ
る。その結果、相対的に電子部品搭載装置のサイズを小
さくすることができ、部品搭載基板及びこれをもちいる
電子機器等の小型化に寄与することができる。また、リ
ードの幅等を適正サイズにすることが可能になり、リー
ドの加工性の向上、リード強度の改善による信頼性の向
上等の効果が得られる。また、電源，グランド電極等の
共通電極の一本化と共にその導体パスを短くかつ太くす
ることができるのでリードインダクタンスを低減させる
ことができ、電子回路への誘導ノイズ等の影響を少なく
することができる。さらに、共通電極を短い導体パスに
よって部品実装基板に接続させることができるので、電
子部品搭載装置の放熱性を改善することもできる。
る発明においては、電子部品の複数の共通電極例えばグ
ランド電極，電源電極等を一括して所定の表面電極部に
接続することにより、スルーホールを介して対応する裏
面電極部にも接続される。そして、電子部品搭載装置を
所定の部品実装基板に実装させる際に、裏面電極部を部
品実装基板の所定の電極部に接続することによりこれら
共通電極を一括して処理する事ができるので、電子部品
搭載装置のリード本数を大幅に削減させることができ
る。その結果、相対的に電子部品搭載装置のサイズを小
さくすることができ、部品搭載基板及びこれをもちいる
電子機器等の小型化に寄与することができる。また、リ
ードの幅等を適正サイズにすることが可能になり、リー
ドの加工性の向上、リード強度の改善による信頼性の向
上等の効果が得られる。また、電源，グランド電極等の
共通電極の一本化と共にその導体パスを短くかつ太くす
ることができるのでリードインダクタンスを低減させる
ことができ、電子回路への誘導ノイズ等の影響を少なく
することができる。さらに、共通電極を短い導体パスに
よって部品実装基板に接続させることができるので、電
子部品搭載装置の放熱性を改善することもできる。
【０００９】また、上記のように構成した請求項３に係
る発明においては、他の電子部品をその電極端子を電子
部品搭載装置の配線基板の裏面電極部に接着して搭載し
たことにより、電子部品搭載装置に複数の電子部品を組
み込むいわゆるマルチチップモジュールにおけるリード
フレームの狭ピッチ化、レイアウトの複雑化等の問題を
回避することができる。また、電子部品搭載装置と他の
電子部品とを一体化したことにより、両者を別個に部品
実装基板に搭載した場合に比べて実装空間を狭めること
ができる。さらに、電子部品搭載装置と他の電子部品を
選別して使用することができるので、マルチチップ化し
た場合に比べて、一体化した電子部品搭載装置を高歩留
りで製造することができる。また、電子部品搭載装置ま
たは他の電子部品のいずれかが故障したときは、故障部
分を取り替えることができるので、電子部品搭載装置の
コストをさらに低減させることができる。
る発明においては、他の電子部品をその電極端子を電子
部品搭載装置の配線基板の裏面電極部に接着して搭載し
たことにより、電子部品搭載装置に複数の電子部品を組
み込むいわゆるマルチチップモジュールにおけるリード
フレームの狭ピッチ化、レイアウトの複雑化等の問題を
回避することができる。また、電子部品搭載装置と他の
電子部品とを一体化したことにより、両者を別個に部品
実装基板に搭載した場合に比べて実装空間を狭めること
ができる。さらに、電子部品搭載装置と他の電子部品を
選別して使用することができるので、マルチチップ化し
た場合に比べて、一体化した電子部品搭載装置を高歩留
りで製造することができる。また、電子部品搭載装置ま
たは他の電子部品のいずれかが故障したときは、故障部
分を取り替えることができるので、電子部品搭載装置の
コストをさらに低減させることができる。
【００１０】
【実施例】以下、本発明の一実施例を図面により説明す
る。図１及び図２は、本発明の第１実施例に係る正方形
フラットパッケージ型（以下、ＱＦＰと記す）の半導体
チップ搭載装置（以下、半導体装置と記す）の半導体チ
ップ組付け前の状態を正面断面図及び部分拡大斜視図に
より概略的に示したものである。この半導体装置は、
０．２ｍｍ厚のビスマレイミドトリアジン基板に銅箔を
張りつけた基板にサブトラクティブ法により配線加工を
施した厚さ１．４ｍｍの配線基板１０を有している。
る。図１及び図２は、本発明の第１実施例に係る正方形
フラットパッケージ型（以下、ＱＦＰと記す）の半導体
チップ搭載装置（以下、半導体装置と記す）の半導体チ
ップ組付け前の状態を正面断面図及び部分拡大斜視図に
より概略的に示したものである。この半導体装置は、
０．２ｍｍ厚のビスマレイミドトリアジン基板に銅箔を
張りつけた基板にサブトラクティブ法により配線加工を
施した厚さ１．４ｍｍの配線基板１０を有している。
【００１１】配線基板１０は、表面側の中央に半導体チ
ップ搭載部１１を設けており、半導体チップ搭載部１１
の周囲にはリング状のグランド接続部１２と電源接続部
１３を設けている。グランド接続部１２と電源接続部１
３は、それぞれスルーホール１２ａ，１３ａにより裏面
グランド電極部１４および裏面電源電極部１５に接続さ
れている。各スルーホール１２ａ，１３ａの内壁には銅
めっき後にニッケルめっき及び金めっきが施されて導電
層が形成されており、各接続部１２，１３と裏面電極部
１４，１５間を導通状態にしている。そして、各スルー
ホール１２ａ，１３ａを中心として裏面グランド電極部
１４および裏面電源電極部１５の一部には、スルーホー
ルの封止及び電極の保護のために、ソルダーレジスト層
１６が塗布されている。さらに、配線基板１０の裏面の
周縁部には、厚さ０．１ｍｍのテープ状の樹脂製のダム
枠１７が貼り付けられている。そして、配線基板１０の
表面側には、リードフレーム２０の複数のリード２１の
先端部分がエポキシ系の接着剤２２によって接着固定さ
れている。
ップ搭載部１１を設けており、半導体チップ搭載部１１
の周囲にはリング状のグランド接続部１２と電源接続部
１３を設けている。グランド接続部１２と電源接続部１
３は、それぞれスルーホール１２ａ，１３ａにより裏面
グランド電極部１４および裏面電源電極部１５に接続さ
れている。各スルーホール１２ａ，１３ａの内壁には銅
めっき後にニッケルめっき及び金めっきが施されて導電
層が形成されており、各接続部１２，１３と裏面電極部
１４，１５間を導通状態にしている。そして、各スルー
ホール１２ａ，１３ａを中心として裏面グランド電極部
１４および裏面電源電極部１５の一部には、スルーホー
ルの封止及び電極の保護のために、ソルダーレジスト層
１６が塗布されている。さらに、配線基板１０の裏面の
周縁部には、厚さ０．１ｍｍのテープ状の樹脂製のダム
枠１７が貼り付けられている。そして、配線基板１０の
表面側には、リードフレーム２０の複数のリード２１の
先端部分がエポキシ系の接着剤２２によって接着固定さ
れている。
【００１２】つぎに、上記のように構成した半導体チッ
プ搭載装置の半導体チップ搭載部１１に、図３に示すよ
うに、半導体チップ３１を接着剤により接着固定させ
る。半導体チップ３１の電極パッドとリード２１間及び
グランド接続部１２と電源接続部１３間をワイヤボンデ
ィングによりワイヤ３２で接続する。これにより、半導
体チップ３１の複数のグランド電極及び電源電極は、配
線基板１０の裏面グランド電極部１４および裏面電源電
極部１５に一括して接続される。
プ搭載装置の半導体チップ搭載部１１に、図３に示すよ
うに、半導体チップ３１を接着剤により接着固定させ
る。半導体チップ３１の電極パッドとリード２１間及び
グランド接続部１２と電源接続部１３間をワイヤボンデ
ィングによりワイヤ３２で接続する。これにより、半導
体チップ３１の複数のグランド電極及び電源電極は、配
線基板１０の裏面グランド電極部１４および裏面電源電
極部１５に一括して接続される。
【００１３】つぎに、半導体チップ３１を組み付けた配
線基板１０をトランスファモールド法によりエポキシ系
樹脂３３を用いて樹脂モールドし、さらにリードフレー
ム２０を切断することにより、ＱＦＰ型の半導体装置Ｓ
１が得られる。このとき、配線基板１０の裏面側のダム
枠１７がモールド樹脂の裏面側への侵入を防止してい
る。なお、ダム枠を設ける代わりに、モールド金型の配
線基板の裏面周縁部に当たる部分に凸部を設けることに
より、基板裏面側へのモールド樹脂の侵入を防止するよ
うにしてもよい。この半導体装置Ｓ１を組み付ける部品
実装基板４０の電極パッド部４１にはんだペースト（配
合比が、すず：鉛＝６：４）をスクリーン印刷等により
塗布し、電極パッド４１上に半導体装置Ｓ１のリード２
１、裏面グランド電極部１４および裏面電源電極部１５
を位置合わせして載置し、リフロー炉を通過させること
によりはんだ接合４２を形成する。
線基板１０をトランスファモールド法によりエポキシ系
樹脂３３を用いて樹脂モールドし、さらにリードフレー
ム２０を切断することにより、ＱＦＰ型の半導体装置Ｓ
１が得られる。このとき、配線基板１０の裏面側のダム
枠１７がモールド樹脂の裏面側への侵入を防止してい
る。なお、ダム枠を設ける代わりに、モールド金型の配
線基板の裏面周縁部に当たる部分に凸部を設けることに
より、基板裏面側へのモールド樹脂の侵入を防止するよ
うにしてもよい。この半導体装置Ｓ１を組み付ける部品
実装基板４０の電極パッド部４１にはんだペースト（配
合比が、すず：鉛＝６：４）をスクリーン印刷等により
塗布し、電極パッド４１上に半導体装置Ｓ１のリード２
１、裏面グランド電極部１４および裏面電源電極部１５
を位置合わせして載置し、リフロー炉を通過させること
によりはんだ接合４２を形成する。
【００１４】以上に説明したように、第１実施例によれ
ば、半導体チップの複数のグランド電極及び電源電極を
配線基板に設けたグランド接続部１２と電源接続部によ
り一括して接続しスルーホールを介して裏面グランド電
極部１４および裏面電源電極部１５に接続することがで
きるので、リード２１の本数を約２０％も削減させるこ
とが可能になった。このため、相対的に半導体装置のサ
イズを小さくすることができ、部品実装基板の小型化に
寄与することができる。また、リードフレームのリード
の幅等を適正サイズにすることが可能になり、リードの
加工性の向上、リード強度の改善による信頼性の向上等
の効果が得られる。また、電源電極及びグランド電極の
一体化及びその導体パスを短くかつ太くすることができ
るので、リードインダクタンスを低減させることがで
き、電子回路への誘導ノイズ等の影響を少なくすること
ができる。さらに、電源電極及びグランド電極を短い導
体パスによって部品実装基板に接続させることができる
ので、半導体チップ搭載装置の放熱性を改善することも
できる。
ば、半導体チップの複数のグランド電極及び電源電極を
配線基板に設けたグランド接続部１２と電源接続部によ
り一括して接続しスルーホールを介して裏面グランド電
極部１４および裏面電源電極部１５に接続することがで
きるので、リード２１の本数を約２０％も削減させるこ
とが可能になった。このため、相対的に半導体装置のサ
イズを小さくすることができ、部品実装基板の小型化に
寄与することができる。また、リードフレームのリード
の幅等を適正サイズにすることが可能になり、リードの
加工性の向上、リード強度の改善による信頼性の向上等
の効果が得られる。また、電源電極及びグランド電極の
一体化及びその導体パスを短くかつ太くすることができ
るので、リードインダクタンスを低減させることがで
き、電子回路への誘導ノイズ等の影響を少なくすること
ができる。さらに、電源電極及びグランド電極を短い導
体パスによって部品実装基板に接続させることができる
ので、半導体チップ搭載装置の放熱性を改善することも
できる。
【００１５】なお、上記第１実施例においては、配線基
板１０をサブトラクティブ法により形成しているが、変
形例として、図４に示すように、アディティブ法により
形成することもできる。本変形例においては、配線基板
の裏面側の構成を除いて上記第１実施例と同様であり共
通部分の説明は省略する。アディティブ法による配線基
板１０は、裏面側電極部１４，１５を基板凹部に設ける
ことができ、裏面を平坦に形成することができる。従っ
て、第１実施例において説明したようなモールド樹脂の
配線基板の裏面側への流れ込みを防止するための配線基
板裏面へのダム枠形成や金型加工等に考慮する必要がな
い。
板１０をサブトラクティブ法により形成しているが、変
形例として、図４に示すように、アディティブ法により
形成することもできる。本変形例においては、配線基板
の裏面側の構成を除いて上記第１実施例と同様であり共
通部分の説明は省略する。アディティブ法による配線基
板１０は、裏面側電極部１４，１５を基板凹部に設ける
ことができ、裏面を平坦に形成することができる。従っ
て、第１実施例において説明したようなモールド樹脂の
配線基板の裏面側への流れ込みを防止するための配線基
板裏面へのダム枠形成や金型加工等に考慮する必要がな
い。
【００１６】次に、第２実施例を図面により説明する。
図５は、第２実施例に係る半導体装置（半導体チップ組
付け前）を正面断面図により概略的に示したものであ
る。この半導体チップ搭載装置は、０．２ｍｍ厚のビス
マレイミドトリアジン基板に銅箔を張りつけた基板をサ
ブトラクティブ法により配線加工を施した配線基板５０
を有している。
図５は、第２実施例に係る半導体装置（半導体チップ組
付け前）を正面断面図により概略的に示したものであ
る。この半導体チップ搭載装置は、０．２ｍｍ厚のビス
マレイミドトリアジン基板に銅箔を張りつけた基板をサ
ブトラクティブ法により配線加工を施した配線基板５０
を有している。
【００１７】配線基板５０は、表面側の中央に半導体チ
ップ搭載部５１を設けており、半導体チップ搭載部５１
の周囲には所定位置に複数個のスルーホール５２を設け
ている。各スルーホール５２の内壁には銅めっき後にニ
ッケルめっき及び金めっきが施されて導電層が形成され
ており、表面側は対応する裏面電極部５３に電気的に接
続されている。そして、各スルーホール５２を中心とし
て裏面電極部５３の一部には、スルーホールの封止及び
電極の保護のために、ソルダーレジスト層５４が塗布さ
れている。さらに、配線基板５０の裏面の周縁部にはテ
ープ状の樹脂製のダム枠５５が貼り付けられている。そ
して、配線基板５０の表面側には、複数のリードを支持
したリードフレーム２０のインナリード２１部分が接着
剤２２によって接着固定されており、リード２１の先端
部がスルーホール５２の表面電極にはんだ等により接着
固定されている。
ップ搭載部５１を設けており、半導体チップ搭載部５１
の周囲には所定位置に複数個のスルーホール５２を設け
ている。各スルーホール５２の内壁には銅めっき後にニ
ッケルめっき及び金めっきが施されて導電層が形成され
ており、表面側は対応する裏面電極部５３に電気的に接
続されている。そして、各スルーホール５２を中心とし
て裏面電極部５３の一部には、スルーホールの封止及び
電極の保護のために、ソルダーレジスト層５４が塗布さ
れている。さらに、配線基板５０の裏面の周縁部にはテ
ープ状の樹脂製のダム枠５５が貼り付けられている。そ
して、配線基板５０の表面側には、複数のリードを支持
したリードフレーム２０のインナリード２１部分が接着
剤２２によって接着固定されており、リード２１の先端
部がスルーホール５２の表面電極にはんだ等により接着
固定されている。
【００１８】つぎに、上記のように構成した半導体チッ
プ搭載装置の半導体チップ搭載部５１に、図７に示すよ
うに、半導体チップ３１を接着剤により接着固定させ
る。半導体チップ３１の電極パッドとリード２１間をワ
イヤボンディングによりワイヤ３２で接続する。これに
より、半導体チップ３１の所定の電極パッドはスルーホ
ール５２を介して特定の裏面電極部５３に接続される。
プ搭載装置の半導体チップ搭載部５１に、図７に示すよ
うに、半導体チップ３１を接着剤により接着固定させ
る。半導体チップ３１の電極パッドとリード２１間をワ
イヤボンディングによりワイヤ３２で接続する。これに
より、半導体チップ３１の所定の電極パッドはスルーホ
ール５２を介して特定の裏面電極部５３に接続される。
【００１９】つぎに、半導体チップ３１を組み付けた配
線基板１０をトランスファモールド法によりエポキシ系
樹脂３３を用いて樹脂モールドし、さらにリードフレー
ム２０を切断して、図６に示す４０ｍｍ□のＱＦＰタイ
プの半導体装置Ｓ２が得られる。このとき、配線基板１
０の裏面側のダム枠１７が、モールド樹脂の裏面側への
侵入を防止している。なお、ダム枠を設ける代わりに、
モールド金型の配線基板の裏面周縁部に当たる部分に凸
部を設けることにより、モールド樹脂の裏面側への侵入
を防止するようにしてもよい。この半導体装置Ｓ２を組
み付ける部品実装基板４０の電極パッド部４１に高温は
んだペースト（配合比が、すず：鉛＝９：１）をスクリ
ーン印刷等により塗布し、電極パッド４１上に半導体装
置Ｓ２を載置し、リフロー炉を通過させることによりは
んだ接合４２を形成する。さらに、半導体装置Ｓ２の裏
面電極部５３に低温はんだペースト（配合比が、すず：
鉛＝６：４）を塗布し、図８に示すように、２８ｍｍ□
のＱＦＰタイプの半導体装置Ｓ３のリード６１を所定の
裏面電極部５３に合わせて載置し、リフロー炉を通過さ
せることによりはんだ接続させることができる。
線基板１０をトランスファモールド法によりエポキシ系
樹脂３３を用いて樹脂モールドし、さらにリードフレー
ム２０を切断して、図６に示す４０ｍｍ□のＱＦＰタイ
プの半導体装置Ｓ２が得られる。このとき、配線基板１
０の裏面側のダム枠１７が、モールド樹脂の裏面側への
侵入を防止している。なお、ダム枠を設ける代わりに、
モールド金型の配線基板の裏面周縁部に当たる部分に凸
部を設けることにより、モールド樹脂の裏面側への侵入
を防止するようにしてもよい。この半導体装置Ｓ２を組
み付ける部品実装基板４０の電極パッド部４１に高温は
んだペースト（配合比が、すず：鉛＝９：１）をスクリ
ーン印刷等により塗布し、電極パッド４１上に半導体装
置Ｓ２を載置し、リフロー炉を通過させることによりは
んだ接合４２を形成する。さらに、半導体装置Ｓ２の裏
面電極部５３に低温はんだペースト（配合比が、すず：
鉛＝６：４）を塗布し、図８に示すように、２８ｍｍ□
のＱＦＰタイプの半導体装置Ｓ３のリード６１を所定の
裏面電極部５３に合わせて載置し、リフロー炉を通過さ
せることによりはんだ接続させることができる。
【００２０】以上のように、第２実施例によれば、半導
体装置の上面に他の半導体装置を搭載して一体化するこ
とができるので、複数の半導体チップを単一基板に搭載
するマルチチップモジュール化によるリードフレームの
狭ピッチ化、レイアウトの複雑化等の問題を回避するこ
とができる。また、半導体装置と他の半導体装置とを一
体化することにより、これらを別個に部品実装基板に搭
載した場合に比べて実装空間を狭めることができる。さ
らに各半導体装置を選別して使用することができるの
で、マルチチップ化した場合に比べて、一体化した半導
体装置を高歩留りで製造することができる。また、いず
れかの半導体装置が故障したときには、これを取り外し
て良品の半導体装置を取り付けることにより、一体化し
た半導体装置のコストを削減することができる。
体装置の上面に他の半導体装置を搭載して一体化するこ
とができるので、複数の半導体チップを単一基板に搭載
するマルチチップモジュール化によるリードフレームの
狭ピッチ化、レイアウトの複雑化等の問題を回避するこ
とができる。また、半導体装置と他の半導体装置とを一
体化することにより、これらを別個に部品実装基板に搭
載した場合に比べて実装空間を狭めることができる。さ
らに各半導体装置を選別して使用することができるの
で、マルチチップ化した場合に比べて、一体化した半導
体装置を高歩留りで製造することができる。また、いず
れかの半導体装置が故障したときには、これを取り外し
て良品の半導体装置を取り付けることにより、一体化し
た半導体装置のコストを削減することができる。
【００２１】なお、上記第２実施例においては、配線基
板５０をサブトラクティブ法により形成しているが、変
形例として、図８に示すように、アディティブ法により
形成することもできる。アディティブ法による配線基板
は裏面が平坦に形成されるので、樹脂モールドを考慮し
た配線基板裏面へのダム枠形成や金型加工等に考慮する
必要がない。この変形例においては、配線基板の表面側
の電極構成について、配線基板の導体回路にリードフレ
ームを接着させた点で第２実施例と異なるが、第２実施
例に示した電極構成を用いてもよい。また、上記第２実
施例及び変形例においては、半導体装置Ｓ２に搭載する
部品として他の半導体装置Ｓ３を用いているが、半導体
装置Ｓ３の代わりに又は半導体装置Ｓ３と共に抵抗素
子，コンデンサ等のディスクリート部品を搭載すること
もできる。
板５０をサブトラクティブ法により形成しているが、変
形例として、図８に示すように、アディティブ法により
形成することもできる。アディティブ法による配線基板
は裏面が平坦に形成されるので、樹脂モールドを考慮し
た配線基板裏面へのダム枠形成や金型加工等に考慮する
必要がない。この変形例においては、配線基板の表面側
の電極構成について、配線基板の導体回路にリードフレ
ームを接着させた点で第２実施例と異なるが、第２実施
例に示した電極構成を用いてもよい。また、上記第２実
施例及び変形例においては、半導体装置Ｓ２に搭載する
部品として他の半導体装置Ｓ３を用いているが、半導体
装置Ｓ３の代わりに又は半導体装置Ｓ３と共に抵抗素
子，コンデンサ等のディスクリート部品を搭載すること
もできる。
【００２２】なお、上記各実施例及び変形例において示
した配線基板の表面側の電極構造やリードフレームとの
接続は一例であり、半導体装置の目的用途等に応じて適
宜変更することができる。
した配線基板の表面側の電極構造やリードフレームとの
接続は一例であり、半導体装置の目的用途等に応じて適
宜変更することができる。
【図１】本発明の第１実施例に係る半導体チップ搭載装
置（半導体チップ組付け前）の正面断面図である。
置（半導体チップ組付け前）の正面断面図である。
【図２】同半導体チップ搭載装置の表面側の一部を示す
部分拡大斜視図である。
部分拡大斜視図である。
【図３】同半導体チップ搭載装置を部品実装基板に組み
付けた状態を示す正面断面図である。
付けた状態を示す正面断面図である。
【図４】第１実施例の変形例に係る半導体チップ搭載装
置を部品実装基板に組み付けた状態を示す正面断面図で
ある。
置を部品実装基板に組み付けた状態を示す正面断面図で
ある。
【図５】本発明の第２実施例に係る半導体チップ搭載装
置（半導体チップ組付け前）の正面断面図である。
置（半導体チップ組付け前）の正面断面図である。
【図６】第２実施例に係る半導体装置の斜視図である。
【図７】同半導体装置に他の半導体装置を組み付けて一
体化したものを部品実装基板に組み付けた状態を示す正
面断面図である。
体化したものを部品実装基板に組み付けた状態を示す正
面断面図である。
【図８】第２実施例の変形例に係る半導体装置を部品実
装基板に組み付けた状態を示す正面断面図である。
装基板に組み付けた状態を示す正面断面図である。
【図９】従来例に係る半導体装置を部品実装基板に組み
付けた状態を示す正面断面図である。
付けた状態を示す正面断面図である。
１０；配線基板、１１；半導体チップ搭載部、１２；グ
ランド接続部、１３；電源接続部、１２ａ，１２ｂ；ス
ルーホール、１４；裏面グランド電極部、１５；裏面電
源電極部、１６；ソルダーレジスト層、１７；ダム枠、
２０；リードフレーム、２１；インナリード、２２；接
着剤、３１；半導体チップ、３２；ワイヤ、３３；モー
ルド樹脂、５０；配線基板、５１；半導体チップ搭載
部、５２；スルーホール、５３；裏面電極部、５４；ソ
ルダーレジスト層、；ソ１５；裏面電源電極部、Ｓ１，
Ｓ２，Ｓ３；半導体装置。
ランド接続部、１３；電源接続部、１２ａ，１２ｂ；ス
ルーホール、１４；裏面グランド電極部、１５；裏面電
源電極部、１６；ソルダーレジスト層、１７；ダム枠、
２０；リードフレーム、２１；インナリード、２２；接
着剤、３１；半導体チップ、３２；ワイヤ、３３；モー
ルド樹脂、５０；配線基板、５１；半導体チップ搭載
部、５２；スルーホール、５３；裏面電極部、５４；ソ
ルダーレジスト層、；ソ１５；裏面電源電極部、Ｓ１，
Ｓ２，Ｓ３；半導体装置。
Claims (3)
- 【請求項１】 絶縁板の表面側に設けた電子部品を搭載
する電子部品搭載部と、同表面側に設けた少なくとも１
つの表面電極部と、同表面電極部に対応して前記絶縁板
の裏面側に設けた裏面電極部と、前記絶縁板を貫通して
前記表面電極部と裏面電極部とを連結するスルーホール
とを備えてなる配線基板と、 同配線基板の表面側に固定した複数のリードと、 前記配線基板の裏面側を露出させた状態で同配線基板及
び配線基板から突出した前記リードの一部分を封止した
樹脂モールド層とを設けたことを特徴とする電子部品搭
載装置。 - 【請求項２】 前記請求項１に記載の電子部品搭載装置
を部品実装基板に実装する際に、前記裏面電極部を同部
品実装基板の所定の電極部に接続させるようにしたこと
を特徴とする電子部品搭載装置の実装方法。 - 【請求項３】 前記請求項１に記載の電子部品搭載装置
において、 前記配線基板の裏面電極部に所定の電極端子を接着させ
て搭載した電子部品を設けたことを特徴とする電子部品
搭載装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11370693A JPH06302757A (ja) | 1993-04-15 | 1993-04-15 | 電子部品搭載装置及びその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11370693A JPH06302757A (ja) | 1993-04-15 | 1993-04-15 | 電子部品搭載装置及びその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06302757A true JPH06302757A (ja) | 1994-10-28 |
Family
ID=14619108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11370693A Pending JPH06302757A (ja) | 1993-04-15 | 1993-04-15 | 電子部品搭載装置及びその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06302757A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734545B1 (en) | 1995-11-29 | 2004-05-11 | Hitachi, Ltd. | BGA type semiconductor device and electronic equipment using the same |
| CN1294651C (zh) * | 1995-11-29 | 2007-01-10 | 株式会社日立制作所 | 半导体器件 |
| JP2007514320A (ja) * | 2003-12-09 | 2007-05-31 | ゲルコアー リミテッド ライアビリティ カンパニー | 表面実装の発光チップパッケージ |
| US7936059B1 (en) * | 2007-02-20 | 2011-05-03 | Altera Corporation | Lead frame packaging technique with reduced noise and cross-talk |
-
1993
- 1993-04-15 JP JP11370693A patent/JPH06302757A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734545B1 (en) | 1995-11-29 | 2004-05-11 | Hitachi, Ltd. | BGA type semiconductor device and electronic equipment using the same |
| CN1294651C (zh) * | 1995-11-29 | 2007-01-10 | 株式会社日立制作所 | 半导体器件 |
| US7164194B2 (en) | 1995-11-29 | 2007-01-16 | Renesas Technology Corp. | BGA type semiconductor device and electronic equipment using the same |
| US7291909B2 (en) | 1995-11-29 | 2007-11-06 | Renesas Technology Corp. | BGA type semiconductor device and electronic equipment using the same |
| JP2007514320A (ja) * | 2003-12-09 | 2007-05-31 | ゲルコアー リミテッド ライアビリティ カンパニー | 表面実装の発光チップパッケージ |
| US7936059B1 (en) * | 2007-02-20 | 2011-05-03 | Altera Corporation | Lead frame packaging technique with reduced noise and cross-talk |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| US6020637A (en) | Ball grid array semiconductor package | |
| TW517359B (en) | Enhanced die-up ball grid array packages and method for making the same | |
| JP2910670B2 (ja) | 半導体実装構造 | |
| JP2000223651A (ja) | 対向マルチチップ用パッケージ | |
| US6323065B1 (en) | Methods for manufacturing ball grid array assembly semiconductor packages | |
| JPH06283650A (ja) | 半導体装置 | |
| JP3063846B2 (ja) | 半導体装置 | |
| JPH1012812A (ja) | 電力用半導体装置 | |
| US6573595B1 (en) | Ball grid array semiconductor package with resin coated metal core | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| JPH06302757A (ja) | 電子部品搭載装置及びその実装方法 | |
| KR20040063784A (ko) | 반도체장치 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| WO1999013509A1 (en) | Semiconductor device | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP3576228B2 (ja) | 表面実装型半導体装置 | |
| JP3162485B2 (ja) | マルチチップモジュール | |
| JP3193788B2 (ja) | 電子部品搭載用基板 | |
| KR20020028473A (ko) | 적층 패키지 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JPH08255868A (ja) | 半導体装置およびその製造方法 | |
| KR100230919B1 (ko) | 반도체 패키지 | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| JP3149836B2 (ja) | 半導体装置 |