JP3149836B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3149836B2 JP3149836B2 JP32870097A JP32870097A JP3149836B2 JP 3149836 B2 JP3149836 B2 JP 3149836B2 JP 32870097 A JP32870097 A JP 32870097A JP 32870097 A JP32870097 A JP 32870097A JP 3149836 B2 JP3149836 B2 JP 3149836B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- semiconductor device
- metal
- carrier tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、フィルムキャリア
テープ上に半導体ＩＣチップを搭載してなる半導体装置
に関し、特にフィルムキャリアテープ上にグリッドアレ
イ状にバンプを配置し、これにより半導体ＩＣチップの
実装基板への接続を行う様にした半導体装置に関するも
のである。
テープ上に半導体ＩＣチップを搭載してなる半導体装置
に関し、特にフィルムキャリアテープ上にグリッドアレ
イ状にバンプを配置し、これにより半導体ＩＣチップの
実装基板への接続を行う様にした半導体装置に関するも
のである。
【０００２】
【従来の技術】従来のフィルムキャリアテープを用いた
半導体装置は次の様にして作成されている。まず、搬送
及び位置決め用スプロケットホールと半導体ＩＣチップ
が配置される開口部であるデバイスホールの開口され
た、ポリイミド等の絶縁フィルムをベースフィルムと
し、このベースフィルム上に接着剤を介して銅等の金属
箔を接着し、この金属箔をエッチング等により所望の形
状のリードと電気的選別用のパッドとを形成する。
半導体装置は次の様にして作成されている。まず、搬送
及び位置決め用スプロケットホールと半導体ＩＣチップ
が配置される開口部であるデバイスホールの開口され
た、ポリイミド等の絶縁フィルムをベースフィルムと
し、このベースフィルム上に接着剤を介して銅等の金属
箔を接着し、この金属箔をエッチング等により所望の形
状のリードと電気的選別用のパッドとを形成する。
【０００３】この様にして形成されたフィルムキャリア
テープのデバイスホール内に突出したリード（インナー
リード）と、ＩＣチップの電極端子上に予め設けた金属
突起物であるバンプとを熱圧着または共晶法によりイン
ナーリードボンディング（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏ
ｎｄｉｎｇ、以下「ＩＬＢ」と記す）し、フィルムキャ
リアテープの状態で電気選別やＢＴ（Ｂｕｒｎ−Ｉｎ
Ｔｅｓｔ）試験を実施し、次にリードをアウターリード
ボンディング（Ｏｕｔｅｒ Ｌｅａｄ Ｂｏｎｄｉｎ
ｇ；以下ＯＬＢと記す）可能な所望の長さに切断する。
テープのデバイスホール内に突出したリード（インナー
リード）と、ＩＣチップの電極端子上に予め設けた金属
突起物であるバンプとを熱圧着または共晶法によりイン
ナーリードボンディング（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏ
ｎｄｉｎｇ、以下「ＩＬＢ」と記す）し、フィルムキャ
リアテープの状態で電気選別やＢＴ（Ｂｕｒｎ−Ｉｎ
Ｔｅｓｔ）試験を実施し、次にリードをアウターリード
ボンディング（Ｏｕｔｅｒ Ｌｅａｄ Ｂｏｎｄｉｎ
ｇ；以下ＯＬＢと記す）可能な所望の長さに切断する。
【０００４】この時、リードの数が多い多数ピンの場合
は、リードのアウターリードボンディング部のばらけを
防止するため、フィルムキャリアテープを構成している
ポリイミド等の絶縁フィルムをアウターリードの外側に
残す方法が用いられることが多い。次いで、例えばプリ
ント基板上のボンディングパッドにリードをＯＬＢして
実装を行う。
は、リードのアウターリードボンディング部のばらけを
防止するため、フィルムキャリアテープを構成している
ポリイミド等の絶縁フィルムをアウターリードの外側に
残す方法が用いられることが多い。次いで、例えばプリ
ント基板上のボンディングパッドにリードをＯＬＢして
実装を行う。
【０００５】この様なフィルムキャリアテープを用いた
半導体装置の実装方法では、プリント基板ＯＬＢを行う
際、ＯＬＢリードの厚さが約３５μｍと非常に薄いた
め、ＯＬＢリードのコプラナリティー性の確保が難し
く、これに対応するため、フィルムキャリアテープ専用
のＯＬＢボンダーが必要であった。
半導体装置の実装方法では、プリント基板ＯＬＢを行う
際、ＯＬＢリードの厚さが約３５μｍと非常に薄いた
め、ＯＬＢリードのコプラナリティー性の確保が難し
く、これに対応するため、フィルムキャリアテープ専用
のＯＬＢボンダーが必要であった。
【０００６】また、同一基板上に他の、例えばＱＦＰ等
の一括リフローで実装可能なパッケージと共に実装する
場合、リフロー工程とは別工程で実装する必要があっ
た。このために、フィルムキャリアテープ型半導体装置
は特殊なパッケージとして取り扱われ汎用性が不十分で
あった。
の一括リフローで実装可能なパッケージと共に実装する
場合、リフロー工程とは別工程で実装する必要があっ
た。このために、フィルムキャリアテープ型半導体装置
は特殊なパッケージとして取り扱われ汎用性が不十分で
あった。
【０００７】一方、リフロー可能なＱＦＰ等のアウター
リードピッチは０．４ｍｍピッチ程度が限界とされてい
る。
リードピッチは０．４ｍｍピッチ程度が限界とされてい
る。
【０００８】この限界に対処し得るものとして、「日経
マイクロデバイス」１９９４年３月号、ｐｐ．５８〜６
４には、パッケージ裏面に外部端子として格子状に半田
バンプを配置した表面実装型パッケージとして、ＢＧＡ
（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）が紹介されてい
る。このパッケージは、例えば２２０ピン級の２３〜２
４ｍｍ□のパッケージを実現するためには、ＱＦＰでは
０．４ｍｍピッチが必要となるが、１．５ｍｍ程度のピ
ッチで良いため実装性に優れていることがわかる。
マイクロデバイス」１９９４年３月号、ｐｐ．５８〜６
４には、パッケージ裏面に外部端子として格子状に半田
バンプを配置した表面実装型パッケージとして、ＢＧＡ
（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）が紹介されてい
る。このパッケージは、例えば２２０ピン級の２３〜２
４ｍｍ□のパッケージを実現するためには、ＱＦＰでは
０．４ｍｍピッチが必要となるが、１．５ｍｍ程度のピ
ッチで良いため実装性に優れていることがわかる。
【０００９】またＢＧＡはパッケージの外形サイズが小
さいため、パッケージ内部の配線長が短くでき、電気的
特性も向上する。このＢＧＡパッケージの基板は多層プ
リント基板が用いられているがその他にセラミックの基
板やフィルムキャリアテープを用いることもできる。
さいため、パッケージ内部の配線長が短くでき、電気的
特性も向上する。このＢＧＡパッケージの基板は多層プ
リント基板が用いられているがその他にセラミックの基
板やフィルムキャリアテープを用いることもできる。
【００１０】このうち、フィルムキャリアテープを用い
たものとして、例えば「第１０回回路実装学術講演大会
講演論文集」（Ｐ２０９〜２１０）に発表されたＢＧＡ
パッケージがある。図３はその断面図である。このＢＧ
Ａパッケージでは、ベースフィルム２の上面に銅箔配線
で形成されたランド部１２上に、半田バンプ６、半導体
ＩＣ１上の電極１ａに接続されたインナーリード部３ａ
等により形成された、３層１Ｍｅｔａ１テープ（Ｃｕ／
接着材／絶縁フィルム）を用いたテープＢＧＡ型半導体
装置である。５はソルダーレジストである。このフィル
ムキャリアテープを使用したＢＧＡパッケージでは、金
属薄膜配線層３が１層しか存在しないため、インナーリ
ード部３ａから半田バンプ６までの配線部は電気的にフ
ローティング状態のまま引き回され、かつ配線長が長く
なりやすい等に起因して発生する配線の高インダクタン
ス化により、１００ＭＨｚ以上の高周波特性を有するデ
バイスに搭載することには問題があった。
たものとして、例えば「第１０回回路実装学術講演大会
講演論文集」（Ｐ２０９〜２１０）に発表されたＢＧＡ
パッケージがある。図３はその断面図である。このＢＧ
Ａパッケージでは、ベースフィルム２の上面に銅箔配線
で形成されたランド部１２上に、半田バンプ６、半導体
ＩＣ１上の電極１ａに接続されたインナーリード部３ａ
等により形成された、３層１Ｍｅｔａ１テープ（Ｃｕ／
接着材／絶縁フィルム）を用いたテープＢＧＡ型半導体
装置である。５はソルダーレジストである。このフィル
ムキャリアテープを使用したＢＧＡパッケージでは、金
属薄膜配線層３が１層しか存在しないため、インナーリ
ード部３ａから半田バンプ６までの配線部は電気的にフ
ローティング状態のまま引き回され、かつ配線長が長く
なりやすい等に起因して発生する配線の高インダクタン
ス化により、１００ＭＨｚ以上の高周波特性を有するデ
バイスに搭載することには問題があった。
【００１１】これに対し、上記問題を解決する目的で、
例えばＩＢＭ社から発表（ＥＩＡＪ−ＪＥＤＥＣＪＷＧ
＃２−７ ＴＡＰＥ ＢＡＬＬ ＧＲＩＤ ＡＲＲＡＹ
（ＭＡＹ．１９９４）されたＢＧＡパッケージがある。
図４はその断面図である。
例えばＩＢＭ社から発表（ＥＩＡＪ−ＪＥＤＥＣＪＷＧ
＃２−７ ＴＡＰＥ ＢＡＬＬ ＧＲＩＤ ＡＲＲＡＹ
（ＭＡＹ．１９９４）されたＢＧＡパッケージがある。
図４はその断面図である。
【００１２】このＢＧＡパッケージでは、フィルムキャ
リアテープの絶縁ベースフィルム２上に金属薄膜層で形
成されたインナーリード、及び配線パターンが形成され
た面３（以下Ｓｉｇプレーン面）と反対面に接地層であ
る金属薄膜ベタ層４（以下ＧＮＤプレーン面）を形成
し、Ｓｉｇプレーン面３に形成されたインナーリード３
ａのうち幾つか存在するＧＮＤ電位のインナーリード
と、ＧＮＤプレーン面４に前記ＧＮＤ電位のリードをデ
バイスホール２ａの近傍にて微細Ｖｉａホール１５にて
ＧＮＤプレーン面４に電気的に接続させ、その他のＳｉ
ｇプレーン面３上の電源、信号系リードはデバイスホー
ル２ａの外側方向所定位置まで引き回し、外部端子形成
用ランド部１２（以下ランド部）を形成し、かつ前記ラ
ンド部に対しＧＮＤプレーン面と電気的に分離している
ＧＮＤプレーン面ＯＬＢランド部１３とをスルーホール
メタライズ１４を介して接続されていることを特徴とす
るＴＡＢテープ（以下、２Ｍｅｔａｌ Ｔ−ＢＧＡ用フ
ィルムキャリアテープ）を用いている。
リアテープの絶縁ベースフィルム２上に金属薄膜層で形
成されたインナーリード、及び配線パターンが形成され
た面３（以下Ｓｉｇプレーン面）と反対面に接地層であ
る金属薄膜ベタ層４（以下ＧＮＤプレーン面）を形成
し、Ｓｉｇプレーン面３に形成されたインナーリード３
ａのうち幾つか存在するＧＮＤ電位のインナーリード
と、ＧＮＤプレーン面４に前記ＧＮＤ電位のリードをデ
バイスホール２ａの近傍にて微細Ｖｉａホール１５にて
ＧＮＤプレーン面４に電気的に接続させ、その他のＳｉ
ｇプレーン面３上の電源、信号系リードはデバイスホー
ル２ａの外側方向所定位置まで引き回し、外部端子形成
用ランド部１２（以下ランド部）を形成し、かつ前記ラ
ンド部に対しＧＮＤプレーン面と電気的に分離している
ＧＮＤプレーン面ＯＬＢランド部１３とをスルーホール
メタライズ１４を介して接続されていることを特徴とす
るＴＡＢテープ（以下、２Ｍｅｔａｌ Ｔ−ＢＧＡ用フ
ィルムキャリアテープ）を用いている。
【００１３】また、２Ｍｅｔａｌ構造のＴ−ＢＧＡ用フ
ィルムキャリアテープのＧＮＤプレーン面ＯＬＢランド
部１３に半田バンプ６を形成し、半田バンプ６の平面性
を確保、放熱特性向上のためフィルムキャリアテープの
デバイスホール２ａ外側周辺部分に補強金属板９を設
け、さらに半導体ＩＣｌ裏面及び補強金属板９上に放熱
用金属板１０（ヒートスプレッダー）を設け、前記半田
バンプ６を実装基板への接続用外部端子とすることを特
徴とするＢＧＡ型半導体装置であり、２Ｍｅｔａｌ構造
のフィルムキャリアテープ特有のマイクロストリップラ
イン導体線路構造が構成でき、パッケージ単体の電気特
性の優れた半導体装置である。上記２Ｍｅｔａｌ構造の
フィルムキャリアテープは、２レイヤー２Ｍｅｔａｌ
（Ｃｕ／絶縁フィルム／Ｃｕ）技術で製造されるため
に、一般的な３レイヤー１Ｍｅｔａｌ技術で製造される
フィルムキャリアテープに対してコストが５倍〜１０倍
に増加してしまうという問題点があった。
ィルムキャリアテープのＧＮＤプレーン面ＯＬＢランド
部１３に半田バンプ６を形成し、半田バンプ６の平面性
を確保、放熱特性向上のためフィルムキャリアテープの
デバイスホール２ａ外側周辺部分に補強金属板９を設
け、さらに半導体ＩＣｌ裏面及び補強金属板９上に放熱
用金属板１０（ヒートスプレッダー）を設け、前記半田
バンプ６を実装基板への接続用外部端子とすることを特
徴とするＢＧＡ型半導体装置であり、２Ｍｅｔａｌ構造
のフィルムキャリアテープ特有のマイクロストリップラ
イン導体線路構造が構成でき、パッケージ単体の電気特
性の優れた半導体装置である。上記２Ｍｅｔａｌ構造の
フィルムキャリアテープは、２レイヤー２Ｍｅｔａｌ
（Ｃｕ／絶縁フィルム／Ｃｕ）技術で製造されるため
に、一般的な３レイヤー１Ｍｅｔａｌ技術で製造される
フィルムキャリアテープに対してコストが５倍〜１０倍
に増加してしまうという問題点があった。
【００１４】
【発明が解決しようとする課題】前述の従来技術の第１
の問題点は、３層１Ｍｅｔａｌテープのみを用いたテー
プＢＧＡ型パッケージでは、例えば１００ＭＨｚ以上と
いう高速動作周波数で動作する半導体ＩＣを搭載するこ
とが困難である。
の問題点は、３層１Ｍｅｔａｌテープのみを用いたテー
プＢＧＡ型パッケージでは、例えば１００ＭＨｚ以上と
いう高速動作周波数で動作する半導体ＩＣを搭載するこ
とが困難である。
【００１５】その理由は、このフィルムキャリアテープ
を使用したテープＢＧＡパッケージでは銅箔配線層が一
層しか存在しないため、ＩＬＢ部から半田ボールまでの
配線部は電気的にフローティング状態のまま引き回さ
れ、かつ配線長が長くなりやすい等に起因して発生する
配線の高インダクタンス化・クロストークノイズの高に
誘発率により、１００ＭＨｚ以上の高周波特性を有する
デバイスに搭載すると電気的に誤動作を招く問題があっ
た。
を使用したテープＢＧＡパッケージでは銅箔配線層が一
層しか存在しないため、ＩＬＢ部から半田ボールまでの
配線部は電気的にフローティング状態のまま引き回さ
れ、かつ配線長が長くなりやすい等に起因して発生する
配線の高インダクタンス化・クロストークノイズの高に
誘発率により、１００ＭＨｚ以上の高周波特性を有する
デバイスに搭載すると電気的に誤動作を招く問題があっ
た。
【００１６】第２の問題点は、上記第１の問題点を解決
するために２レイヤー２Ｍｅｔａｌ技術を使用したテー
プＢＧＡ型パッケージが提案されているわけであるが、
２レイヤー２Ｍｅｔａｌ技術で製造されるフィルムキャ
リアテープのテープコストが一般的な３レイヤー１Ｍｅ
ｔａｌ技術で製造されるテープコストと比較して約５〜
１０倍に増加してしまうことがある。
するために２レイヤー２Ｍｅｔａｌ技術を使用したテー
プＢＧＡ型パッケージが提案されているわけであるが、
２レイヤー２Ｍｅｔａｌ技術で製造されるフィルムキャ
リアテープのテープコストが一般的な３レイヤー１Ｍｅ
ｔａｌ技術で製造されるテープコストと比較して約５〜
１０倍に増加してしまうことがある。
【００１７】その理由は、その製造方法が３レイヤー１
Ｍｅｔａｌと比較して約２〜３倍の工程数を有してお
り、その製造歩留が低下してしまうからである。
Ｍｅｔａｌと比較して約２〜３倍の工程数を有してお
り、その製造歩留が低下してしまうからである。
【００１８】本発明の目的は、半導体ＩＣの高速化、多
ピン化、高放熱化に対応可能な低コストの半導体パッケ
ージを提供することにある。
ピン化、高放熱化に対応可能な低コストの半導体パッケ
ージを提供することにある。
【００１９】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、 フィルムキャリアテープの絶縁フィルム上にインナー
リード及び配線パターンが形成された面を有する３レイ
ヤー１Ｍｅｔａｌテープ構造に関して、上記の配線パタ
ーンが形成された面と反対面に存在する絶縁フィルムに
対し、前記配線パターン中のＧＮＤ電位の外部端子形成
用のランド部及びデバイスホール近傍のＧＮＤ電位を有
する配線リードに対して設けられているＧＮＤプレーン
接地用ランド部のおのおの対応する電位に、Ｖｉａホー
ルを形成させ、前記Ｖｉａホール部に対し導電性を有す
る接着剤を充填させ、かつ導電性を有する接着剤により
前記フィルムキャリアテープと導電性の金属補強板を貼
り付けること特徴とするフィルムキャリアテープを使用
した半導体装置を用いることにある。
め、本発明によれば、 フィルムキャリアテープの絶縁フィルム上にインナー
リード及び配線パターンが形成された面を有する３レイ
ヤー１Ｍｅｔａｌテープ構造に関して、上記の配線パタ
ーンが形成された面と反対面に存在する絶縁フィルムに
対し、前記配線パターン中のＧＮＤ電位の外部端子形成
用のランド部及びデバイスホール近傍のＧＮＤ電位を有
する配線リードに対して設けられているＧＮＤプレーン
接地用ランド部のおのおの対応する電位に、Ｖｉａホー
ルを形成させ、前記Ｖｉａホール部に対し導電性を有す
る接着剤を充填させ、かつ導電性を有する接着剤により
前記フィルムキャリアテープと導電性の金属補強板を貼
り付けること特徴とするフィルムキャリアテープを使用
した半導体装置を用いることにある。
【００２０】また、前記記載の外部端子形成用ランド部
に対しては、外部端子接続用に半田バンプが形成され、
かつ放熱特性向上のため半導体ＩＣ裏面及び補強金属板
上に放熱用金属板（ヒートスプレッダー）を設けてい
る。
に対しては、外部端子接続用に半田バンプが形成され、
かつ放熱特性向上のため半導体ＩＣ裏面及び補強金属板
上に放熱用金属板（ヒートスプレッダー）を設けてい
る。
【００２１】すなわち安価な３レイヤー１Ｍｅｔａｌテ
ープを使用し、かつ補強金属板をＧＮＤ電位とすること
により、補強金属板にＧＮＤプレーンの機能を持たせ配
線パターンの構成をマイクロストリップライン導体線路
構造にすることができる。
ープを使用し、かつ補強金属板をＧＮＤ電位とすること
により、補強金属板にＧＮＤプレーンの機能を持たせ配
線パターンの構成をマイクロストリップライン導体線路
構造にすることができる。
【００２２】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００２３】図１は、本発明の第１の実施形態を示す断
面図である。
面図である。
【００２４】図１において、１は半導体ＩＣ、１ａは半
導体ＩＣ１上に形成されているＩＣ外部端子、２はフィ
ルムキャリアテープのＰＩ等からなる絶縁性ベースフィ
ルム、２ａはベースフィルムに開口されたデバイスホー
ル、３はベースフィルム上に形成された銅等からなる金
属薄膜配線面、３ａは金属薄膜配線面３上にデバイスホ
ール２ａ内に突出する様に設けられたインナーリード、
５は金属薄膜配線面３上に設けられたソルダーレジス
ト、６は半田バンプ、７は半導体ＩＣ１とインナーリー
ド３ａ部分を保護する目的の封止樹脂、８ａは半導体Ｉ
Ｃ１の発生する熱を効率良く放散させるための高放熱接
着剤、８ｂは接着材、９は半田バンプ６の平坦性を確保
及びＧＮＤプレーンの機能を有する導電性金属補強板、
１０は半導体ＩＣ１裏面に高放熱接着材８ａを介して設
けられるヒートスプレッダー、１２は、金属薄膜配線面
３上に形成された外部端子形成用ランド部、１６はベー
ス樹脂としてエポキシ系、シリコーン系、ウレタン系、
アクリル系等の樹脂に導電性を有するＡｕ，Ｃｕ，Ａ
ｇ，Ｐｔ，Ｐｄ，Ｃｒ，Ｔｉ，Ｐｂ，Ｓｎ，カーボンブ
ラック等のフィラーが含有されている導電性接着材であ
る。
導体ＩＣ１上に形成されているＩＣ外部端子、２はフィ
ルムキャリアテープのＰＩ等からなる絶縁性ベースフィ
ルム、２ａはベースフィルムに開口されたデバイスホー
ル、３はベースフィルム上に形成された銅等からなる金
属薄膜配線面、３ａは金属薄膜配線面３上にデバイスホ
ール２ａ内に突出する様に設けられたインナーリード、
５は金属薄膜配線面３上に設けられたソルダーレジス
ト、６は半田バンプ、７は半導体ＩＣ１とインナーリー
ド３ａ部分を保護する目的の封止樹脂、８ａは半導体Ｉ
Ｃ１の発生する熱を効率良く放散させるための高放熱接
着剤、８ｂは接着材、９は半田バンプ６の平坦性を確保
及びＧＮＤプレーンの機能を有する導電性金属補強板、
１０は半導体ＩＣ１裏面に高放熱接着材８ａを介して設
けられるヒートスプレッダー、１２は、金属薄膜配線面
３上に形成された外部端子形成用ランド部、１６はベー
ス樹脂としてエポキシ系、シリコーン系、ウレタン系、
アクリル系等の樹脂に導電性を有するＡｕ，Ｃｕ，Ａ
ｇ，Ｐｔ，Ｐｄ，Ｃｒ，Ｔｉ，Ｐｂ，Ｓｎ，カーボンブ
ラック等のフィラーが含有されている導電性接着材であ
る。
【００２５】この構造のフィルムキャリアテープは、通
常の３レイヤー１Ｍｅｔａｌ構造のテープ製造方法にて
製造される。
常の３レイヤー１Ｍｅｔａｌ構造のテープ製造方法にて
製造される。
【００２６】本実施態様の構成においては、フィルムキ
ャリアテープの絶縁性ベースフィルム２上にインナーリ
ード３ａ及び配線パターンが形成された金属薄膜配線面
３を有する３レイヤー１Ｍｅｔａｌテープ構造に関し
て、上記の配線パターンが形成された面と反対面に存在
する絶縁フィルム２に対し、前記配線パターン中のＧＮ
Ｄ電位の外部端子形成用のランド部１２、及びデバイス
ホール２ａ近傍のＧＮＤ電位を有する配線リードに対し
て設けられているＧＮＤプレーン接地用ランド部３ｃの
各々に対応する位置に、Ｖｉａホール１７を形成させ、
前記Ｖｉａホール１７部に対し導電性を有する接着剤１
６を充填し、かつ導電性を有する接着剤１６により前記
フィルムキャリアテープと導電性の金属補強板９を貼付
けられているため、補強用金属板をＧＮＤプレーンとし
て機能させることが可能であり、電気的にＧＮＤ電位の
配線のインダクタンスを大幅に低減させることができ、
かつＰＫＧの配線部分の構造がマイクロストリップ導体
線路構成となるため、金属薄膜配線面３上に存在する信
号系、電源系の配線のインダクタンス、クロストークノ
イズを低減させることができる。
ャリアテープの絶縁性ベースフィルム２上にインナーリ
ード３ａ及び配線パターンが形成された金属薄膜配線面
３を有する３レイヤー１Ｍｅｔａｌテープ構造に関し
て、上記の配線パターンが形成された面と反対面に存在
する絶縁フィルム２に対し、前記配線パターン中のＧＮ
Ｄ電位の外部端子形成用のランド部１２、及びデバイス
ホール２ａ近傍のＧＮＤ電位を有する配線リードに対し
て設けられているＧＮＤプレーン接地用ランド部３ｃの
各々に対応する位置に、Ｖｉａホール１７を形成させ、
前記Ｖｉａホール１７部に対し導電性を有する接着剤１
６を充填し、かつ導電性を有する接着剤１６により前記
フィルムキャリアテープと導電性の金属補強板９を貼付
けられているため、補強用金属板をＧＮＤプレーンとし
て機能させることが可能であり、電気的にＧＮＤ電位の
配線のインダクタンスを大幅に低減させることができ、
かつＰＫＧの配線部分の構造がマイクロストリップ導体
線路構成となるため、金属薄膜配線面３上に存在する信
号系、電源系の配線のインダクタンス、クロストークノ
イズを低減させることができる。
【００２７】上記構成とすることにより、テープコスト
の安価な３レイヤー１Ｍｅｔａｌテープを使用し、かつ
補強用金属板をＧＮＤプレーンとして機能される構成に
することにより、コストが従来の２／３〜１／２という
低コストで、かつ１００ＭＨｚ〜３００ＭＨｚレベルの
高周波特性に優れた半導体装置を提供することが可能と
なる。
の安価な３レイヤー１Ｍｅｔａｌテープを使用し、かつ
補強用金属板をＧＮＤプレーンとして機能される構成に
することにより、コストが従来の２／３〜１／２という
低コストで、かつ１００ＭＨｚ〜３００ＭＨｚレベルの
高周波特性に優れた半導体装置を提供することが可能と
なる。
【００２８】次に本発明の第２の実施態様について図面
を参照して説明する。
を参照して説明する。
【００２９】図２において、８は高純度絶縁性接着材、
１８は導電性の金属ピンであり、その他の符号は図１と
同じである。
１８は導電性の金属ピンであり、その他の符号は図１と
同じである。
【００３０】第２の実施態様においては、配線パターン
中のＧＮＤ電位の外部端子形成用のランド部１２、及び
デバイスホール２ａ近傍のＧＮＤ電位を有する配線リー
ドに対して設けられているＧＮＤプレーン接地用ランド
部３ｃのおのおの対応する位置に、Ｖｉａホール１７を
形成させ、前記Ｖｉａホール１７部に対し導電性を有す
る金属ピン１８を各々設け、高純度絶縁性を有する接着
剤８により導電性の金属補強板９を貼付けることにより
構成される半導体装置である。本構造の特徴は、導電性
を有する金属ピン１８を導電性の金属補強板９と配線パ
ターン中のＧＮＤ電位のランド部３ｃ，１２に対して半
田付け等により確実に電気的導通をえることが可能なた
め、第１の発明と比較してより高信頼性を要求される半
導体ＩＣ等への適用が容易となる。
中のＧＮＤ電位の外部端子形成用のランド部１２、及び
デバイスホール２ａ近傍のＧＮＤ電位を有する配線リー
ドに対して設けられているＧＮＤプレーン接地用ランド
部３ｃのおのおの対応する位置に、Ｖｉａホール１７を
形成させ、前記Ｖｉａホール１７部に対し導電性を有す
る金属ピン１８を各々設け、高純度絶縁性を有する接着
剤８により導電性の金属補強板９を貼付けることにより
構成される半導体装置である。本構造の特徴は、導電性
を有する金属ピン１８を導電性の金属補強板９と配線パ
ターン中のＧＮＤ電位のランド部３ｃ，１２に対して半
田付け等により確実に電気的導通をえることが可能なた
め、第１の発明と比較してより高信頼性を要求される半
導体ＩＣ等への適用が容易となる。
【００３１】
【発明の効果】本発明によれば、３レイヤー１Ｍｅｔａ
ｌ構造のテープの絶縁フィルムを介した反対面に存在す
る補強用金属板をＧＮＤプレーンとして機能させること
が可能なので、コストが安価で、かつ高周波特性に優れ
た半導体装置を提供することが可能となる。
ｌ構造のテープの絶縁フィルムを介した反対面に存在す
る補強用金属板をＧＮＤプレーンとして機能させること
が可能なので、コストが安価で、かつ高周波特性に優れ
た半導体装置を提供することが可能となる。
【００３２】その理由は、テープ配線パターン中のＧＮ
Ｄ電位の外部端子形成用のランド部、及びデバイスホー
ル近傍のＧＮＤ電位を有する配線リードに対して設けら
れているＧＮＤプレーン接地用ランド部のおのおの対応
する位置に、Ｖｉａホールを形成させ、前記Ｖｉａホー
ル部に対し導電性を有する接着剤を充填させ、かつ導電
性を有する接着剤により前記フィルムキャリアテープ
と、デバイスホール外側周辺部分に存在する導電性の金
属補強板を貼り付けてある構成を有するため、電気的に
ＧＮＤ電位の配線のインダクタンスを大幅に低減させる
ことができ、かつＰＫＧの配線部分の構造がマイクロス
トリップ導体線路構成となるため、金属薄膜配線面３上
に存在する信号系、電源系の配線のインダクタンス、ク
ロストークノイズを低減させることができ、半導体装置
の高周波特性への対応度が向上し、また上記構成とする
ことにより、テープコストの安価な３レイヤー１Ｍｅｔ
ａｌテープを使用しているため、コストが安価でかつ高
周波特性に優れた半導体装置を提供することが可能とな
る。
Ｄ電位の外部端子形成用のランド部、及びデバイスホー
ル近傍のＧＮＤ電位を有する配線リードに対して設けら
れているＧＮＤプレーン接地用ランド部のおのおの対応
する位置に、Ｖｉａホールを形成させ、前記Ｖｉａホー
ル部に対し導電性を有する接着剤を充填させ、かつ導電
性を有する接着剤により前記フィルムキャリアテープ
と、デバイスホール外側周辺部分に存在する導電性の金
属補強板を貼り付けてある構成を有するため、電気的に
ＧＮＤ電位の配線のインダクタンスを大幅に低減させる
ことができ、かつＰＫＧの配線部分の構造がマイクロス
トリップ導体線路構成となるため、金属薄膜配線面３上
に存在する信号系、電源系の配線のインダクタンス、ク
ロストークノイズを低減させることができ、半導体装置
の高周波特性への対応度が向上し、また上記構成とする
ことにより、テープコストの安価な３レイヤー１Ｍｅｔ
ａｌテープを使用しているため、コストが安価でかつ高
周波特性に優れた半導体装置を提供することが可能とな
る。
【図１】本発明の第１の実施態様における半導体装置の
断面図。
断面図。
【図２】本発明の第２の実施態様における半導体装置の
断面図。
断面図。
【図３】従来技術のフィルムキャリア型半導体装置の断
面図。
面図。
【図４】たの従来技術のフィルムキャリア型半導体装置
の断面図。
の断面図。
１ 半導体ＩＣ １ａ ＩＣ外部端子 ２ ベースフィルム ２ａ デバイスホール ３ 金属薄膜配線図 ３ａ インナーリード ５ ソルダーレジスト ６ 半田バンプ ７ 封止樹脂 ８ａ 高放熱接着剤 ８ｂ 接着剤 ９ 導電性金属補強板 １０ ヒートスプレッダー １２ 外部端子形成用ランド部 １６ 導電性接着剤 ３ｃ ＧＮＤプレーン接地用ランド部 １７ Ｖｉａホール ８ 高純度絶縁性接着剤 １８ 金属ピン ４ 金属薄膜ベタ層面［ＧＮＤプレーン］ １４ スルーホールメタライズ １５ 微細Ｖｉａホール
Claims (6)
- 【請求項１】フィルムキャリアテープの絶縁性ベースフ
ィルム上にインナーリード及び配線パターンが形成され
た金属薄膜配線面を有するテープを含む半導体装置にお
いて、上記の配線パターンが形成された絶縁フィルムに
対し、前記配線パターン中のＧＮＤ電位の外部端子形成
用のランド部、及びデバイスホール近傍のＧＮＤ電位を
有する配線リードに対して設けられているＧＮＤプレー
ン接地用ランド部の各々対応する位置に前記絶縁性ベー
スフィルムの厚さ方向に貫通するＶｉａホールを形成
し、前記Ｖｉａホール部に対し導電性を有する接着剤を
充填し、且つ前記絶縁性ベースフィルムの前記インナー
リード及び配線パターンが形成された面の反対面に導電
性を有する接着剤を介して金属補強板を貼り付けた構造
を有することを特徴とするフィルムキャリアテープを用
いた半導体装置。 - 【請求項２】前記外部端子形成用のランド部に、外部端
子接続用の半田バンプが形成され、かつ放熱特性向上の
ために半導体ＩＣ裏面及び補強金属板上に放熱用金属板
が設けられている請求項１に記載の半導体装置。 - 【請求項３】前記フィルムキャリアテープの配線面に、
配線の保護を目的としソルダーレジスト膜を設けられて
いる請求項１に記載の半導体装置。 - 【請求項４】前記導電性接着剤には、ベース樹脂として
エポキシ系、シリコーン系、ウレタン系、アクリル系等
の樹脂に導電性を有するＡｕ，Ｃｕ，Ａｇ，Ｐｔ，Ｐ
ｄ，Ｃｒ，Ｔｉ，Ｐｂ，Ｓｎ，カーボンブラック等のフ
ィラーが含有されている請求項１に記載の半導体装置。 - 【請求項５】フィルムキャリアテープの絶縁性ベースフ
ィルム上にインナーリード及び配線パターンが形成され
た金属薄膜配線面を有するテープを含む半導体装置にお
いて、上記の配線パターンが形成された絶縁フィルムに
対し、前記配線パターン中のＧＮＤ電位の外部端子形成
用のランド部、及びデバイスホール近傍のＧＮＤ電位を
有する配線リードに対して設けられているＧＮＤプレー
ン接地用ランド部の各々対応する位置に、前記絶縁性ベ
ースフィルムの厚さ方向に貫通するＶｉａホールを形成
し、前記Ｖｉａホール部に対し導電性を有する金属ピン
をそれぞれ設け、高純度絶縁性を有する接着剤により導
電性の金属補強板を貼付けた構造を有することを特徴と
するフィルムキャリアテープを用いた半導体装置。 - 【請求項６】前記導電性を有する金属ピンに、導電性の
金属補強板と配線パターン中のＧＮＤ電位のランド部に
対して半田付け等により電気的に導通させた請求項５に
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32870097A JP3149836B2 (ja) | 1997-11-28 | 1997-11-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32870097A JP3149836B2 (ja) | 1997-11-28 | 1997-11-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163038A JPH11163038A (ja) | 1999-06-18 |
| JP3149836B2 true JP3149836B2 (ja) | 2001-03-26 |
Family
ID=18213208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32870097A Expired - Fee Related JP3149836B2 (ja) | 1997-11-28 | 1997-11-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3149836B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390453B1 (ko) * | 1999-12-30 | 2003-07-04 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조방법 |
-
1997
- 1997-11-28 JP JP32870097A patent/JP3149836B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11163038A (ja) | 1999-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5825628A (en) | Electronic package with enhanced pad design | |
| US6084777A (en) | Ball grid array package | |
| US7193320B2 (en) | Semiconductor device having a heat spreader exposed from a seal resin | |
| JP2595909B2 (ja) | 半導体装置 | |
| KR100698526B1 (ko) | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 | |
| EP0683517A2 (en) | Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof | |
| JP2001525988A (ja) | ボール・グリッド・アレイ半導体パッケージ及びその製造方法 | |
| JPH07153903A (ja) | 半導体装置パッケージ | |
| JPH09283695A (ja) | 半導体実装構造 | |
| JP3063846B2 (ja) | 半導体装置 | |
| US6989606B2 (en) | BGA substrate via structure | |
| JP4494249B2 (ja) | 半導体装置 | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| JP3149836B2 (ja) | 半導体装置 | |
| JP3024596B2 (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| JPH10256413A (ja) | 半導体パッケージ | |
| WO1997013275A1 (en) | Electronic package with enhanced pad design | |
| JPH0645763A (ja) | 印刷配線板 | |
| KR100230919B1 (ko) | 반도체 패키지 | |
| JPH10256414A (ja) | 半導体パッケージ | |
| JP3506788B2 (ja) | 半導体パッケージ | |
| JPH11111882A (ja) | Ｂｇａ型半導体装置用配線基板およびｂｇａ型半導体装置 | |
| JP3714388B2 (ja) | 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器 | |
| JP3063733B2 (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |