JPH10256413A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH10256413A
JPH10256413A JP9056693A JP5669397A JPH10256413A JP H10256413 A JPH10256413 A JP H10256413A JP 9056693 A JP9056693 A JP 9056693A JP 5669397 A JP5669397 A JP 5669397A JP H10256413 A JPH10256413 A JP H10256413A
Authority
JP
Japan
Prior art keywords
ceramic substrate
package
semiconductor package
semiconductor element
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9056693A
Other languages
English (en)
Inventor
Nobuo Iwase
暢男 岩瀬
Hironori Asai
博紀 浅井
Kazuo Kimura
和生 木村
Hideki Yamaguchi
秀樹 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP9056693A priority Critical patent/JPH10256413A/ja
Publication of JPH10256413A publication Critical patent/JPH10256413A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 セラミックスパッケージの優れた電気特性を
損うことなく、より一層の配線高密度化と放熱性の向上
した半導体パッケージを実現する。 【解決手段】 半導体素子6を搭載した第1のセラミッ
クス基板2上に、半導体素子6の電極パッドと接続され
る導体層9を形成した樹脂フィルム10を結合する。こ
の樹脂フィルム10に設けられた導体層9で信号配線を
取り回すことによって、信号配線の配線幅および配線間
距離を大幅に短縮でき、パッケージ内配線の高密度化お
よびパッケージ外形の小形化を図る。また、樹脂フィル
ム10の上面側に第2のセラミックス基板15を接合
し、半導体素子6の熱を上下の各セラミックス基板2,
15によって半導体パッケージの上下両面側より放散す
ることで、半導体パッケージの放熱性をより高めること
ができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、セラミックス基板
を用いた半導体パッケージに関する。
【0002】
【従来の技術】LSI、ULSI、VLSI等の半導体
素子が搭載されるセラミックスや樹脂等の絶縁性材料か
らなる各種のパッケージは、半導体素子の高集積化、高
速化、大消費電力化、大型チップ化等により、高密度
化、高速対応化、高放熱性化の傾向にある。また、半導
体素子の用途も、ワークステーション、パーソナルコン
ピュータ、ミニコンピュータ、大型コンピュータ等の産
業用から、携帯用機器、プリンタ、コピー、カメラ、テ
レビ、ビデオ等の電子機器まで多くの範囲に広がり、半
導体素子の性能自体も向上している。
【0003】上述したような高性能、高集積な半導体素
子を搭載するパッケージには、具体的には半導体素子と
多端子・狭ピッチで接続ができること、配線密度が高い
こと、放熱性がよいこと、高速信号を扱うことができる
こと、パッケージの入出力端子自体を多端子・狭ピッチ
化できること等が求められている。さらに、これらの条
件を満足する高性能なパッケージを高信頼性の下で簡易
な工程で安価に作製する技術が求められている。
【0004】パッケージと半導体素子との多端子・狭ピ
ッチによる接続方法としては、ワイヤボンディング法、
TAB法、フリップチップ法等がある。また、このよう
な接続技術を有効に機能させる上で、パッケージ側も狭
ピッチ・多端子のインナーリード部分が必要であると共
に、プリント基板等の実装ボードとパッケージとの接続
を多端子・狭ピッチ化した上で、接続部の信頼性を高め
ることが必要になっている。また、前述したようにLS
Iの高速化により、パッケージの電気特性も十分に考慮
する必要が生じている。
【0005】このようにパッケージの多端子・狭ピッチ
化や電気特性の向上が求められていることから、パッケ
ージ構造は従来のピン挿入型やQFP(Quad Flat Packa
ge)等の表面実装型からBGA(Ball Grid Array) 構造
に移行しつつある。パッケージの入出力端子として半田
ボール等を用いたBGAパッケージは、接続距離の短縮
が図れ、接続部のインダクタンスによる高速信号の反射
や遅延等が抑制できる等の利点を有する。また、BGA
は半田ボールによる接続距離の短縮に加えて、ボール端
子により狭ピッチ・多端子化が容易であり、さらにこの
狭ピッチ・多端子化はパッケージサイズそのものを縮小
化し、実装ボードへの実装密度の向上、配線の寄生容
量、インダクタンス、抵抗等の低減による電気特性の向
上、パッケージの小型化による高周波特性の改善等が期
待できる。
【0006】また、放熱性に関しては、LSIの高速化
等に伴って消費電力が向上し、発熱量は年々増加する傾
向にあることから、パッケージを高放熱性化することが
求められている。パッケージの放熱性を高めるために
は、パッケージ本体としてセラミックス基材を用いるこ
とが有効である。セラミックスパッケージ、特にBGA
構造のセラミックスパッケージは、高放熱性と優れた電
気特性を有し、かつ多端子・狭ピッチ化が可能なパッケ
ージであり、高速・高集積化された半導体チップ用のパ
ッケージとして期待されている。
【0007】
【発明が解決しようとする課題】しかしながら、従来の
セラミックス製パッケージは、セラミックス多層配線基
板内の配線層により主として信号配線を取り回している
ことから、パッケージ内配線の高密度化に限界があると
共に、半導体素子との接合部分の配線ピッチの狭小化に
も限界があるという難点があり、また、半導体素子の高
速化、発熱量の増大化に対して放熱性のより一層の向上
が求められている。
【0008】本発明は、このような課題に対処するべく
なされたもので、セラミックスパッケージの優れた電気
特性を損うことなく、より一層の配線高密度化と放熱性
の向上を実現した半導体パッケージを提供することを目
的としている。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体パッケージは、請求項1に記載した
ように、内部配線が設けられた第1のセラミックス基板
と、内部配線と接続された導体が設けられた樹脂基材
と、樹脂基材の導体と電気的に接続された半導体素子
と、樹脂基材の第1のセラミックス基板との接合面の反
対の面に接合された第2のセラミックス基板とを具備す
ることを特徴とするものである。
【0010】本発明の半導体パッケージにおいては、パ
ッケージ本体となる第1のセラミックス基板上に樹脂基
材を接合し、この樹脂基材に、例えばパターニングされ
た銅箔等からなる導体を設けている。このような導体で
信号配線を取り回すことによって、信号配線の配線幅お
よび配線間距離を大幅に短縮することができる。従っ
て、パッケージ内配線の高密度化およびパッケージ外形
の小形化を図ることができる。
【0011】また、本発明の半導体パッケージにおいて
は、樹脂基材の第1のセラミックス基板との接合面の反
対の面に放熱用の基板として第2のセラミックス基板を
接合している。したがって、半導体素子の動作に伴って
発生した熱は第1及び第2のセラミックス基板によって
半導体パッケージの上下両面より放散され、これにより
放熱性により一層優れた半導体パッケージが得られると
共に、熱応力による基板の反りを減少させることが可能
となる。
【0012】さらに、樹脂基材の上面に第2のセラミッ
クス基板を接合することによって、半導体パッケージの
上面を平坦化することが可能となり、その上に放熱フィ
ンを容易に取り付けることが可能となる。さらに、樹脂
基材の上面に接合する第2のセラミックス基板として額
縁形状つまり半導体素子の搭載位置にあたる中央部をく
り抜いた形状のものを用いることで、そのくり抜き部を
半導体素子を樹脂でポッティングする際のダムとして利
用することが可能となり、ポッティング作業を容易化す
ることが可能となる。
【0013】また、請求項2に記載されるように、樹脂
基材の上面に接合される放熱用の基板としては、セラミ
ックス基板に代えて、熱伝導率の高い金属基板、例え
ば、銅、銅合金、アルミ、アルミ合金等の金属基板を使
用することが可能である。
【0014】
【発明の実施の形態】以下、本発明を実施するための形
態について説明する。
【0015】図1は本発明の半導体パッケージの一実施
形態の概略構造を示す断面図であり、図2はその要部拡
大断面図である。これらの図に示す半導体パッケージ1
は、パッケージ本体として第1のセラミックス基板2を
有している。このセラミックス基板2には窒化アルミニ
ウム(AlN)焼結体、窒化ケイ素(Si3 4 )焼結
体、アルミナ(Al2 3 )焼結体、炭化ケイ素(Si
C)焼結体、窒化ホウ素(BN)焼結体、低温焼結ガラ
スセラミックス等、各種のセラミックス材料を使用する
ことができる。これらのうち、特に窒化アルミニウム
(AlN)焼結体と窒化ケイ素(Si3 4 )焼結体は
熱伝導率が大きく電気的特性も良好で、半導体パッケー
ジ1の高放熱性化を図る上で好ましい材料である。な
お、他のセラミックス材料についても、搭載する半導体
素子の種類や用途等に応じて適宜使用し得る。
【0016】パッケージ本体を構成するセラミックス基
板2は平板形状を有しており、その内部にはバイアホー
ル型の内部配線層3が設けられている。このバイアホー
ル型内部配線層3の両端にはそれぞれランド4、5が設
けられている。ここで、内部配線層3としてはバイアホ
ールのみに限らず、印刷配線層等を併用することも可能
であるが、本発明の半導体パッケージにおいては後述す
る樹脂基材に設けた導体層で信号配線を取り回すことが
できるため、セラミックス基板2の内部配線層はバイア
ホール型内部配線層3のみとすることが好ましい。これ
により、パッケージ本体としてのセラミックス基板2の
製造コストや製造工数を大幅に低減することができる。
【0017】上記したようなセラミックス基板2は、ま
ずセラミックスグリーンシートにバイアホール型内部配
線層3となるスルーホールを形成し、このスルーホール
内にタングステンペースト等の導体ペーストを充填する
と共に、ランド4、5となる印刷層を形成した後、セラ
ミックス材料に応じた雰囲気中で焼成することによっ
て、バイアホール型内部配線層3およびランド4、5等
を有するセラミックス基板2が得られる。セラミックス
グリーンシートは複数枚使用してもよい。なお電源層や
接地層等の配線層については、セラミックス基板2内に
形成してもよく、この場合にはセラミックス基板2に多
層構造のセラミックス基板を使用する。
【0018】セラミックス基板2の上面側には、半導体
素子6がろう材、半田、ガラス系接着剤等の接合材層7
を介して接合搭載されている。半導体素子6はポッティ
ング樹脂8で封止される。
【0019】また、セラミックス基板2の上面には、導
体層9を有する樹脂フィルム10が接着剤層11を介し
て接合されている。接着剤層11には、熱硬化性樹脂シ
ート、熱硬化性樹脂ペースト、エポキシ樹脂ペースト、
ポリイミド樹脂ペースト等を使用することができる。樹
脂フィルム10に設けられた導体層9は、ボンディング
ワイヤ12を介して半導体素子6の電極パッドと電気的
に接続され、さらにセラミックス基板2の上面側ランド
4と接続されている。
【0020】樹脂フィルム10の導体層は、詳細には、
図2に示したように、樹脂フィルム10の上面側に形成
された上側導体層9aと、樹脂フィルム10の下面側に
形成された下側導体層9bと、これらの間を電気的に接
続する内部導体層9cとを有している。上側導体層9a
および下側導体層9bは、例えば銅箔のような厚さ50μ
m 以下程度の金属箔からなるものであり、所望の配線形
状に応じてパターニングされている。この際、信号配線
の取り回しは上側導体層9aと下側導体層9bの双方で
行ってもよいし、また下側導体層9bはランドの形成の
みとしてもよい。 下側導体層9b上(ランド上)に
は、セラミックス基板2の上面側ランド4の位置に対応
させて、例えばAgエポキシ系ペースト、Auエポキシ
系ペースト、Agポリイミド系ペースト等により、高さ
80μm 程度の接続用突起13が形成されている。接続用
突起13は、Auボール、Pb−Sn系共晶半田ボー
ル、In系半田ボール等を接合して形成することもでき
る。なお、セラミックス基板2の上面側ランド4上に、
同様な接続用突起を形成しておいてもよい。そして、樹
脂フィルム10の導体層9とセラミックス基板2の上面
側ランド4とは、樹脂フィルム10側の接続用突起13
を上面側ランド4に突き当て、これを熱圧着する等によ
って電気的に接続されている。樹脂フィルム10とセラ
ミックス基板2との機械的な接合は、基本的には接着剤
層11が担っている。
【0021】上述した導体層9および接続用突起13を
有する樹脂フィルム10は、例えば以下のようにして作
製することができる。すなわち、まず厚さ50μm 程度の
銅箔を上側導体層9aの形成材料として用意し、その表
面にセラミックス基板2の上面側ランド4の位置に対応
させて、銀等により内部導体層9cとなる例えば高さ80
μm 程度の突起を形成する。この突起を形成した銅箔
と、例えば液晶ポリマーからなる厚さ50μm 程度の樹脂
フィルム10と、さらに下側導体層9bとなる同様な厚
さの銅箔とを重ね合わせ、突起の先端が樹脂フィルム1
0を突き破って、下側導体層9bとなる銅箔と電気的に
接続するように熱圧着する。熱圧着は銅箔と液晶ポリマ
ーフィルム等との密着強度が保たれるような条件下で実
施する。
【0022】そして、両面の銅箔をそれぞれ所望の配線
形状となるようにエッチングし、上側導体層9aには所
望の配線パターンを、また下側導体層9bには少なくと
もランドを形成する。この後、下側導体層9bによるラ
ンド上に、上述したような接続用突起13を形成するこ
とによって、上述した上側導体層9a、下側導体層9b
および内部導体層9cを有する導体層9と接続用突起1
3とが設けられた樹脂フィルム10が得られる。
【0023】導体層9および接続用突起13を有する樹
脂フィルム10の上面側には、半導体素子6の動作に伴
って生じた熱を半導体パッケージの上面側に放散するた
めの第2のセラミックス基板15が接着剤層14を介し
て接合されている。この第2のセラミックス基板15と
しては第1のセラミックス基板2の同一材料、例えば窒
化アルミニウム(AlN)焼結体、窒化ケイ素(Si3
4 )焼結体、アルミナ(Al2 3 )焼結体、低温焼
結ガラスセラミックス、その他の各種セラミックス材料
を使用することができる。これらのうち、特に窒化アル
ミニウム(AlN)焼結体と窒化ケイ素(Si3 4
焼結体は熱伝導率が大きいことから、半導体パッケージ
1の高放熱性化を図る上で好ましい。なお、接着剤層1
4には、熱硬化性樹脂シート、熱硬化性樹脂ペースト、
エポキシ樹脂ペースト、ポリイミド樹脂ペースト等を使
用することができる。第2のセラミックス基板15はそ
の中央部の半導体素子6の搭載位置に半導体素子6のサ
イズよりひとまわり大きい窓部15aを開設してなるも
のであり、この窓部15aによって半導体素子6を樹脂
でポッティングする際のダムが形成されている。
【0024】一方、第1のセラミックス基板2の下面側
ランド5には、例えば半田によって、例えばPb−Sn
系半田ボールやIn系半田ボールのような導体ボール1
6が接続固定され、この導体ボール16により半導体パ
ッケージのボール端子が構成されている。なお、導体ボ
ール16としては、金属ボールや金属コーティング樹脂
ボール等、少なくとも表面部が導電性を有する各種の導
体ボールも使用することができる。
【0025】ここで、一部のボール端子16aは、バイ
アホール型内部配線層3と電気的に接続された下面側ラ
ンド5と電気的に接続され、外部接続端子としての機能
が与えられているが、その他のボール端子16bはバイ
アホール型内部配線層3の位置に関係なく形成されてい
る。この電気的な接続関係を有しないボール端子16b
は、放熱用のダミーボールいわゆるサーマルボールであ
り、半導体パッケージ1を実装する実装ボードとの接合
面積の拡大に寄与する。
【0026】ボール端子16a、16bは、例えば下面
側ランド5の表面にNi/Auメッキ等を施した後、各
スルーホール内にSn−Pb共晶半田ペースト等を印
刷、充填し、この半田ペースト上にSn−Pb共晶半田
ボール(例えば 95%Pb共晶半田ボール)等からなる導
体ボール16を載せ、半田ペーストを溶融させて接合す
ることにより形成することができる。
【0027】以上のように構成された本実施形態の半導
体パッケージ1は、例えば多層プリント基板等の実装ボ
ード上に実装される。この際、半導体パッケージ1の外
部接続端子としてのボール端子16aは、実装ボードの
配線層と電気的に接続され、以て半導体実装部品が構成
される。
【0028】上述した実施形態の半導体パッケージ1に
おいては、樹脂フィルム10に設けた導体層9で主に信
号配線を取り回している。このような導体層9には上述
したように、銅箔等の厚さが10μm 以下というような金
属箔を使用することができるため、これをエッチングし
てパターニングすることにより、例えば配線幅が30μm
、配線間距離が20μm というような高密度配線を実現
することができる。従って、入出力数の多い半導体素子
6であっても信号配線を容易に取り回すことができるだ
けでなく、パッケージサイズそのものを小形化すること
が可能となる。また、半導体素子6とパッケージ側のイ
ンナーリード部とを狭ピッチで接続することが可能とな
る。
【0029】また、本実施形態では、第1のセラミック
ス基板2の内部配線層をバイアホール型内部配線層3の
みとすることができるので、内部に複雑な多層配線を形
成していた従来のセラミックス多層配線基板に比べて、
セラミックス基板2自体の製造コストおよび製造工数を
大幅に低減することができ、ひいては半導体パッケージ
1の製造コストを低減することが可能となる。
【0030】さらに、本実施形態では、半導体素子6が
接合材層7を介してセラミックス基板2上に接合搭載さ
れているため、半導体素子6の動作に伴って生じた熱を
第1のセラミックス基板2の裏面より放散させることが
できると共に、第1のセラミックス基板2に伝達された
熱は樹脂フィルム10の上面側に接合した第2のセラミ
ックス基板15を通じてその上面からも放散されるの
で、放熱性により優れた半導体パッケージを実現するこ
とができる。
【0031】ここで、半導体素子6で発生した熱は概し
て、半導体素子6と接しているパッケージ本体へと分散
されて放熱される。この際、パッケージ本体の熱伝導率
により放熱性が異なる。例えば、パッケージ本体が樹脂
からなる場合、例えばポリイミド樹脂の熱伝導率は0.12
〜 0.2W/m K であり、半導体素子を構成しているシリコ
ンの熱伝導率よりかなり劣ることもあって、半導体素子
で発生した熱のポリイミド樹脂からの放熱は期待でき
ず、半導体素子に熱がこもることになる。このため、熱
により半導体素子が誤動作するおそれが大きい。
【0032】これに対し、この実施形態の半導体パッケ
ージ1では、上記したように半導体素子6をセラミック
ス基板2上に接合搭載しているおり、このセラミックス
基板2の構成材料の一つとして挙げられるAlN焼結体
の場合、例えば170W/m Kと樹脂の1000倍以上の熱伝導率
が実現できることから、半導体素子6で発生した熱をパ
ッケージ本体としての第1のセラミックス基板2に良好
に分散させることができる。また、第1のセラミックス
基板2からは表面放熱、さらには上述したように導体ボ
ール16を介して実装ボードへの放熱が期待できると共
に、樹脂フィルム10の上面側に接合した第2のセラミ
ックス基板15からの表面放熱が達成される。したがっ
て、半導体素子6で発生した熱を良好に放散することが
でき、半導体素子6の誤動作等を防止することが可能と
なる。
【0033】さらに、本実施形態の半導体パッケージ1
では、第2のセラミックス基板15の半導体素子6の搭
載位置にあたる中央部をくり抜いて設けた窓部15a
を、半導体素子6を樹脂でポッティングする際のダムと
して利用することが可能となり、これによりポッティン
グ樹脂8の外形が不揃いになる心配がなく、ポッティン
グ作業を容易化することができる。
【0034】また、本実施形態によれば、樹脂フィルム
10の上面側に接合した第2のセラミックス基板15に
より上面が平坦な半導体パッケージ1が実現されるの
で、図3に示すように、半導体パッケージ1の上面への
放熱フィン17の取り付けが容易になるという利点も生
じる。
【0035】次に、本発明の半導体パッケージの他の実
施形態について、図4を参照して説明する。
【0036】図4に示す半導体パッケージ21は、フリ
ップチップ構造の半導体素子26を搭載対象としたパッ
ケージであり、前述した実施形態と同様な材料からなる
第1のセラミックス基板22の上面側には、半導体素子
26を収容するキャビティ22aが形成されている。そ
して、このキャビティ22a内にはフリップチップ構造
の半導体素子26が、その裏面がキャビティ22aの底
面すなわち第1のセラミックス基板22と直接接するよ
うに収容されている。
【0037】半導体素子26はキャビティ22a内の底
面に、ろう材、半田、ガラス系接着剤等の接合材を用い
て接合してもよいが、単にセラミックス基板22と接触
しているだけであっても、半導体素子26からセラミッ
クス基板22への放熱性を十分に確保することができ
る。この実施形態では、半導体素子26はキャビティ2
2a内に収容されているだけである。
【0038】上述した第1のセラミックス基板22の上
面側には、前述した実施形態と同様に、導体層29を有
する樹脂フィルム30が接着剤層31を介して接合固定
されている。そして、樹脂フィルム30と第1のセラミ
ックス基板22とは、前述した実施形態と同様にして電
気的および機械的に接続されており、また半導体素子2
6と樹脂フィルム30についても同様に電気的および機
械的に接続されている。なお、この実施形態における樹
脂フィルム30には、一方面すなわち下面のみに導体層
29が形成されている。この導体層29には第1のセラ
ミックス基板22の上面側ランド24および半導体素子
26のバンプ端子26aの各位置に対応させて接続用突
起33がそれぞれ形成されている。
【0039】樹脂フィルム30の上面側には、前述した
実施形態と同様に、半導体素子26の動作に伴って生じ
た熱を半導体パッケージの上面側に放散するための第2
のセラミックス基板35が接着剤層34を介して接合さ
れている。
【0040】一方、第1のセラミックス基板22の下面
側ランド25には、例えば半田によって導体ボール36
が接続固定され、この導体ボール36により半導体パッ
ケージのボール端子が構成されている。
【0041】この実施形態の半導体パッケージ21にお
いては、まず半導体素子26を第1のセラミックス基板
22のキャビティ22a内に収容することによって、フ
リップチップ構造の半導体素子26の電極パッドへの電
気的な接続を容易にした上で、半導体素子26と第1の
セラミックス基板22とが直接接触した状態を実現して
いる。これにより、半導体素子26の動作に伴って生じ
た熱を、半導体素子26の裏面から第1のセラミックス
基板22に直接分散させることができる。また、第1の
セラミックス基板22に伝達された熱は、樹脂フィルム
30の上面側に接着剤層34を介して接合された第2の
セラミックス基板35の表面からも放熱されるので、放
熱性により優れたフリップチップ対応の半導体パッケー
ジを実現することができる。
【0042】なお、以上の実施形態では、パッケージ上
面側の放熱性を高めるために樹脂フィルムの上面側に接
合する基板としてセラミックス基板を使用したが、この
セラミックス基板に代えて熱伝導率の高い金属基板、例
えば、銅、銅合金、アルミ、アルミ合金等の金属基板を
使用してもよい。
【0043】また、各図に示した半導体パッケージの部
分構造は、それぞれ自由に組合せて使用し得るものであ
る。また、上記した実施形態では本発明をBGAパッケ
ージに適用した例について説明したが、本発明はLGA
パッケージやPGAパッケージ等への適用を必ずしも除
くものではない。
【0044】
【実施例】次に、本発明に係る実施例を説明する。
【0045】第1のセラミックス基板として、直径 0.6
mmの電気的導通のある貫通孔(バイアホール)を1.27
mmピッチで 600個格子状に設けた厚さ 0.6mm,縦横
35×35mmの窒化アルミニウム基板を用意した。この窒
化アルミニウム基板上に、貫通孔の位置と同一部位に電
極を有し、上面に半導体素子の電極パッドと接続される
配線を形成した厚さ0.10mmの液晶ポリマーフィルムを
シート状のエポキシ樹脂接着剤により接合した。さら
に、液晶ポリマーフィルム上に第2のセラミックス基板
として額縁状の窒化アルミニウム基板をシート状のエポ
キシ樹脂接着剤で接合した。窒化アルミニウムとして
は、酸化イットリウム、炭酸カリシウム等の焼結助剤を
少量添加したものを用いた。
【0046】次に、この額縁状の窒化アルミニウム基板
の中央部に開設した窓部を通じて、第1のセラミックス
基板である窒化アルミニウム基板上に半導体素子を銀ポ
リイミド接着剤で接合後、線径30μmのアルミニウムで
ワイヤボンディングを実施した。ワイヤボンディング後
に中央部の空洞内にエポキシ系ポッティング剤を注入し
て半導体外囲器を作製した。さらに、第1のセラミック
ス基板である窒化アルミニウム基板の電極部に半田ボー
ルを形成し、BGA構造のセラミックスパッケージを完
成させた。
【0047】このようにして得られた半導体パッケージ
を6層配線プリント基板(A4サイズ)上に実装し、無
風の条件下で熱抵抗を測定した結果、 4℃/Wの値が得
られた。これに対し、セラミックス基板上に半導体素子
をマウントしてセラミックス基板と半導体素子の各電極
どうしをボンディングワイヤにより接続した従来の構造
の半導体パッケージ(本発明の樹脂基材と第2のセラミ
ックス基板を持たない構造の半導体パッケージ)の熱抵
抗は 7℃/Wであった。また、比較のため、導体層を設
けた樹脂フィルムをセラミックス基板上に接合して樹脂
フィルムの導体層と半導体素子の各電極どうしをボンデ
ィングワイヤにより接続した構造の半導体パッケージ
(本発明の第2のセラミックス基板を持たない構造の半
導体パッケージ)の熱抵抗を測定したところ、 5℃/W
の値が得られた。
【0048】また、第1のセラミックス基板である窒化
アルミニウム基板の電極部に半田ボールを接合した後の
ボール高さのばらつきは、前記従来の構造の半導体パッ
ケージでは最大 150μmであったのに対し、本実施例で
は最大 100μmにまで低減でき、すなわち、第1のセラ
ミックス基板である窒化アルミニウム基板の反りをおよ
そ50μm減少できた。
【0049】
【発明の効果】以上説明したように、本発明によれば、
セラミックス基板を用いた際の高放熱性特性等を損うこ
となく、信号配線の配線幅および配線間距離を大幅に短
縮した半導体パッケージを実現でき、さらに、放熱性に
おいてより一層優れた半導体パッケージを提供すること
が可能となる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージの一実施形態の概略
構造を示す断面図である。
【図2】図1に示す半導体パッケージの要部拡大断面図
である。
【図3】図1に示す半導体パッケージの変形例の概略構
造を示す断面図である。
【図4】本発明の半導体パッケージの他の実施形態の概
略構造を示す断面図である。
【符号の説明】
1、21……BGA構造の半導体パッケージ 2、22……第1のセラミックス基板 3、23……バイアホール型内部配線層 6、26……半導体素子 9、29……導体層 10、30……樹脂フィルム 15、35……第2のセラミックス基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 和生 神奈川県横浜市鶴見区末広町2丁目4番地 株式会社東芝京浜事業所内 (72)発明者 山口 秀樹 神奈川県川崎市川崎区日進町7番地1 東 芝電子エンジニアリング株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 内部配線が設けられた第1のセラミック
    ス基板と、 前記第1のセラミックス基板上に接合され、前記内部配
    線と接続された導体が設けられた樹脂基材と、 前記樹脂基材の導体と電気的に接続された半導体素子
    と、 前記樹脂基材の前記第1のセラミックス基板との接合面
    の反対の面に接合された第2のセラミックス基板とを具
    備することを特徴とする半導体パッケージ。
  2. 【請求項2】 内部配線が設けられたセラミックス基板
    と、 前記セラミックス基板上に接合され、前記内部配線と接
    続された導体が設けられた樹脂基材と、 前記樹脂基材の導体と電気的に接続された半導体素子
    と、 前記樹脂基材の前記セラミックス基板との接合面の反対
    の面に接合された金属基板とを具備することを特徴とす
    る半導体パッケージ。
  3. 【請求項3】 請求項1または2記載の半導体パッケー
    ジにおいて、 前記セラミックス基板が、窒化アルミニウムまたは窒化
    ケイ素であることを特徴とする半導体パッケージ。
  4. 【請求項4】 請求項1または2記載の半導体パッケー
    ジにおいて、 前記樹脂基材が、液晶ポリマーからなることを特徴とす
    る半導体パッケージ。
JP9056693A 1997-03-11 1997-03-11 半導体パッケージ Withdrawn JPH10256413A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9056693A JPH10256413A (ja) 1997-03-11 1997-03-11 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9056693A JPH10256413A (ja) 1997-03-11 1997-03-11 半導体パッケージ

Publications (1)

Publication Number Publication Date
JPH10256413A true JPH10256413A (ja) 1998-09-25

Family

ID=13034542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9056693A Withdrawn JPH10256413A (ja) 1997-03-11 1997-03-11 半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH10256413A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329713B1 (en) 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
JP2008211254A (ja) * 2008-05-23 2008-09-11 Shinko Electric Ind Co Ltd 部品内蔵多層回路基板
US8003438B2 (en) 2003-07-22 2011-08-23 Panasonic Corporation Circuit module and manufacturing method thereof
CN111370373A (zh) * 2020-02-28 2020-07-03 浙江长兴电子厂有限公司 一种气密性表面安装型电流传感器封装结构
CN111370572A (zh) * 2020-02-28 2020-07-03 浙江长兴电子厂有限公司 一种气密性电流传感器倒扣焊封装结构

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329713B1 (en) 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
US8003438B2 (en) 2003-07-22 2011-08-23 Panasonic Corporation Circuit module and manufacturing method thereof
JP2008211254A (ja) * 2008-05-23 2008-09-11 Shinko Electric Ind Co Ltd 部品内蔵多層回路基板
CN111370373A (zh) * 2020-02-28 2020-07-03 浙江长兴电子厂有限公司 一种气密性表面安装型电流传感器封装结构
CN111370572A (zh) * 2020-02-28 2020-07-03 浙江长兴电子厂有限公司 一种气密性电流传感器倒扣焊封装结构
CN111370572B (zh) * 2020-02-28 2023-11-10 浙江东瓷科技有限公司 一种气密性电流传感器倒扣焊封装结构

Similar Documents

Publication Publication Date Title
JP2548602B2 (ja) 半導体実装モジュール
JP3677429B2 (ja) フリップチップ型半導体装置の製造方法
KR19980024956A (ko) 반도체 패키지 및 반도체 실장 부품
JP2003068931A (ja) 半導体パッケージ及びその製造方法
JPH10256429A (ja) 半導体パッケージ
KR20010078174A (ko) 반도체 장치 및 그 제조 방법
JPH09283695A (ja) 半導体実装構造
JP3312611B2 (ja) フィルムキャリア型半導体装置
JPH10256413A (ja) 半導体パッケージ
JPH10256428A (ja) 半導体パッケージ
JPH10275522A (ja) 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
JPH06204355A (ja) 半導体装置用パッケージ及び半導体装置
JPH10256414A (ja) 半導体パッケージ
JPH07161866A (ja) Lsiチップキャリア構造
JPS61137349A (ja) 半導体装置
JPH10275878A (ja) 半導体パッケージ
JPH0897336A (ja) 半導体装置
JPH0773110B2 (ja) 半導体集積回路装置
JP3470787B2 (ja) 半導体素子用複合パッケージの製造方法
JPH10242322A (ja) 半導体パッケージ
JPH1154532A (ja) 半導体素子用パッケージ
JPH1154646A (ja) 半導体素子用パッケージおよびその製造方法
JP2831864B2 (ja) 半導体パッケージ及びその製造方法
JP2501278B2 (ja) 半導体パッケ―ジ

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040511