JP2831864B2 - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法Info
- Publication number
- JP2831864B2 JP2831864B2 JP3159964A JP15996491A JP2831864B2 JP 2831864 B2 JP2831864 B2 JP 2831864B2 JP 3159964 A JP3159964 A JP 3159964A JP 15996491 A JP15996491 A JP 15996491A JP 2831864 B2 JP2831864 B2 JP 2831864B2
- Authority
- JP
- Japan
- Prior art keywords
- lower members
- semiconductor package
- substrate
- chip
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は多数の高性能集積回路
のチップを搭載することにより実張密度を高め主にスー
パコンピューター又は大型コンピューター等のような高
性能システムに使用される半導体パッケージに関する。
のチップを搭載することにより実張密度を高め主にスー
パコンピューター又は大型コンピューター等のような高
性能システムに使用される半導体パッケージに関する。
【０００２】
【従来の技術】一般にコンピューターの容量が増加され
ることによってコンピューターの大きさも大型化され、
これを解決するために高集積チップ及び高集積半導体パ
ッケージが開発されてコンピューターの大きさを小型化
するに到った。従って従来には図４に示すごとき、多数
の高集積チップを搭載することのできる半導体パッケー
ジが開発されたもので、集積回路を形成した半導体チッ
プ３１を数個以上配線基板上に搭載して、上記配線基板
３２上面には配線及び電極が形成されて配線基板３２を
貫通して形成されたリード３３に回路的に連結させてな
ったものであり、かつ、配線基板３２上に搭載された半
導体チップ３１の上へ防熱のためのヒートシンク３４
（Heat Sink)が設け、このヒートシンク３４には流体流
れ孔３４ａが形成されたものであった。
ることによってコンピューターの大きさも大型化され、
これを解決するために高集積チップ及び高集積半導体パ
ッケージが開発されてコンピューターの大きさを小型化
するに到った。従って従来には図４に示すごとき、多数
の高集積チップを搭載することのできる半導体パッケー
ジが開発されたもので、集積回路を形成した半導体チッ
プ３１を数個以上配線基板上に搭載して、上記配線基板
３２上面には配線及び電極が形成されて配線基板３２を
貫通して形成されたリード３３に回路的に連結させてな
ったものであり、かつ、配線基板３２上に搭載された半
導体チップ３１の上へ防熱のためのヒートシンク３４
（Heat Sink)が設け、このヒートシンク３４には流体流
れ孔３４ａが形成されたものであった。
【０００３】しかし上記のような、半導体パッケージ３
０は多数個の半導体チップ３１の配線基板３３上に単層
だけで設けたものであるので半導体パッケージの実張密
度を高められる範囲が限定され半導体パッケージ３０を
もっと小型化しようとする欲求を充足させることができ
なかったものである。
０は多数個の半導体チップ３１の配線基板３３上に単層
だけで設けたものであるので半導体パッケージの実張密
度を高められる範囲が限定され半導体パッケージ３０を
もっと小型化しようとする欲求を充足させることができ
なかったものである。
【０００４】
【発明が解決しようとする課題】この発明は上記のよう
な問題点を解決するためのもので、この発明の目的は半
導体パッケージ内に高集積半導体チップを持つ基板（Su
bstrate)を多層で搭載して半導体パッケージの実張密度
を増大させることにより大型コンピューター等の製品を
小型化することのできる半導体パッケージを提供するこ
とにある。
な問題点を解決するためのもので、この発明の目的は半
導体パッケージ内に高集積半導体チップを持つ基板（Su
bstrate)を多層で搭載して半導体パッケージの実張密度
を増大させることにより大型コンピューター等の製品を
小型化することのできる半導体パッケージを提供するこ
とにある。
【０００５】この発明の他の目的は半導体パッケージ内
に高集積半導体チップを持つ基板を多層で搭載しこれら
を回路的に連結可能にして半導体チップの多層化を実現
することのできる多層マルチチップモジュール（Multic
hip Module) 半導体パッケージの製造方法を提供するこ
とにある。
に高集積半導体チップを持つ基板を多層で搭載しこれら
を回路的に連結可能にして半導体チップの多層化を実現
することのできる多層マルチチップモジュール（Multic
hip Module) 半導体パッケージの製造方法を提供するこ
とにある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めこの発明の特徴は、中央部にパッド結合されて積層構
造で設けた上、下側メンバと上面に多数の高集積チップ
が搭載されその表面が回路パターンとワイヤでボンディ
ングされ上記上、下側メンバの内面に各々付着される基
板と上記上、下側の基板に搭載されたチップを電気的に
連結するための接続手段と、上記接続手段の一端と連結
された外部リードと、上記上、下側メンバの外側表面に
設けたヒートシンクとからなった半導体パッケージにあ
る。
めこの発明の特徴は、中央部にパッド結合されて積層構
造で設けた上、下側メンバと上面に多数の高集積チップ
が搭載されその表面が回路パターンとワイヤでボンディ
ングされ上記上、下側メンバの内面に各々付着される基
板と上記上、下側の基板に搭載されたチップを電気的に
連結するための接続手段と、上記接続手段の一端と連結
された外部リードと、上記上、下側メンバの外側表面に
設けたヒートシンクとからなった半導体パッケージにあ
る。
【０００７】この発明の他の特徴は、中央部にパッドが
嵌入設けた上、下側メンバを備え、多数のチップが付着
された基板を上、下側メンバの内面に各々付着する段階
と、上記上、下側の基板に付着されたチップを接続手段
として上、下側メンバ内で回路的に相互連結するための
段階と、上記上、下側メンバが積層された構造として上
側メンバのチップと下側メンバのチップを電気的に連結
すると共に上、下側メンバを密封する段階と、上、下側
メンバの外部へ熱放出のためのヒートシンクを設ける段
階とから成る半導体パッケージの製造方法にある。
嵌入設けた上、下側メンバを備え、多数のチップが付着
された基板を上、下側メンバの内面に各々付着する段階
と、上記上、下側の基板に付着されたチップを接続手段
として上、下側メンバ内で回路的に相互連結するための
段階と、上記上、下側メンバが積層された構造として上
側メンバのチップと下側メンバのチップを電気的に連結
すると共に上、下側メンバを密封する段階と、上、下側
メンバの外部へ熱放出のためのヒートシンクを設ける段
階とから成る半導体パッケージの製造方法にある。
【０００８】
【実施例】以下、この発明による実施例を添付図面によ
って詳細に説明する。図１及び図２はこの発明による半
導体パッケージを示したもので、絶縁材の上、下側メン
バ１，２が多層構造で形成され、上記上、下側メンバ
１，２の中央部に結合部位がＣｕ−Ａｇ材で硬ろう付け
（Brazing)されたパッド３が設け、上記上、下側メンバ
１，２及びパッド３の上に基板４が接着剤５で付着され
る。
って詳細に説明する。図１及び図２はこの発明による半
導体パッケージを示したもので、絶縁材の上、下側メン
バ１，２が多層構造で形成され、上記上、下側メンバ
１，２の中央部に結合部位がＣｕ−Ａｇ材で硬ろう付け
（Brazing)されたパッド３が設け、上記上、下側メンバ
１，２及びパッド３の上に基板４が接着剤５で付着され
る。
【０００９】ここで、上、下側メンバ１，２はセラミッ
ク（Ceramic)で製造することが望ましくて、パッド３は
熱伝導及び熱膨張を考えてＣｕ−Ｗ又はＣｕ−Ｍｏを使
用し、接着剤５はＡｕ−２％Ｓｉを使用した。また、上
記基板４上には回路パターンが形成された薄膜６が設
け、この薄膜６上に多数のチップ７が設けるもので、基
板４を付着させた接着剤５より高い融点を持つ物質、例
えばＡｕ合金になった接着剤８でチップ７が基板４に接
着され、上記チップ７は薄膜６の回路パターンとワイヤ
９でボンディングされる。
ク（Ceramic)で製造することが望ましくて、パッド３は
熱伝導及び熱膨張を考えてＣｕ−Ｗ又はＣｕ−Ｍｏを使
用し、接着剤５はＡｕ−２％Ｓｉを使用した。また、上
記基板４上には回路パターンが形成された薄膜６が設
け、この薄膜６上に多数のチップ７が設けるもので、基
板４を付着させた接着剤５より高い融点を持つ物質、例
えばＡｕ合金になった接着剤８でチップ７が基板４に接
着され、上記チップ７は薄膜６の回路パターンとワイヤ
９でボンディングされる。
【００１０】ここで、薄膜６は、絶縁物でＡｌ2Ｏ3，Ａ
ＩＮ，ＢＮ，ＳｉＮ，グラスセラミック（Grass-Cerami
c)等のセラミックやポリイミド（Polyimide)，テフロン
（Teflon) ，フォート感度性ポリイミド(Photosensitiv
e Polyimide)等の重合体（Polymer)中のどの一つを選択
して使用し、回路パターンを形成する導体はＣｕ，Ａ
ｕ，Ａｌ中のどの一つを選択して使用する。そしてＷＳ
Ｉ（Wafer Scale Inteyration)使用時Ｓｉ基板の使用も
可能である。
ＩＮ，ＢＮ，ＳｉＮ，グラスセラミック（Grass-Cerami
c)等のセラミックやポリイミド（Polyimide)，テフロン
（Teflon) ，フォート感度性ポリイミド(Photosensitiv
e Polyimide)等の重合体（Polymer)中のどの一つを選択
して使用し、回路パターンを形成する導体はＣｕ，Ａ
ｕ，Ａｌ中のどの一つを選択して使用する。そしてＷＳ
Ｉ（Wafer Scale Inteyration)使用時Ｓｉ基板の使用も
可能である。
【００１１】一方、上、下側メンバ１，２内の一側面に
はメタルライン１０が形成されており、このメタルライ
ン１０の終端にタップ１１が形成されており薄膜６の回
路パターンとワイヤ１２とで各々ボンディングされ、
上、下側のメタルライン１０は上、下側メンバ１，２に
挿入して形成した導体１３を通って電気的な信号が連結
される。また、上記下側メンバ２のメタルライン１０は
下側メンバ２の外部まで延伸形成され外側パッド１４と
連結され、この外側パッド１４に外部リード１５が硬ろ
う付け物質により固定されて連結される。ここでメタル
ライン１０と導体１３は上、下側メンバ１，２がセラミ
ックになった点を勘案して工程上Ｗ又はＭｏ−Ｍｎを使
用することが望ましい。
はメタルライン１０が形成されており、このメタルライ
ン１０の終端にタップ１１が形成されており薄膜６の回
路パターンとワイヤ１２とで各々ボンディングされ、
上、下側のメタルライン１０は上、下側メンバ１，２に
挿入して形成した導体１３を通って電気的な信号が連結
される。また、上記下側メンバ２のメタルライン１０は
下側メンバ２の外部まで延伸形成され外側パッド１４と
連結され、この外側パッド１４に外部リード１５が硬ろ
う付け物質により固定されて連結される。ここでメタル
ライン１０と導体１３は上、下側メンバ１，２がセラミ
ックになった点を勘案して工程上Ｗ又はＭｏ−Ｍｎを使
用することが望ましい。
【００１２】一方、上、下側メンバ１，２の中央部に設
けたパッド３の外側上部にヒートシンク１６が設け、こ
のヒートシンク１６は熱放出のために放出能力が良いＡ
ｌ又はＭｇとして鰭ピンタイプで形成し、上記ヒートシ
ンク１６は熱伝導が高い接着剤１７として接着され、上
記接着剤１７は軟ろう（Soft Solder)が望ましい。か
つ、上記のように完成された上、下側メンバ１，２は多
層構造で積層され上、下側メンバ１，２の導体１３の間
に相互電気的に連結されるように連結パッド１８が介さ
れ、最終的に上、下側メンバ１，２は密封材１９として
密封されて半導体パッケージ２０が構成され、上記連結
パッド１８と密封材１９とは導体であるシーリング物質
（Sealing Material) が使用される。
けたパッド３の外側上部にヒートシンク１６が設け、こ
のヒートシンク１６は熱放出のために放出能力が良いＡ
ｌ又はＭｇとして鰭ピンタイプで形成し、上記ヒートシ
ンク１６は熱伝導が高い接着剤１７として接着され、上
記接着剤１７は軟ろう（Soft Solder)が望ましい。か
つ、上記のように完成された上、下側メンバ１，２は多
層構造で積層され上、下側メンバ１，２の導体１３の間
に相互電気的に連結されるように連結パッド１８が介さ
れ、最終的に上、下側メンバ１，２は密封材１９として
密封されて半導体パッケージ２０が構成され、上記連結
パッド１８と密封材１９とは導体であるシーリング物質
（Sealing Material) が使用される。
【００１３】上記のような半導体パッケージの製造方法
は、中央部にＣｕ−Ｗ又はＣｕ−Ｍｏを精密加工したパ
ッド３が嵌入されて結合部位が硬ろう付けされた上、下
側メンバ１，２を備え、多数のチップ７が搭載された基
板４を上、下側メンバ１，２の内側に付着させる段階
と、上記上、下側の基板４に搭載されたチップ７を上、
下側メンバ１，２内で回路的に相互連結するための段階
と、上記上、下側メンバ１，２が積層された構造として
上側メンバ１と下側メンバを連結パッド１８を通って電
気的に導通可能にすると共に上、下側メンバ１，２を密
封する段階と、上、下側メンバ１，２の外部へ熱放出の
ためのヒートシンク１６を設ける段階で分けられ、これ
を段階別でもっと詳細に説明すると、上記上、下側メン
バ１，２に基板４を付着する段階は、上、下側メンバ
１，２の中央部にパッド３を精密加工して嵌合した後熱
伝導が高い硬ろう付け物質で接着させる段階と、一側面
に薄膜６が形成された基板４上にチップ７を接着剤８で
付着する段階と、上記基板４を上、下側メンバ１，２に
接着剤５で付着し、薄膜６の回路パターンとワイヤ９で
ボンディングする段階と成る。
は、中央部にＣｕ−Ｗ又はＣｕ−Ｍｏを精密加工したパ
ッド３が嵌入されて結合部位が硬ろう付けされた上、下
側メンバ１，２を備え、多数のチップ７が搭載された基
板４を上、下側メンバ１，２の内側に付着させる段階
と、上記上、下側の基板４に搭載されたチップ７を上、
下側メンバ１，２内で回路的に相互連結するための段階
と、上記上、下側メンバ１，２が積層された構造として
上側メンバ１と下側メンバを連結パッド１８を通って電
気的に導通可能にすると共に上、下側メンバ１，２を密
封する段階と、上、下側メンバ１，２の外部へ熱放出の
ためのヒートシンク１６を設ける段階で分けられ、これ
を段階別でもっと詳細に説明すると、上記上、下側メン
バ１，２に基板４を付着する段階は、上、下側メンバ
１，２の中央部にパッド３を精密加工して嵌合した後熱
伝導が高い硬ろう付け物質で接着させる段階と、一側面
に薄膜６が形成された基板４上にチップ７を接着剤８で
付着する段階と、上記基板４を上、下側メンバ１，２に
接着剤５で付着し、薄膜６の回路パターンとワイヤ９で
ボンディングする段階と成る。
【００１４】上記チップの回路的である連結段階は、
上、下側メンバ１，２内の一側面から内部へ埋没させて
形成したメタルライン１０の角部にタップ１１を形成
し、基板４の回路パターンとワイヤ１２とでボンディン
グする段階と、上記メタルライン１０を上、下側メンバ
１，２の相接する部位へ誘導するために導体１３を上記
メタルライン１０に接地させる段階と、上記下側のメタ
ルライン１０と連結された外側パッド１４に外部リード
１５を連結する段階となる。
上、下側メンバ１，２内の一側面から内部へ埋没させて
形成したメタルライン１０の角部にタップ１１を形成
し、基板４の回路パターンとワイヤ１２とでボンディン
グする段階と、上記メタルライン１０を上、下側メンバ
１，２の相接する部位へ誘導するために導体１３を上記
メタルライン１０に接地させる段階と、上記下側のメタ
ルライン１０と連結された外側パッド１４に外部リード
１５を連結する段階となる。
【００１５】半導体パッケージ２０内から発生する熱を
放出するためのヒートシンク１６の設置段階では、鰭ピ
ンタイプのヒートシンク１６を提供する段階と、このヒ
ートシンク１６を熱伝導率が良い接着剤１７で上、下側
パッド３上に付着させる段階と成る。
放出するためのヒートシンク１６の設置段階では、鰭ピ
ンタイプのヒートシンク１６を提供する段階と、このヒ
ートシンク１６を熱伝導率が良い接着剤１７で上、下側
パッド３上に付着させる段階と成る。
【００１６】以上のようにこの発明は、上、下側メンバ
１，２内に付着された基板４にチップが各々付着され基
板４上に形成された回路パターンとチップ７のパッドが
ワイヤ９でボンディングされるものであり、上記基板４
の回路パターンはメタルライン１０の一側に形成された
タップ１１とワイヤ１２とでボンディングされるもので
あり、上、下のメタルライン１０は導体１３及び連結パ
ッド１８により相互連結され、下側のメタルライン１０
は外部リード１５と連結されることにより半導体パッケ
ージ２０の電気的連結が成ることである。
１，２内に付着された基板４にチップが各々付着され基
板４上に形成された回路パターンとチップ７のパッドが
ワイヤ９でボンディングされるものであり、上記基板４
の回路パターンはメタルライン１０の一側に形成された
タップ１１とワイヤ１２とでボンディングされるもので
あり、上、下のメタルライン１０は導体１３及び連結パ
ッド１８により相互連結され、下側のメタルライン１０
は外部リード１５と連結されることにより半導体パッケ
ージ２０の電気的連結が成ることである。
【００１７】また、上、下側メンバ１，２の間は内部の
気密維持のために、縁部が密封材１９で密封されるもの
である。従って半導体パッケージ２０内に半導体チップ
７を多層で設け、これらを電気的に連結することが可能
になることにより半導体パッケージの実張密度が増加す
ることになるものであり、これによって図３に示すごと
くＰＣＢ基板２１上に設ける半導体パッケージ２０の空
間が減ることになるので高性能コンピューターなどに適
用する場合コンピューターの小型化が可能になる。か
つ、上、下側メンバ１，２の中央部に設けたパッド３は
熱伝導及び熱膨張を考えてＣｕ−Ｗ又はＣｕ−Ｍｏとし
て製造されたものであるので、半導体パッケージ２０の
内部から発生される熱をヒートシンク１６へ伝達する効
果が大きくなることであり、ヒートシンク１６が鰭ピン
形態で形成されたことであるので熱放出能力がもっと大
きくなる。
気密維持のために、縁部が密封材１９で密封されるもの
である。従って半導体パッケージ２０内に半導体チップ
７を多層で設け、これらを電気的に連結することが可能
になることにより半導体パッケージの実張密度が増加す
ることになるものであり、これによって図３に示すごと
くＰＣＢ基板２１上に設ける半導体パッケージ２０の空
間が減ることになるので高性能コンピューターなどに適
用する場合コンピューターの小型化が可能になる。か
つ、上、下側メンバ１，２の中央部に設けたパッド３は
熱伝導及び熱膨張を考えてＣｕ−Ｗ又はＣｕ−Ｍｏとし
て製造されたものであるので、半導体パッケージ２０の
内部から発生される熱をヒートシンク１６へ伝達する効
果が大きくなることであり、ヒートシンク１６が鰭ピン
形態で形成されたことであるので熱放出能力がもっと大
きくなる。
【００１８】
【発明の効果】以上のように、この発明の半導体パッケ
ージによれば、上、下側メンバの機械的連結と電気的連
結が実質的に同時に行えるので、製造に際して工程数を
減らすことができる。
ージによれば、上、下側メンバの機械的連結と電気的連
結が実質的に同時に行えるので、製造に際して工程数を
減らすことができる。
【図１】本発明の実施例による半導体パッケージを一部
切欠した状態の平面図である。
切欠した状態の平面図である。
【図２】図１の一部拡大断面図である。
【図３】本発明の実施例による半導体パッケージ基板に
設けた状態の斜視図である。
設けた状態の斜視図である。
【図４】従来の半導体パッケージを示す一部断面図であ
る。
る。
１，２ 上、下側メンバ（Member) ３ パッド（Pad) ４ 基板（Substrate) ５，８，１７ 接着剤 ６ 薄膜（Thin Film) ７ チップ ９，１２ ワイヤ １０ メタルライン １１ タップ（Tap) １３ 導体 １４ 外側パッド １５ 外部リード １６ ヒートシンク（Heat Sink) １８ 連結パッド １９ 密封材 ２０ 半導体パッケージ ２１ ＰＣＢ基板
Claims (4)
- 【請求項１】 積層構造に形成され、且つ、中央部にパ
ッド（３）が結合された上、下側メンバ（１、２）と、 前記上、下側メンバ（１、２）及びパッド（３）の内面
に各々取り付けられ、且つ、複数の回路パターンとワイ
ヤボンディングされる複数の高集積チップ（７）を搭載
する基板（４）と、 前記上、下側の基板（４）に搭載されたチップ（７）を
電気的に接続するための接続手段（１２、１０、１３、
１８）と、 前記接続手段（１２、１０、１３、１８）の一端と連結
されて外部へ設けた外部リード（１５）と、 前記上、下側メンバ（１、２）の外側表面に設けたヒー
トシンク（１６）とを備えてなる半導体パッケージにし
て、 前記接続手段（１２、１０、１３、１８）は、 基板（４）上の回路パターンと、 前記上・下側メンバ（１、２）の内面に形成され、か
つ、前記回路パターンとワイアボンディングされたメタ
ルライン（１０）と、 前記上・下側メンバ（１、２）の壁内部に設けられ、か
つ、前記メタルライン（１０）と電気的に接続される導
体（１３）と、 前記上・下側メンバ（１、２）が積層される際に、前記
導体の間に介在され前記導体を電気的に接続する連結パ
ッド（１８）と、 を備えていることを特徴とする半導体パッケージ。 - 【請求項２】 前記ヒートンシクが鰭ピンタイプで形成
される請求項１記載の半導体パッケージ。 - 【請求項３】 Ｃｕ−Ｗ又はＣｕ−Ｍｏから成るパッド
（３）を硬ろう付けで結合した上、下側メンバ（１、
２）を形成する段階と、 複数のチップ（７）を搭載した基板（４）を上、下側メ
ンバ（１、２）の内側に取り付ける段階と、 前記上、下側の基板（４）に搭載されたチップ（７）
を、上、下側メンバ内で回路パターンにより相互連結す
る接続段階と、 前記上、下側メンバ（１、２）を積層構造としつつ上側
メンバ（１）のチップ（７）と下側メンバ（２）のチッ
プ（７）を電気的に連結する段階と、 上、下側メンバ（１、２）を密封する段階と、 半導体パッケージの外部へ熱放出するためのヒートシン
ク（１６）を設ける段階とから成る半導体パッケージの
製造方法にして、 前記接続段階は、基板（４）の回路パターンと上、下側
メンバ（１、２）の内面に形成されたメタルライン（１
０）をワイヤボンディングして電気的に連結する段階
と、 上、下側メンバ（１、２）が相接する部位で露出される
導体（１３）の一側を前記メタルライン（１０）に接地
させる段階と、 下側メンバ（２）の外部へ延伸形成されたメタルライン
（１０）の一側と外部リード（１５）を連結させる段階
とから成り、 前記密封段階は、 上、下側の導体（１３）の間に連結パッド（１８）を介
させて接続させる段階と、 上、下側メンバ（１、２）の間を密封材（１９）で密封
させる段階とから成ることを特徴とする半導体パッケー
ジの製造方法。 - 【請求項４】 基板上にチップを搭載する段階が基板を
上、下側メンバに付着する段階を先行し、前記基板上に
チップを搭載する段階は、基板上に回路パターンが形成
された薄膜を形成する段階と、前記薄膜上にチップを接
着剤で付着する段階と、薄膜の回路パターンとチップの
電極をワイヤボンディングする段階とから成る請求項５
記載の半導体パッケージの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1991-5087 | 1991-03-30 | ||
| KR1019910005087A KR920018913A (ko) | 1991-03-30 | 1991-03-30 | 반도체 장치 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04324670A JPH04324670A (ja) | 1992-11-13 |
| JP2831864B2 true JP2831864B2 (ja) | 1998-12-02 |
Family
ID=19312691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3159964A Expired - Lifetime JP2831864B2 (ja) | 1991-03-30 | 1991-06-05 | 半導体パッケージ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2831864B2 (ja) |
| KR (1) | KR920018913A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101754031B1 (ko) | 2016-06-14 | 2017-07-07 | 제엠제코(주) | 양면 기판 노출형 반도체 패키지 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2642548B2 (ja) * | 1991-09-26 | 1997-08-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6232552U (ja) * | 1985-08-09 | 1987-02-26 | ||
| JPH02105561A (ja) * | 1988-10-14 | 1990-04-18 | Nec Corp | 半導体装置 |
-
1991
- 1991-03-30 KR KR1019910005087A patent/KR920018913A/ko not_active IP Right Cessation
- 1991-06-05 JP JP3159964A patent/JP2831864B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101754031B1 (ko) | 2016-06-14 | 2017-07-07 | 제엠제코(주) | 양면 기판 노출형 반도체 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920018913A (ko) | 1992-10-22 |
| JPH04324670A (ja) | 1992-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5157588A (en) | Semiconductor package and manufacture thereof | |
| US6326696B1 (en) | Electronic package with interconnected chips | |
| TW565917B (en) | Structure and method for fabrication of a leadless multi-die carrier | |
| JP3356821B2 (ja) | 積層マルチチップモジュール及び製造方法 | |
| JPS6324647A (ja) | 半導体パッケ−ジ | |
| JPH06244231A (ja) | 気密半導体デバイスおよびその製造方法 | |
| JPS61502294A (ja) | 高密度ｉｃモジュ−ルアセンブリ | |
| WO1987006062A1 (en) | Inverted chip carrier | |
| US5199164A (en) | Method of manufacturing semiconductor package | |
| JPH081936B2 (ja) | チップ・キャリア及びその製造方法 | |
| JP3301355B2 (ja) | 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法 | |
| US7157292B2 (en) | Leadframe for a multi-chip package and method for manufacturing the same | |
| US20050116322A1 (en) | Circuit module | |
| US4731700A (en) | Semiconductor connection and crossover apparatus | |
| JPH0573079B2 (ja) | ||
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| JP2831864B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| US20060197233A1 (en) | Die attach material for TBGA or flexible circuitry | |
| JPH11214448A (ja) | 半導体装置および半導体装置の製造方法 | |
| US6963129B1 (en) | Multi-chip package having a contiguous heat spreader assembly | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JP3093278B2 (ja) | 向上したパッド設計による電子パッケージ | |
| JP2903013B2 (ja) | 金属基板を含む回路パッケージ及び実装方法 | |
| JPH09330994A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100925 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110925 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110925 Year of fee payment: 13 |