JPS61502294A - 高密度ｉｃモジュ−ルアセンブリ - Google Patents

高密度ｉｃモジュ−ルアセンブリ

Info

Publication number
JPS61502294A
JPS61502294A JP60501823A JP50182385A JPS61502294A JP S61502294 A JPS61502294 A JP S61502294A JP 60501823 A JP60501823 A JP 60501823A JP 50182385 A JP50182385 A JP 50182385A JP S61502294 A JPS61502294 A JP S61502294A
Authority
JP
Japan
Prior art keywords
substrate
die
hole
chip
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60501823A
Other languages
English (en)
Inventor
ドライ・ジエームズ　イー
シユローダ・ジヤツク　エー
ウインチエル・バーン　エイチ　ザ・セカンド
Original Assignee
モトロ−ラ・インコ−ポレ−テッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by モトロ−ラ・インコ−ポレ−テッド filed Critical モトロ−ラ・インコ−ポレ−テッド
Publication of JPS61502294A publication Critical patent/JPS61502294A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 高密度ＩＣモジュールアセンブリ 発明の背景 発明の分野 本発明は、一般に電子回路モジュールに関し、更に特定すれば、高密度回路アセ ンブリおよび多数の相互接続された集積回路チップまたは他の構成要素を備えた モジュールを提供する改良された手段および方法に関する。
背景技術 最近の製造技術によれば非常に多くの高速半導体装置を個別の集積回路（ＩＣ） チップすなわちダイに詰込むことができる。しかしながら、機能を果すシステム にするためには、個々のＩＣを何らかの方法で電気的に相互接続しなければなら ない。歴史的にはこれは個々のＩＣダイを封止パッケージ内に取付けることによ り行なわれてきた。これら封止パッケージはダイを環境から保護するとともにシ ステム内のＩＣを相互に接続するために使用することができる頑丈な外部リード 線すなわちパッドを提供する。パッケージされたダイは一般にそのリード線で相 互配線を含む回路板に取付けられる。回路板は多層配線を備えていることが多く 、金属化プラスチックス、セラミックス、あるいは含浸紙または含浸ファブリッ クで製作することができる。
この方法の重大な欠点は、個々のパッケージを貫き回路板の導体に沿う、ダイか らダイへの配線長がＩＣダイの大きざの何倍にもなることである。非常に高速の 装置の場合、このように配線長が比較的長いことにより、かなりな伝搬遅れが生 じ、システム全体の性能が下がる。
更に最近、それ自身で密閉されて、個々のパッケージに収納されるのではなく回 路板すなわち基板に直接取付けることができるＩＣダイを製作することが可能と なった。回路基板すなわちアセンブリはこうして全体としてモジュール内ト ことでダイを互いに密接することができ、回路基板内の伝１ｆｆｆｌ遅れが減少 する。これによりいくらかの改善はなされるが、余分な伝搬遅れの問題が完全に 解決したわけではない。
更に、信頼性および熱放散に関するきびしい問題はなお残っている。
ＩＣダイすなわちチップは、一般にはんだ付けあるいは溶接を含む多様なチップ 外接続手段により、回路基板の配線パターンに接続される結合パッド（ｂｏｎｄ ｉｎｇｐａｄｓ）を備えている。例としては、ワイヤボンド、柔軟テープ、ビー ムリード、はんだバンプである。これら先行技術による方法を用いる重大な困難 は、はとんどの場合このようなチップ外接続を行うに必要な冶金術がＩＣチップ 内のオンチップ接続に使用する冶金術と異なるということである。チップ外接続 の信頼性はオンチップ接続の信頼性に比し本質的に劣っていることはよく知られ ている。更に、これら先行技術のチップ外接続では回路板すなわち基板の面積を 必要以上に多く使用する。このことから、個別のパッケージを省略しても、先行 技術の回路モジュールの詰込み密度が比較的低くなり、これに関連してかなりな 伝搬遅れが存続する。
先行技術のモジュールは熱膨張係数が著しく異なる材料を使用してきた。その結 果、温度サイクル中に熱応力が誘起される。このため完成したモジュールの信頼 性が下がる。
その上、先行技術のモジュールは、モジュール内の多数の）Ｃチップまたは他の 構成要素から熱を除去する簡単で効果的な手段を備えていなかった。このように 、集積回路、その他の構成要素の改善されたモジュール、特に詰込み密度、伝搬 遅れ、熱放散、製造の容易さ、および原価が改善された高密度モジュールの必要 性が依然として存在している。
したがって、本発明の目的は詰込み密度の高い集積回路用の電子モジュールのた めの改良された手段および方法を提供することである。
本発明の他の目的は、モジュール内のＩＣチップまたは他の構成要素を相互接続 するに必要な溶接接合またははんだ接合の数を減らした電子モジュールのための 教書された手段および方法を提供することである。
本発明の更に他の目的は、温度変化から生ずる機械的応力を少なくした電子モジ ュールのための改良された手段および方法を提供することである。
本発明の更に他の目的は、モジュールに使用される材料が集積回路チップに使用 されるものと同じ材料から成る電子モジュールのための改良された手段および方 法を提供することである。
本発明の更に他の目的は、土ジュールの主要要素がセルファラインになっていて 組立が容易な電子モジュールのための改良された手段および方法を提供すること でおる。
本発明の更に他の目的は、個々のＩＣチップが平面状ヒートシンクと接触するの に適した接近可能な背面と、相互接続配線面の一部になめらかに、しかも最適に 接合する露出した前面とを形成するように支持部材に設置されτいる電子モジュ ールのための改良された手段および方法を提供することである。
本発明の更に他の目的は、同じモノリシック基板内に異なる処理技術（たとえば 、ＴＴＬ、ＮＭＯ３、リニア、ＥＣＬなど）を利用して作成された半導体ダイを 備えた装置を提供することである。
本発明の更に他の目的は、モノリシック基板に予め試験したダイを組入れ、これ を平面金属化技術を利用して相互特衣ＲＨ６１−５０２２９４（３） 接続できるようにする手段と方法とを提供することて゛ある。
発明の背景 本発明のこれらの、および他の目的は、個々のＩＣダイか、ダイの接続点くたと えば、接触パッド）が存在する支持基板上面が基板の表面と実質上同平面になる ように埋込まれている本発明の構造により達成される。ダイはそれらの縁で保持 される。基板と埋込まれたダイとの隙間は、ダイの上面、隙間充填材の上面、お よび基板の上面が実質的になめらかで且つ連続するように埋められる。モジュー ル内のチップ間配線を形成するには従来のモノリシック金属化技術を利用するこ とができる。このチップ間配線は基板に埋込まれている各種のＩＣダイを相互に 接続するとともにこれらをモジュールの外部接続点と結合する。通常そうでおる ように、ＩＣチップの表面が絶縁パッシベーション層で覆われている場所では、 チップ間配線は個々のＩＣ間だけではなく上方を通過することができる。したが って、詰込み密度が最大となり伝搬後れが最小限となる。
基板、ダイ、および隙間充填材の熱膨張係数（ＴＣＥ）が適合していることは重 要であり、これらが同じであるこ。
とが望ましい。半導体に使用されていると同じ材料を基板に使用するのが好まし い。更に、チップ間配線を配置する表面がなめらかでおること、すなわち、鋭い 段差の無いことが重要である。加えて、ダイの背面が同一平面になっていて放熱 板に直接触れることができ、ダイの内部に発生する熱の逃げがチップ間配線を支 えている基板を通過しなければならないことにより妨げられないようになってい ることが重要である。
シリコン半導体チップを使用する好ましい実施例においては、基板もシリコンか ら作られており、チップはその縁で基板内のスルーホールに、好ましくは熱膨張 係数の適合するガラスを用いて、取付けられる。基板はアラインメント手段を備 えており、これはダイの背面に接触しているヒートシンクが基準になっている。
ヒートシンクは他のアラインメント手段によって接続ピンのアレイを含む外部接 続支持板を基準としている。ヒートシンクと接続支持板とは基板と実質上同じ膨 張係数を有することが望ましく、好ましくは、能動素子に使用したと同じ材料、 たとえばシリコンから構成することが望ましい。モジュールを形成するには、相 互接続ダイか埋込まれている基板、ヒートシンク、および接続支持板は、好まし くははんだ付は材料を用いて、互いに封止されている。
図面の簡単な説明 第１図は先行技術による多チツプ集積回路の電子的アセンブリすなわちモジュー ルの一部の断面図を概要図の形で示したものであり、 第２図は先行技術の他の実施例による多チツプ集積回路の電子的アセンブリすな わちモジュールの一部の断面図を概要図の形で示したものであり、 第３図は先行技術の更に他の実施例による多チツプ集積回路の電子的アセンブリ すなわちモジュールの一部の断面図を概要図の形で示したものであり、 第４Ａ図および第４Ｂ図は本発明による、支持基板に関して厚さの異なるＩＣチ ップを備えた、多チツプ集積回路の電子的アセンブリすなわちモジュールの一部 の断面図を概要図の形で示したものであり、 第４Ｃ図および第４Ｄ図は第４Ａ図および第４Ｂ図と同じでおるが、異なる実施 例により且つヒートシンクを取付けた状態のモジュールの部分を示しており、第 ５図は本発明による電子モジュールの一部の上面図を示しており、 第６Ａ図は本発明の電子モジュールのハウジングを備えたものの断面図を簡略に 示したものであり、第６Ｂ図および第６Ｃ図は更に他の実施例による第６Ａ図の モジュールの部分を示しており、 第６Ｄ図は本発明の更に他の実施例による電子モジュールの断面図を簡略に示し たものであり、第７図は第６Ａ図のモジュールのピン側を上にした部分的切断図 を簡略に示したものでおる。
好ましい実施例の詳細な説明 第１図は基部１１ａおよび配線部１１ｂを備えた回路板すなわち基板１１から成 る先行技術のＩＣアセンブリ１０の一部の概要断面図である。ＩＣチップ１２は 取付手段１３により基部１１ａに面を上にして取付けられている。
ＩＣチップ１２は結合用パッド１４を備えており、この結合用パッドはフレキシ ブルワイヤあるいはテープボンド１６により基板１１の配線部１１ｂの表面１１ Ｇにおる相互配線パターン１７上の対応するパッド１５に接続されている。熱は 、矢印１９で示すように、ＩＣチップ１２から取付手段１３と基板１１とを介し てヒートシンク１Ｂへ排出される。
この設計には少なくとも３つの重大な欠点がある。（Ｉ＞チップ外ボンド１６は オンチップ配線すなわち基板上配線より信頼性が低くて重大な故障モードであり 、（ＩＮ熱は取付手段１３と基板１１とを介してヒートシンク１８に除去されな ければならないため、熱インピーダンスが増大して性能が落ち、（ＩＩＩ）チッ プの詰込密度は、チップ間配線が基板の配線部１１ｂにしか設けられないことか ら制限されている。
第２図は、点線２１ａ、２１ｂ、２１Ｃで示される、基板２１の表面２１ｄ上の 結合用パッド２５同志を接合している埋込配線パターンを有する回路板、すなわ ち基板２１特衣昭６１−５０２２９４　（４） から成る先行技術のＩＣアセンブリ２０の一部の断面概要図でめる。ＩＣダイ２ ２ａ、２２ｂ、２２Ｇはダイ２２ａ、２２ｂ、２２Ｃ上の結合用パッド２４を基 板２１上のパッド２５に接続しているはんだパン１２６により基板２１上に表面 を下にして取付けられている。パッド２４と２５とは中心が一致するように配置 されている。熱は、矢印２９で示すように、ダイ２２ａ、２２ｂ、２２Ｃの背面 ２３ａ、２３ｂ、２３Ｇからヒートシンク２８ａ、２８ｂ、２８Ｃへ直接排出さ れる。
この設計は第１図のものより良いが、なおいくつかの重要な欠点をもっている。
（１）非常に多数のはんだバンプ接続が必要になる。というのは各ダイの接触点 すなわち結合用パッドごとに一つが必要だからである（はんだバンプ接続は熱応 力割れを起こしやすく、特にセラミックスまたはプラスチックスの基板を使用し ているアセンブリでは重大な故障のもととなる）。（ｎ）はんだバンプを収容す るには各ダイに比較的大きな結合用パッドが必要になる。
（Ｉ（Ｉ）多層基板、特に積層セラミック基板は製作に費用が多くかかり、（Ｉ Ｖ）基板２１の表面２１ｄの上方の個々のダイ２２ａ、２２ｂ、２２ｃの背面２ ３ａ、２３ｂ、２３Ｇの高さが、たとえば、ダイの厚さが不規則に変るため、変 動するこにより、一般にヒートシンク２８ａ、２８ｂ、２８Ｃをつなぐ（ａｒｔ ｉｃｕｌａｔｅ）必要が生ずる。すなわち、ダイ２２ａ、２２ｂ、２２Ｃの各々 への熱接触を、単一の放熱板にしないで別個にしなければならない。第２図にお いては、ダイ２２ｂはダイ２２ａまた２２Ｇより厚くなっているように示しであ る。このように、ヒートシンク２８ｂはヒートシンク２８ａおよび２８Ｇより短 かくなければならない。
第３図は先行技術によるＩＣアセンブリ３０の断面概要図を示すものであり、ダ イ３２ａ、３２ｂ、３２ｃは基板３１の凹所３３ａ、３３ｂ、３３Ｇに設置され ている。ダイ３２ａ、３２ｂ、３２Ｇにはダ−１’３２ａ、３２ｂ、３２Ｃと基 板３１との空隙３３Ｑを橋渡しするビームリード３４が設けられている。ビーム リード３４は基板３１上のチップ外相互接続リード３６または３７に溶接または はんだ付けされる。リード３６と３７とはリード３６が必要に応じてリード３７ の上方を横断することができるように絶縁物３５により分離されている。
ダイ３２ａ、３２ｂ、３２ｃは、第３図の左の凹所３３ａ内のダイ３２ａについ て示しであるように、ビームリード３４により全体的に支持してもよいし、また は第３図の右に、凹所３３ｂ、３３ｃ内のダイ３２ｂ、３２Ｇに対して示してお るように、凹所の底にはんだ手段３３ｓにより基板３１に取付けてもよい。多く の場合、ダイ３２ａ７３２ｂ、３２Ｇの表面３２ｓは基板３１の表面３１ａより 高きかわずか異なっている。ただし、ビームリード３４は変形可能で曲げること ができる。このように、表面３１ａと３２ｓとの高ざの差は、ダイ３２ｂと３２ ｃとについて示したように、順応させることができる。これにより厚さの異なる ダイを同じ深さの凹所に設置することができる。
第３図はダイ３２ａ１ダイ３２ｂ、およびダイ３２ｃのすべてのの厚さが異なる 状態を示している。
第３図の構造にはいくつかの欠点がおる。その主なものはビームリード付きＩＣ チップは製作および組立に非常に多くの費用がかかるということである。ビーム リードも集積回路のオンチップ配線に最も一般に使用されている冶金術（たとえ ば、ＡＩ＞とは異なる冶金術（たとえば、ＡＵ＞をビームに対して使用しなけれ ばならない。異なる冶金術を組合わせると信頼性の問題が現われる可能性が非常 に大きい。したがって、ビームリードを使用するときは、設計者が利用できる相 互接続材料の選択はビームリードを使用しないときよりも一層制限を受ける。更 に、ビームリード３４は普通の金属化走行より長くなければならないからダイお よび基板の面積が無駄になる。その他、熱は、ダイ３２ｂから支持基板３１を介 して放熱板３８に導かれるように矢印３９で示したとあり、ダイ３２ｂ、３２ｃ からはんだ手段３３５と基板３１とを通ってだけしか伝導で除去することができ ない。熱は、ダイ３２ａが基板３１とは他に接触していないから、ダイ３２ａか らビームリード３４を通してだけしか伝導で除くことができない。このため一定 レベルの電力放散に対して接合部の温度が高くなり、モジュールの信頼度が上が る。
先行技術のシステムに開方るこれらの、および他の制限は本発明を利用すれば回 避することができる。第４Ａ図および第４Ｂ図は本発明の第１の実施例によるモ ノリシックＩＣアセンブリ４０の一部の断面図を示す。モノリシックアセンブリ ４０の基板４１はスルーホール４１ｈを備えており、この中にダイ４２がその縁 ４２ｅで、間隙４３Ｃｌに詰められた充填材４３ｆにより保持されている。ダイ ４２の上面４２ｕ、基板４１の上面４１ｕおよび間隙充填材４３ｆの上面４３ｕ はなめらかに接合している。ダイ４２の上面４２ｕにはＩＣチップすなわちダイ ４２の内部（オンチップ）配線に接続させる接触点４４がある。基板４１の上面 ４１ｕは平面状相互接続リード４６および４７を支持するためのなめらかな表面 になっている。リード４６と４７とはリード４６が絶縁物４５によりリード４７ を横断している点が異なっている。製作時、リード４７を最初に形成する。横断 させることにより相互接続が非常に融通性を持つことになり、このことは当業者 には周知のことである。
間隙充填材４３ｆの上面４３ｕで表面４”ｌと４．２　ｕとをなめらかに接合さ せることにより、リード４６と４７とは平面金属化技術で形成することができ、 基板表面４’ｌｕから間隙充填材の表面４３　ｕを横断してチップ４２の表面４ ２ｕにまで延長してチップ４２のオンチップ配線点（ｏｎ−特表Ｆｌ胚１−５ｏ ｚ２９４　（５） ｃｈｉｐ　ｗｉｒｉｎｇ　ｃｏｎｔａｃｔ　ｐｏｉｎｔｓ）　４４に直接接触さ せることができる。これにより、先行技術で使用してきたようなワイヤポンド、 ビームリード、はんだバンプ、リードフレームなどの必要が無くなる。リード４ ６と４７とを製作する工程で親密な接触が行なわれるので、基板４１の上のり一 ド４６と４７との溶接またははんだ付けによる接続や、ダイ４２の上の接続点４ ４が不要になる。平面金属化（ｐｌａｎａｒ　ｍｅｔ：ａｌｉｚａｔｉｏｎ）製 作技術は当業者には周知であり、モノリシック集積回路内で相互接続を行なうの に一般に使用されている。ここに使用するような、モノリシック相互接続という 言葉は平面金属化技術により作られた相互接続を指すことにする。ここに使用す るような、モノリシックという言葉は空隙や裂は目のない連続した剛体を指して いる。
ダイ４２はすべて、関節（ａ、ｒｔ　ｉ　ｃｕ　ｌ　ａｔ　ｉ　ｏｎ）、あるい は個々のダイに対して別々のヒートシンクを設ける必要なく平面ヒートシンク４ ８がダイ４２に親密に接触するように、同じ厚ざ４２ｔになっていることが重要 である（第４Ｃ図、第４Ｄ図を参照）。程なく示すように、これは本発明の手段 および方法を用いて容易に得ることができる。ダイ４２は最初は基板４１より薄 くて差支えない。次に基板４１を基板の厚ざ４１ｔがダイの厚ざ４２１に等しく なるまでラップする。仕上ったアセンブリでは、ダイ４２の厚ざ４２ｔは少なく とも基板４１の厚ざ４１ｔと等しくなっていてダイ４２が基板４１に邪魔されず にヒートシンク４８に接触できなければならない。
第４Ａ図と第４Ｃ図とはダイ４２のいくつが、たとえば、ダイ４２ａ、４２ｂ、 ４２ｃの厚さが基板４１の厚さより厚い状態を示しており、第４Ｂ図と第４Ｄ図 とはダイ４２の厚ざが基板４１の厚さと等しい状態を示している。第４Ｂ図と第 ４Ｄ図において、ダイ４２と基板４１との下面、それぞれ４２Ｌと４１１、上面 ４２ｕと４１ｕとは実質上同一平面内にある。第４Ｃ図および第４Ｄ図に示すよ うに、ヒートシンク４８とダイ４２とは直接接触しているので、熱除去の効率は 特に良好で必る。厚ざ４２ｔが厚ざ４１ｔより大きい場合には、基板表面４１Ｌ とヒートシンク４８との間に空間ができることになる。この空間は、第４ｃ図に 示すように、からでもよく、あるいは、望ましくは伝熱材で充填してもよい。
ダイ４２はその縁４２ｅ°だけで基板４１に保持されていることに注目すべきで ある。たとえばガラスのような、空隙充填材４３ｆはダイ４２と基板４１とを機 械的に接合す　−る。隙間４３Ωは、タトエハ１ミル（ｏ、ｏ２５ＩＩ１ｍ）以 下のように、きわめて狭くすることができる。このため空隙充填材４３ｆをきわ めて薄くすることができる（第４Ａ図および第４Ｂ図を参照）。ダイ４２がシリ コンであるときの空隙充填材４３ｆとして使用するに好適な材料は、日本の大阪 に所在する日本電気カラス株式会社製のＣＦ−６型ガラスでおり、これに粒子の 大きさが２から１０ミクロンの二酸化シリコンを１０から２０容積パーセント加 える。
このガラス混合物の熱膨張係数は、５ｉＯ２が１５容積パーセントのものの場合 に、温度範囲が２５℃から３００℃で、１℃につき３９Ｘ１０　７である。他の ガラスは熱膨張係数が１°Ｃにつき３０から４５Ｘ１０−７の範囲にあり、その 他の点ではやはりダイ４２に適合する。プラスチックス材は、連続する処理段階 に耐える適当な熱安定性があり、しかも重大な機械的応力を生じなければ使用す ることができる。
空隙充填材４３ｆは、上面４３ｕ中にまたは空隙充填材４３ｆがダイ４２と基板 ４１とを接合する境界に裂は目を生ずるような収縮あるいは亀裂を養生中または 焼成中に生じないことも重要である。ダイ４２がシリコン以外の場合には、充填 材４３ｆはダイ４２を具備する材料と適合する熱膨張係数のものを選択すべきで ある。一般に、基板４１、ダイ４２、および充填材４３ｆの相対的熱膨張係数は 、充填材４３ｆが圧縮状態になるように決めるべきである。
第４Ａ図および第４Ｂ図はスルーホール４１ｈが垂直側壁を備えている状態、す なわち、面４１ｕに実質的に垂直である状態を示している。第４Ｃ図および第４ Ｄ図はスルーホール４１ｈがテーバ側壁を備えている状態を示している。°テー パ付スルーホールを使用するのが好ましい。テーパ付スルーホールは上面４１１ Ｊの近くで狭くなっているのが望ましい。このようなテーバ付スルーホールは適 当な結晶学的面に沿って選択エツチングを行えば容易に得られる。
テーバ付スルーホールを使用すればダイ４２をスルーホール内に設置するのが容 易になる。
ダイ４２の上の接触点４４は金属化走行線すなわち１ノード４６および４７を用 いて接続される。たとえばリード４６と４７との間のように、渡り線を必要とす る場合には、絶縁層４５を設ける。表面４１１Ｊ、４２ｕ、および４３ｕはなめ らかでおるべきである。すなわち、表面の位相幾何学（ｔｏｐｏｌｏｏＶ）に急 激な段差があってはならない。ここで使用するような、急激な段差とは、層の厚 さより少ない横方向距離にわたって生ずる段差を覆うことを目的とする層の厚さ の約１０％より大きい表面の位相幾何学または高ざの変化を言う。
表面４１ｕ、４．２−ｕ、および４３Ｌｌは実質上同一平面上にあることが望ま しいが、絶対必要な条件ではない。表面４１ｕ、４．２ｕ、および４３ｕが実質 上同平面にあるときは、表面の位相幾何学はわずかな距離にわたって吸収しなけ ればならない大きな高ざの差を含むことはなく、したがって急激な表面段差はあ まり生じない。絶対的な平面度すなわち同一平面性よりは表面の平滑度の方が重 要で必る。
表面４１ＬＪ、４２ｕ、および４３ｕがなめらかに、すなわち急激な段差無く接 合している場合には、相互接続層の厚さの数倍もの高ざの差を容易に吸収するこ とができる。
、　１寺１モロＵ６１−５０２２９４　（５）第５図は本発明の好ましい１実施 例によるアセン１りすなわちモジュールの１例の上面図である。モノリシックア センブリ４０は、基板４１に取付けられ且つダイ４２のオンチップ接触点４４を 互いに且つ外部接続点４４ａに結合する相互接続４６と４７とを有する複数のダ イ４２を備えている。明瞭のため、横断金属化走行線間の絶縁層４５は省略して おり、相互接続リード４６と４７とは概要図的に示しである。外部接続点４４ａ はモノリシックアセンブリを外部システムに接続するために設けておる。外部接 続点４４ａはモノリシックアセンブリの任意の部分の上に配置することができる 。すなわち、ダイ４２、基板４１、あるいは隙間４３ｇに配置することができる 。
第５図はモノリシックアセンブリ４０が１０個のダイ４２を備えており、その各 々が１８個の接触点４４を備えてあり、ダイ接触点の数は全体で１８０個になる 。これら１８０個のダイ接触点４４は、基板４１、ダイ４２、および充填間隙４ ３ｇを横断して走行するモノリシック１ノード４６および４７により相互に接続 されている。相互接続リード４６と４７とは、この例では、ダイ４２と２５個の 外部接続点４４ａとを結合している。このように、第５図は１Ｃ個のＩＣダイを 外部システムに接続するのに必要な溶接またははんだ付は接合の数が（１８０− ２５＞／１８０＝８６％の割合で少なくなっているアセンブリを示している。も つと多数のダイ接触点を有する更に複雑なＩＣチップの場合には、減少する接合 の数をはるかに大きくすることかできる。
第６Ａ図から第６Ｃ図までは本発明の技術によるＩＣ外囲器（ｅｎｃｌＯ３ＬＩ ｒｅ）すなわちモジュール５０の断面図を示す。
モジュール５０はモノリシックＩＣアセンブリ４０を備えている。明瞭のため、 第４Ａ図および第４Ｂ図、および第５図に関連して説明したような、アセンブリ ４０の詳細の大部分は省略しておる。外部接続点４４ａを示しておる。
第６Ｂ図および第６Ｃ図は第６Ａ図のモジュール５０の周辺の別の配置例の部分 を、もっと簡単に示している。第６Ｄ図はアセンブリ４０がモジュール５０の外 壁を形成して外部冷却手段への熱伝導を改善するようにした別の配置例を示して いる。
アセンブリ４０は、好ましくはヒートシンク５１、シールリング５２、および接 続基板５３から成る外囲器５０の内部に設置され、接続ピン５４を備えている。
第６Ａ図から第６Ｃ図までおよび第７図のヒートシンク５１は第４Ｃ図および第 ４Ｄ図のヒートシンク４８と類似している。ダイ４２がシリコンから成る好まし い実施例においては、ヒートシンク５１、シールリング５２、および接続基板５ ３もシリコンでめることが好ましい。ピン５４はたとえば、酸化シリコンの絶縁 層５５により接続基板５３から絶縁されている。接続手段５６、たとえばはんだ バンプは、ＩＣアセンブリ４０の出力接続点４４ａを出力ピン５４に結合させて いる。接続手段５６はリード４６および４７と結合している接続点４４ａと接触 している。ダイ４２からヒートシンク５１への直接熱通路は、矢印６９で示した ように、先行技術の配置と比較して外部冷却手段への熱的結合を改善するに役立 つている。
アセンブリ４Ｑ、ヒートシンク５１、おＪ：び接続基板５３はアラインメントキ ーを備えてあり、組立てたとき接続基板５３の外部接続ピン５４がアセンブリ４ ０の接続点４４ａと１列に並ぶようになっている。これはヒートシンク５１と境 界面５７ｂで、接続基板５３と境界面５７ａで接合する中間シールリング５２を 使用すれば容易になる。
中間シールリング５２は、たとえば、接続基板５３をアラインメント面５８ｃと 境界面５７ｂでヒートシンク５１と直接連接するような形状にすることができる ので、望ましいが、絶対に必要というものではない（第６Ｂ図を参照）。
かわりに、ヒートシンク５１を境界面５７ａとアラインメント面５８ｂとで接続 基板５３と直接連接するような形状にすることができる（第６Ｃ図を参照）。更 に、ヒートシンク５１は強度を増すために望ましいが、絶対必要なものではなく 省略して差支えない。この場合アセンブリ４０の基板４１は延長してシールリン グ５２あるいは接続基板５３と直接接合する。これを第６Ｄ図に示しである。
上記の部品配置は第７図で一層明瞭に見ること・ができる。
同図ではモジュール５０をピン側を上にした部分断面図で示しである。アセンブ リ４０の周辺４１ｐはヒートシンク５１の表面５８ａと合っているので、アセン ブリ４０はシールリング５２と接触している面５８Ｇに関して予め定めた位置に 横方向に配置される（第６Ａ図を参照）。アラインメントキー４０ｋ　（第７図 を参照）はヒートシンク５１の中のアセンブリ４Ｑの方位角方向を決める。周辺 ４１ｐとアラインメント面５８ａから５８０とは、異方性エツチングと関連して 既知の写真リトグラフのマスキング技術を用いて従来どおりに形成される。決定 可能な結晶学的平面に沿ってエッチするのにシリコンのような結晶材料の特質を 活用する異方性エツチングを利用するのが好ましい。面５８ａから５８０はこの ような決定可能な結晶学的平面として便利である。接続ピン５４は、接続基板の 既知の位置にピン５４用の穴５９を作って、また接続基板５３の基準面５８ｂの 既知の位置に写真リトグラフィのマスキングおよびエツチング技術を利用して、 位置決めする。写真リトグラフィのマスキングおよびエツチングの技術は非常に 精密であるからモジュール５０の各要素の精密なアラインメントを行なうことが できる。キー４０には任意の便宜の手段で形成してよい。
ヒートシンク５１と接続基板５３とは境界面５７ａａよ、び５７ｂでガラスまた は金属の封止手段でシールリング５７ｃ、およびピン５４と接続基板５３との境 界面５７ｄにも便利に利用することができる。ガラスおよび／または金属の封止 またははんだ付けを利用して半導体を相互にまたは他の材料に接合する技術は当 業者には周知である。境界面５７ａから５７ｄに使用する封止手段は適合するも のであること、すなわちアセンブリ内に重大な機械的応力を生じないものでおる ことが望ましい。これは熱膨張係数が外囲器５０に使用する材料に実用し得るか ぎり近い封止および／あるいははんだ付けの材料を選択すれば達成される。
これ以外の相互接続パターンを接続基板５３またはアセンブリ４Ｑに配置するこ とができ、また希望すればこの他の構成要素をその上に取付けることができる。
たとえば、チップコンデンサ８１ａおよび８１ｂを接続基板５３および／または 基板４０に取付けることができる（第６Ａ図を参照）。
例１ 下記は第４Ａ図、第４Ｂ図および第５図に関連して説明したようなアセンブリを 構成するための本発明の方法を実施した１例である。この例ではダイ４２はシリ コンＩＣであり、基板４１はシリコンから成るものと仮定している。
ここに説明する方法が他の材料および装置にも同等に適用されることは当業者に はよく理解できるであろう。
基板４１はシリコンの初発ウェーハから作られ、次いでダイ４２と組合わせてモ ノリシックアセンブリ４０を得る。
ここに使用するように、「上面」または「頂面」という言葉は基板４１、ダイ４ ２、および空隙充填材４３ｆのそれぞれ而４１ｕ、４２ｔ、！、および４３Ｕを 指すつもりであり、その上に接触点４４と４４ａ、および相互接続４６と４７と が設置される。「下面」または「底面」という言葉は上面または頂面と反対の主 要面、たとえば、ダイ４２の面４２Ｌおよび基板４１の面４１Ｌを指すつもりで ある。アセンブリ４０は次のように製作される。
（１）シリコンウェーハを基板４１内に製作するように設ける。マスクをこのシ リコンウェーハの上面に施して基板４１内のダイ４２の希望する位置に対応する 位置の、およびダイ４２の形状と大きさとに対応する形状と大きざのウェーハ上 にスルーホール区域を設定する。マスクの開口は一般に希望するスルーホールと は大きざがやや異なり、穴の形成工程に固有のアンダーカッ１〜あるいはオーバ エツチングを考慮するか、あるいは特定の結晶学的平面に沿う選択的エツチング を活用している。エツチングのアンダーカットまたはオーバエツチングの原因と なる、あるいは結晶学的平面に沿う選択エツチングの原因となるマスク層の寸法 を調節することは当業者には周知である。耐火誘電体絶縁層、たとえば、２酸化 シリコンおよび／または窒化シリコンですでに被覆しであるシリコンウェーハを 使用するのが便利でおる。マスクで基板４１の外周４１１）を描くことも望まし い。
（２）好ましくはステップ（１）のマスクによりシリコンをエツチングあるいは ミリングしてシソコンウェーハを貫いて延びる穴４１ｈを得ることにより基板４ １内にスルーホール４１ｈを形成する。穴の形成ステップには、基板４１をシリ コンウェーハの平衡から分離するように基板４１の周辺を形成することを含んで 良いが、これはモジュール５０のアセンブリ４０＠設置する前の任意の時期に実 施することができる。ＩＣダイを取付は相互接続してから、アセンブリ４０を初 発ウェーハから切離すことが望ましい。
異なる結晶学的方位を区別する選択エツチングまたはミ１ノングは、その大きさ を・漬重に制御することができる精密な幾何学的形状を作り出すので、アセンブ リ４０にとっては好ましい製作技術である。これはスルーホール４１ｈをエツチ ングして四角なダイを収容する際に、およびアセンブリ４０を続いて外囲器また はハウジングに設置するため寸法を精密に管理したアラインメントキーを設ける 際に特に有用である。シリコンおよび他の結晶材料を選択エツチングする技術は 当業者には周知でおる。たとえば、１９８２年５月発行のＰｒｏｃｅｅｄｉｎｇ ｓ　ｏｆ　ｔｈｅ　ＩＥＥＥ、　ｖｏｌ、　７０１Ｎｏ、　５、ページ４２０〜 ４５７のに、Ｅ、ベダーリンの「機械材料としてのシリコン」を参照。他のエツ チングまたはミリングの技術も使用することができる。エツチングまたはミリン グのステップでテーパ穴ができる場合には、第４Ｃ図および第４Ｄ図に示すよう に、より狭い開口を基板４１の隣接する上面４’ｌＵとすることが望ましい。こ れによりダイ４２と基板４１との間の空隙充填材４３ｆの最小距離を平面金属化 リード４６および４７が横断することになる。基板４１の外周４１ｐは、第６Ｂ 図に示すように、面４１ｕにほぼ垂直に形成することもできるし、あるいは第６ Ｃ図に示すように、ヒートシンク５１０面５８ａの角度に合せるように形成して もよいし、あるいは第６Ｄ図に示す形状にしてもよい。
（３）スルーホール４１ｈ内の鋭い隅角および縁を、好ましくは等方性エツチン グにより除去する。スルーホール４１ｈ内の鋭い隅角および縁は機械的応力集中 と基板の亀裂とを生ずると信じられている。必要なエツチングはごくわずでよい 。たとえば、基板４１がシリコンである場合には、異方性エツチングでテーバの ついたスルーホールの鋭い隅角ヤ縁を除くには、１４３４％のフッ化水素酸と７ １．３％の硝酸と１４．３％の酢酸との混合物に４５乃至９０秒漬けるのが一般 に適当である。精密な時間はつ工−ハの厚さとエッチャントの温度とによって変 り、実験で容易に決められる。
スルーホール４１ｈの寸法は挿入しろ（ｃｌｅａｒａｎｃｅ）に備えるためダイ ４２の寸法よりわずかに大きくしなければならない。この挿入しろ隙間４３ｇに 対応する。寸法が１５７Ｘ３２３ミル（４，ＯＸ８．２ｍｍ＞のダイ４２に対し ては、隙間４３ｇが約１ミル（０，０２５ｍｍ）の場合、挿入を都合よく行うこ とができ、充填材４３ｆで埋めた隙間４３Ｃ］では上面４３ｕをなめらかにしな ければならない。
−股に、隙間４３Ｃｌは０．５から１．５ミル（０，０１３から０，０３８ｍｍ ）の範囲にあるべきで、０．２から１．２ミル（０，０２から０．０３ｍｍ＞が 好ましい。
スルーホール４１ｈと隙間４３Ｑとの大きさはマスキングのステップ（１）と、 穴を形成するステップ（２）と、隅角および縁をなめらかにするステップ（３） との複合作用で決まる。たとえば、ステップ（２）で異方性エツチングを利用し て形成したスルーホール４１ｈは、ステップ（３）の等方性エツチングの間に横 方向の寸法が幅および長さで約３．５ミル（０，０８９ｍｍ）だけ増加すること 、たとえば、約１５５．５Ｘ３２１．５から４５℃で５５秒間浸漬エツチングし た後の約１５９Ｘ３２５ミルに増加することがわかった。特定の大きさの最終目 標寸法を達成するようにマスキングおよびエツチングまたはミリングのステップ を調節することは一般に当業者には周知である。
（４）シリコンウェーハおよび／または基板４１を絶縁層、たとえば、酸化シリ コンで、少なくともスルーホール。
４１ｔｌの側面に沿って被覆する。この被覆のステップにはシリコンウェーハま たは基板４１の上面を被覆することも含んでよい。基板４１が導電性の場合には 、リード４６〜４７を基板４１から絶縁するように、ステップ（１０）の前に基 板４１の上面４１Ｕ上に絶縁層を形成しなければならない。
（５〉ウェーハおよび／または塞板４１を上面４１ｕを平らな板に向けて設置す る。この平らな板を目標板（Ｗｉｔｎｅ！３３　ｐｌａｔｅ）と呼ぶ。
（６）ダイ４２を上面４２ｕを目標板に向けて、エッチしたスルーホール４１ｈ の中に置く。
（７）ウェーハおよび／または基板４１とダイ４２とを目標板に対して押しつけ 空隙充填材４３ｆがダイ４２の上面４２ｕおよび基板４１の上面４１ＬＪ上に侵 入しないようにする。目標板はダイ４２の上面４２ＬＩおよび基板４１の上面４ １ｕと実質上同一面をなす基準平面となり、これに対して空隙充填材４３ｆの上 面４３Ｕを形成する。
（８）空隙充填材４３ｆをダイ４２、基板４１、および目標板の間の隙間４３Ｃ Ｉに施す。前に記したように、１５容積パーセントのＳ　！　０２を含むＣＦ− ６型ガラスが空隙充填材４３ｆとしては有用であるが、適切な熱膨張係数を有す る他の材料も使用することもできる。余分なガラスを除いてダイ４２の下面を被 覆しないようにするのが望ましいが、これは絶対に必要なことではない。
（９）空隙充填材４３ｆを焼成しまたは養生してダイ４２を基板４１に縁４２ｅ で取付け、モノリシック基板−ダイアセンブリ４０を得るようにし、ダイ４２と 基板４１とを橋渡しするなめらかで破損の無い上面４３ｕを形成する。
（１０）１つ以上の金属化層４６および／または４７と、介在絶縁層４５とを基 板−ダイアセンブリ４０の上面に設けてダイ４２の接触点４４を相互に接続し、 アセンブリ４０の外部接続のための外部接続点すなわちパッド４４ａを設ける。
従来の平面状ＩＣ金属付着、パターニングの技術はチップ外相互接続４６〜４７ を形成するのに便利である。ＡＩ、Ａｕ、Ｔｉ−ｗ、および他の一般に使用され ている相互接続金属化材料が適している。半金属および半導体も使用することが できる。このような材料を形成しバターニングする技術は当業者には周知である 。チップ外相互接続に対しては、モノリシック・オンチップ相互接続に使用され ていると同じ材料および方法を使用するのが好ましい。こうすればアセンブリ４ ０に関連する異なる冶金学体系と工程の数とが最小限で済む。
（１１）ダイ４２の厚さが不等でおるかあるいは基板４１に比較して薄いか厚い 場合には、ダイ４２および／または基板４１の下面とアセンブリ４０の空隙充填 材４３ｆとをダイ４２の下面が同一平面となるまで重ね、間接のないヒートシン ク４８と合致することができるようにする。
このことは、ダイおよび／または基板の厚さの変動を見込まなければならないた め特に有用である。
（１２）ダイ４２をヒートシンク４８から絶縁したい場合には、ダイ４２の下面 またはヒートシンク４８の上面を薄い絶縁層、たとえば、酸化シリコンで随意に 被覆する。
他の絶縁層も使用することができる。これらは強固に接着していることが望まし い。
例２ 下記はモノリシックアセンブリ４０を適合ハウジングと関連しで使用しカプセル に封入したモジュール５０を形成する他の実施例による本発明の１実施例である 。便宜のため、この例はダイ４２と基板４１とがシリコンである状態について記 述する。当業者は他の適合する材料も使用できることを理解するで必ろう。
（１）上述の例１に関連して述べたように、モノリシックアセンブリ４０ｅｌけ る。アセンブリ４０は予め定めた大きざおよび形状の周辺４１ｐを有し、第５図 、第６Ａ図から第６Ｄ図、および第７図に示すように、１つ以上の７ラインメン トキーまたは面を備えていることが望ましい。
外部接続点４４ａを形成してから、はんだパン１５６をその上に形成する。これ はアセンブリ４０を基板４１の初発ウェーハから分離する前でも後でも行なうこ とかできる。
はんだバンプを形成する方法は当業者に周知である。かわりに、はんだバンプを 直接ピン５４の上に形成して接続点４４ａを省いてもよい。接続点４４ａにはは んだ付けによ竹垣Ｕ６１−５０２２９４　（９） る接合を容易にする表面層を設けることができる。
（２）接続基板５３をシリコンウェーハをマスキングしエツチングしてスルーホ ール５９を得る。その位置はアセンブリ４０の上の外部接触点４４ａの位置に対 応する。ホール５９の側壁は実質上基板５３に垂直でおることが望ましい。ホー ル５９を形成するには超音波ミリング、イオンミリング１、ダイヤモンド研磨材 ドリリング、またはレーザ切削のような技術を使うことができる。
基板５３に表面５８ｂを、好ましくはリトグラフ技術と異方性エツチングとを利 用して形成する。ホール５９と表面５８ｂとは共に共通のマスクを使用して中間 アラインメントのステップが必要のないようにすることが望ましい。
エツチングの必要条件が異なる領域は、米国特許第４．１９９．３８０号に記述 されているように、マスターマスク技術を利用してセルファラインにするのが便 利である。こうすることにより表面５８ｂとホール５９とが互いに精密に位置ぎ めされることになる。ピン５４が接続基板５３に固定されるホール５９の中およ びまわりの表面６０は、たとえば酸化シリコンまたは窒化物の表面絶縁層をその 上に形成することにより、絶縁することが望ましい。かわりに、基板５３に接触 するピン５４のこれらの部分に絶縁層を設けてもよい。ピン５４ははんだ付けに より絶縁されたホール５９に便利に固定する。ワシントン州スボーカン市のコミ ンコ・アメリカン社製の８０％金−２０％錫のはんだが好適でおる。
はんだバンプ５６は、基板５３に組付つける前か後に、はんだ浸漬またはめっき し、再加熱することによりピン５４の頭部に容易に形成することができる。再加 熱のステップはピン５４を基板５３に封止する工程と組合せることができる。は んだバンプをピン５４に設ける工程は、上のステップ（１）で説明したように、 接続点４４ａにはんだバンプを形成するよりも処理ステップが少なく好ましい。
（３）接続支持板５３と同じ方法でマスキングし、エツチングして、ヒートシン ク５１とシールリング５２とを形成する。ヒートシンク５１の上に平らな面５７ ｃを設けてアセンブリ４０の下面との境界面とし、また横方向の寸法がアセンブ リ４０の基板４゛１の周辺４１ｐと適合する表面５８ａを形成するにはリトグラ フィと異方性エツチングを利用するのが便利である。アラインメント面５８Ｇは アラインメント面５８ａと同時に且つ同じ方法で形成しこれらがセルファライン するようにする。
シールリング５２の表面５８ｂと５８ｃとはヒートシンク５１と接続基板５３と 適合するように同様に形成する。
シールリング５２の場合、シールリング５２に望ましい厚さに既に重ねれである シワコンウェーハの各側面から異方性エツチングにより表面５８ｂと５８ｃとを 形成するのが便利である。
（４）境界面５７ａから５７ｃに封止手段を施す。ニューヨーク州オレンジベル グのマテリアルズ・リサーチ・コーポレーション０４ａｔｅｒｉａｌｓ　Ｒｅ５ ｅａｒｃｈ　Ｃｏｒｐｏｒａｔｉｏｎ）が製作しているマルツ・インジウム箔が 封止手段に適している。
ヒートシンク５１、アセンブリ４０．シールリング５２、および接続基板５３を 相互接続手段５６が接続点４４ａと接触するように、積重ね関係に組立てる。組 立てたスタックを次に加熱して封止手段を幾つかの部分に溶着し、接続ビン５４ をはんだバンプ５６により接続点４４ａに溶着する。この加熱は真空中または制 御された雰囲気内で行なうのが望ましい。
できあがったモジュール５０は完全密閉である。更に、モジュール５０の主要構 造要素は実質的に全く同じ材料、この例ではシリコンから形成することができる ので、組立中、およびそれに続く温度の上下により生ずる機械的応力は非常に小 さい。更に、モジュール５０内の非モノリシックなくたとえば、はんだ付けまた は溶接による）電気的接続の数はモジュール内に設置されるＩＣチップ４２のモ ノリシック接続の数よりはるかに少ない。非モノリシック電気接続の数を減らせ ば、信頼性が向上する。
本発明は、ＩＣチップおよび構成要素の詰込み密度を改善し、異なるプロセス技 術を用いて作られたチップをなめらかな面を有する単１のモノリシック基板に設 置することができ、非モノリシック電気接続の数を減らし、ＩＣチップおよび構 成部品から熱を一層効率よく除去することができ、ｉ械的応力の発生を減らし、 セルファライン式組立を利用し、伝導による熱除去のためＩＣダイおよび備成要 索の背面に接近できるようにし、ハーメデックモジトルを提供し、関節付きヒー トシンクの使用を避けＩｃチップおよび構成要素を接続するのに構成要素自身に 使用されるのと同じモノリシック接続技術を利用し、モジュールの主要構造要素 を、もし望むならば、半導体と同じ材料から作ることができる電子アセンブリお よびモジュールのための手段および方法を提供するものである。これらの特徴に より、性能、信頼性、および費用が改善される。
待人ＨＵ６１−５０２２９４　（１０）Ｆ’Ｉに、７　＼１０ Ｆ”ＩＣ，２ ＦＩ６．４Ｃ 、　特？１ｊＥＩＨ６１−５０２２９４（１１）補正書の写しく翻訳文）促出門 （特許法第１８４条の７第１項）昭和６１年　１月！７日 特許庁長官　宇　賀　通　部　殿 １、特許出願の表示 ＰＣＴ／ＵＳ８５１０○６６９ ２、発明の名称 高密度ＩＣモジュールアセンブリ ３、特許出願人 住　所　アメリカ合衆国イリノイ州６０１９６、シＶンバーグ、イースト・アル ゴンフィン・ロード１３０３名　称　モトローラ・インコーホレーテッド代表者 　ラウナー・ピンセント　ジエイ４、代理人 住　所　神奈川県横浜市戸塚区中野町１３４５番地７５５、補正書の提出年月日 １９８５年９月４日 ６、添付書類の目録 ”ｔ４７６　ＭＴコｌ　／１ＷＧｎ＋１＋＼　−−請求の範囲 １（修正）、実質的に平面状の第１および第２の面とそれらの間の側部とを有す る第１の厚さの半導体チップと、前記側部のみで前記チップを保持し且つ前記第 １の厚さ以下の第２の厚さを有する支持手段と、を具備することを特徴とする電 気的構造体。
２（修正）。前記支持手段は、前記チップを位置決めするスルーホールを有する 支持板と、前記支持板と前記チップの前記側部とを前記スルーホール内に接合す るための、前記支持板とは異なる材料の接合手段を含んでおり、前記支持板は、 スルーホール内に平面状の第１および第２の面とそれらの間の側部とを備えてお り、前記接合手段は、前記チップの前記側部および前記スルーホールの前記側部 にのみ付着している請求の範囲第１項に記載の構造体。
３（修正）、前記チップの前記第１の面と前記支持板の前記第１の面とは実質的 に同一平面内にあって前記接合手段によりなめらかに結合してあり、更に、前記 チップ上に第１の電気的接点と前記支持板上に第２の電気的接点とそれらの間に 一部前記接合手段上に横たわっている導体手段とを含んでいる請求の範囲第２項 に記載の構造体。
４（修正）、前記支持板と前記チップとは実質的に同材料から成るものである請 求の範囲第３項に記載の構造体。
５（修正）、集積回路用外囲器であって、第１の接続点を有する集積回路チップ と、前記チップを受入れるためのスル・−ホールを含む、前記チップの厚さ以下 の厚さを有する端縁支持手段と、前記チップを前記スルーホール内にその縁での み保持しなめらかな上面を有するモノリシックアセンブリを形成するための、前 記端縁支持手段とは異なる材料の接合および充填手段と、 前記なめらかな上面にあって前記外囲器への外部電気的接続を受入れるための第 ２の接続点と、前記なめらかな上面にあって前記第１！３よび第２の接続点を結 合する相互接続手段と、を具備する口とを特徴とする集積回路用外囲器。
６（修正）５前記集積回路チップと前記端縁支持手段とは実質上同じ膨張係数を 備えている請求の範囲第５項に記載の外囲器。
７く修正）、更に、前記端縁支持手段と実質的に同一材料から成り、前記集積回 路チップと接合されている放熱手段を備えている請求の範囲第６項に記載の外囲 器。
８（修正）、予め定めた第１の横方向の大きざ、第１の厚さ、および第１の材料 から成り、第１の面上に接触点を有し且つ対向する第２の面を有する半導体ダイ を提供する段階と、 第２の材料および第２の厚さから成り且つ第１の面を有する端縁支持板を提供す る段階と、 待人昭６１＝５０２２９４．　（１２）前記第１の＠ｂ向の大きさより大きい第 ２の横方向の大きさ４有する前記喘縁支持仮内に前記ダイを収容するためのスル ーホールを形成する０階と、 前記端縁支持板の前記第１の而を目標仮に向【プて設置する段階と、 前記ダーイを該ダイの前記第１の面を前記目標仮に向【ブて前記スルーホール内 に設置覆る段階と、前記ダイと前記端縁支持板との間の隙間に充填材を充填し前 記ダイをその縁で前記スルーホール内に保持する段階と、 前記ダイの前記第２の面上に拡がっている余剰の充填材を除去する段階と、 を具備することを特徴とする電子的構造体を形成する方法。
９（修正）。更に、前記ダイ上の前記接触点をモノリシック金属化手段を用いて 相互接続する段階と、前記接触点に結合している前記金属化手段内に外部接続点 を設ける段階とを含んでいる請求の範囲第８項に記載の方法。
１０（修正〉、前記スルーホールを形成する段階は選択エツチングによりテーパ 穴を形成し、次いで前記スルーホールを形成後前記端縁支持板を等方性エツチン グすることによりテーパ穴を形成する段階を含んでいる請求の範囲第。
８項に記載の方法。
国際調査報告 特表昭６１−５０２２９４　（ｊ３）

Claims (10)

    【特許請求の範囲】
  1. １．電子構造体であって、それぞれが第１の面上の第１の接続点と、前記第１の 面に対向する第２の面と、第１の膨脹係数と、前記第１と第２の面間の第１の厚 さと、を有する集積回路チップと、 実質的に前記第１の膨脹係数と、前記第１の厚さ以下だけ隔てられている対向す る第１および第２の面と、を有し且つ前記第１および第２の面を貫通する複数の スルーホールを含み、各スルーホールは前記チップの１つを受入れるようになっ ている基板手段と、 前記チップを前記基板内に保持し且つモノリシック相互接続手段を支持するよう になっている、前記チップの各々と前記基板との間の充填材手段と、 前記構造体への外部接続を受入れるようになっている、前記構造体の上にある第 ２の接続点と、前記充填材手段の第１の面を横断し、前記第１の接続点を相互接 続し、前記第２の接続点に結合しているモノリシック相互接続手段と、 を備えて成り、前記チップの各々の前記第１の面と、前記基板手段の前記第１の 面とは前記充填材手段の前記第１の面により相互になめらかに接合していること を特徴とする電子構造体。
  2. ２．前記集積回路チップは半導体材料から形成されており、前記基板手段は実質 的に同じ半導体材料から形成されている請求の範囲第１項に記載の構造体。
  3. ３．前記チップの前記第２の表面は同一平面上にあり、更に前記チップの前記同 一平面を成す第２の表面に接合されている放熱手段を備えている請求の範囲第１ 項に記載の構造体。
  4. ４．前記スルーホールはテーパになっている請求の範囲第１項に記載の構造体。
  5. ５．集積回路用外囲器であって、第１の接続点を有する集積回路チップと、 前記チップを受入れるスルーホールを備えた基板手段と、前記チップをその縁で 前記スルーホール内に保持してモノリシックアセンブリを形成する接合手段と、 前記アセンブリ上にあって前記外囲器への外部電気接続を受入れるようになって いる第２の接続点と、前記アセンブリ上にあって前記第１および第２の接続点を 結合するモノリシック相互接続手段と、を備えて成り、前記集積回路チップ、前 記基板手段、および前記接合手段は前記アセンブリ上に実質的になめらかで連続 する第１の面を形成して前記相互接続手段および前記第２の接続点を受入れるよ うになっていることを特徴とする集積回路用外囲器。
  6. ６．前記スルーホールはテーパになっている請求の範囲第５項に記載の外囲器。
  7. ７．前記集積回路チップと前記基板手段とは実質的に同じ膨脹係数を有している 請求の範囲第５項に記載の外囲器。
  8. ８．予め定めた第１の横方向の大きさと、第１の厚さと、第１の材料とから成り 上面に接触点を備えている半導体ダイを準備する段階と、 第２の材料と第２の厚さとから成り上面を備えている基板を準備する段階と、 前記ダイを収容するため前記第１の横方向の大きさより大きい第２の横方向の大 きさを有する基板におけるスルーホールを形成する段階と、 前記基板の上面を目標板に向けて設置する段階と、前記スルーホール内に前記ダ イを該ダイの上面を前記目標板に向けて設置する段階と、 前記ダイと前記基板との隙間に充填材を充填して前記ダイをその縁で前記スルー ホール内に保持する段階と、を具備することを特徴とする電子構造体の形成方法 。
  9. ９．更に、前記ダイ上の前記接触点をモノリシック金属化手段を用いて相互接続 する段階と、前記接触点に結合している前記金属化手段内に外部接続点を設ける 段階とを含んでいる請求の範囲第８項に記載の方法。
  10. １０．前記スルーホールを形成する段階は、選択エッチングによりテーパ穴を形 成し、次いで前記スルーホール形成後前記基板を等方性エッチングする段階を含 む請求の範囲第８項に記載の方法。
JP60501823A 1984-05-30 1985-04-15 高密度ｉｃモジュ−ルアセンブリ Pending JPS61502294A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/615,499 US4630096A (en) 1984-05-30 1984-05-30 High density IC module assembly
US615499 1984-05-30

Publications (1)

Publication Number Publication Date
JPS61502294A true JPS61502294A (ja) 1986-10-09

Family

ID=24465648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60501823A Pending JPS61502294A (ja) 1984-05-30 1985-04-15 高密度ｉｃモジュ−ルアセンブリ

Country Status (6)

Country Link
US (1) US4630096A (ja)
EP (1) EP0183722B1 (ja)
JP (1) JPS61502294A (ja)
DE (1) DE3582480D1 (ja)
IT (1) IT1182219B (ja)
WO (1) WO1985005733A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270037A (ja) * 2005-02-28 2006-10-05 Sony Corp ハイブリットモジュール及びその製造方法並びにハイブリット回路装置
JP2006270036A (ja) * 2005-02-28 2006-10-05 Sony Corp ハイブリットモジュール及びその製造方法
JP2010251367A (ja) * 2009-04-10 2010-11-04 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法、並びに電子装置

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4801561A (en) * 1984-07-05 1989-01-31 National Semiconductor Corporation Method for making a pre-testable semiconductor die package
US4905075A (en) * 1986-05-05 1990-02-27 General Electric Company Hermetic semiconductor enclosure
EP0244767A3 (en) * 1986-05-05 1988-08-03 Silicon Power Corporation Hermetic semiconductor enclosure and process of manufacture
US4745455A (en) * 1986-05-16 1988-05-17 General Electric Company Silicon packages for power semiconductor devices
US4890156A (en) * 1987-03-13 1989-12-26 Motorola Inc. Multichip IC module having coplanar dice and substrate
US4792533A (en) * 1987-03-13 1988-12-20 Motorola Inc. Coplanar die to substrate bond method
US4781775A (en) * 1987-06-01 1988-11-01 Motorola Inc. Coplanar die to substrate bond method
FR2618255A1 (fr) * 1987-07-14 1989-01-20 Gen Electric Bloc de conditionnement pour le montage et l'interconnexion de puces semiconductrices.
US4743568A (en) * 1987-07-24 1988-05-10 Motorola Inc. Multilevel interconnect transfer process
FR2619665B1 (fr) * 1987-08-21 1989-11-17 France Etat Dispositif de commande de l'eclairage de locaux
WO1989004113A1 (en) * 1987-10-20 1989-05-05 Irvine Sensors Corporation High-density electronic modules, process and product
US5631447A (en) * 1988-02-05 1997-05-20 Raychem Limited Uses of uniaxially electrically conductive articles
JPH0756887B2 (ja) * 1988-04-04 1995-06-14 株式会社日立製作所 半導体パッケージ及びそれを用いたコンピュータ
JPH079953B2 (ja) * 1988-04-13 1995-02-01 株式会社東芝 半導体装置の製造方法
US5122475A (en) * 1988-09-30 1992-06-16 Harris Corporation Method of making a high speed, high density semiconductor memory package with chip level repairability
US5014114A (en) * 1988-09-30 1991-05-07 Harris Corporation High speed, high density semiconductor memory package with chip level repairability
US4985601A (en) * 1989-05-02 1991-01-15 Hagner George R Circuit boards with recessed traces
US5055637A (en) * 1989-05-02 1991-10-08 Hagner George R Circuit boards with recessed traces
US5103292A (en) * 1989-11-29 1992-04-07 Olin Corporation Metal pin grid array package
US5098864A (en) * 1989-11-29 1992-03-24 Olin Corporation Process for manufacturing a metal pin grid array package
US5006922A (en) * 1990-02-14 1991-04-09 Motorola, Inc. Packaged semiconductor device having a low cost ceramic PGA package
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
GB9014491D0 (en) * 1990-06-29 1990-08-22 Digital Equipment Int Mounting silicon chips
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
JP2623952B2 (ja) * 1990-10-17 1997-06-25 日本電気株式会社 集積回路パッケージ
CA2106872A1 (en) * 1991-03-27 1992-09-28 Charles W. Eichelberger Multichip integrated circuit module and method of fabrication
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
EP0547807A3 (en) * 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
US5432999A (en) * 1992-08-20 1995-07-18 Capps; David F. Integrated circuit lamination process
US5323293A (en) * 1992-12-18 1994-06-21 International Business Machines Corporation Arrangement for placing central processors and memory in a cryo cooled chamber
JP3156896B2 (ja) * 1994-01-28 2001-04-16 富士通株式会社 半導体装置の製造方法およびかかる製造方法により製造された半導体装置
US5541449A (en) * 1994-03-11 1996-07-30 The Panda Project Semiconductor chip carrier affording a high-density external interface
US5521434A (en) * 1994-10-17 1996-05-28 International Business Machines Corporation Semiconductor chip and electronic module with integrated surface interconnects/components
US5642262A (en) * 1995-02-23 1997-06-24 Altera Corporation High-density programmable logic device in a multi-chip module package with improved interconnect scheme
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6392159B1 (en) 1999-07-27 2002-05-21 International Business Machines Corporation Embedded structure for engineering change and repair of circuit boards
US6255899B1 (en) 1999-09-01 2001-07-03 International Business Machines Corporation Method and apparatus for increasing interchip communications rates
US6452265B1 (en) 2000-01-28 2002-09-17 International Business Machines Corporation Multi-chip module utilizing a nonconductive material surrounding the chips that has a similar coefficient of thermal expansion
US8575719B2 (en) 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
US6888750B2 (en) 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
CN101179079B (zh) 2000-08-14 2010-11-03 矩阵半导体公司 密集阵列和电荷存储器件及其制造方法
JP3829050B2 (ja) * 2000-08-29 2006-10-04 松下電器産業株式会社 一体型電子部品
US7352199B2 (en) 2001-02-20 2008-04-01 Sandisk Corporation Memory card with enhanced testability and methods of making and using the same
US6897514B2 (en) 2001-03-28 2005-05-24 Matrix Semiconductor, Inc. Two mask floating gate EEPROM and method of making
US6841813B2 (en) 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
US6525953B1 (en) 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US6843421B2 (en) 2001-08-13 2005-01-18 Matrix Semiconductor, Inc. Molded memory module and method of making the module absent a substrate support
US6593624B2 (en) 2001-09-25 2003-07-15 Matrix Semiconductor, Inc. Thin film transistors with vertically offset drain regions
US6624485B2 (en) 2001-11-05 2003-09-23 Matrix Semiconductor, Inc. Three-dimensional, mask-programmed read only memory
US6731011B2 (en) * 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
US6853049B2 (en) 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
JP2004015017A (ja) * 2002-06-11 2004-01-15 Renesas Technology Corp マルチチップモジュールおよびその製造方法
US6737675B2 (en) 2002-06-27 2004-05-18 Matrix Semiconductor, Inc. High density 3D rail stack arrays
US6838776B2 (en) * 2003-04-18 2005-01-04 Freescale Semiconductor, Inc. Circuit device with at least partial packaging and method for forming
US6921975B2 (en) 2003-04-18 2005-07-26 Freescale Semiconductor, Inc. Circuit device with at least partial packaging, exposed active surface and a voltage reference plane
US6849941B1 (en) * 2004-01-07 2005-02-01 Thermagon, Inc. Heat sink and heat spreader assembly
ATE526396T1 (de) * 2004-04-23 2011-10-15 Hema Quebec Verfahren zur expansion von nabelschnurblutzellen
US20050242425A1 (en) * 2004-04-30 2005-11-03 Leal George R Semiconductor device with a protected active die region and method therefor
JP2008053693A (ja) * 2006-07-28 2008-03-06 Sanyo Electric Co Ltd 半導体モジュール、携帯機器、および半導体モジュールの製造方法
US20080318413A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and interconnect component recovery process
US20080318054A1 (en) * 2007-06-21 2008-12-25 General Electric Company Low-temperature recoverable electronic component
US9610758B2 (en) * 2007-06-21 2017-04-04 General Electric Company Method of making demountable interconnect structure
US20080313894A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and low-temperature interconnect component recovery process
US9953910B2 (en) * 2007-06-21 2018-04-24 General Electric Company Demountable interconnect structure
US20080318055A1 (en) * 2007-06-21 2008-12-25 General Electric Company Recoverable electronic component
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US9627395B2 (en) 2015-02-11 2017-04-18 Sandisk Technologies Llc Enhanced channel mobility three-dimensional memory structure and method of making thereof
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof
KR20190013341A (ko) * 2017-08-01 2019-02-11 삼성전자주식회사 열 방출 효율을 향상시킬 수 있는 반도체 패키지
GB2583450B (en) 2019-04-01 2023-04-12 Huber Suhner Polatis Ltd Method and apparatus for suction alignment

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1355034A (fr) * 1963-02-01 1964-03-13 Crouzet S A R L Nouveau mode de construction d'ensembles comportant des éléments à conductibilité asymétrique et analogues
US3698082A (en) * 1966-04-25 1972-10-17 Texas Instruments Inc Complex circuit array method
US3365620A (en) * 1966-06-13 1968-01-23 Ibm Circuit package with improved modular assembly and cooling apparatus
DE1915501C3 (de) * 1969-03-26 1975-10-16 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Verbinden einer integrierten Schaltung mit äußeren elektrischen Zuleitungen
US3757175A (en) * 1971-01-06 1973-09-04 Soo Kim Chang Tor chips mounted on a single substrate composite integrated circuits with coplnaar connections to semiconduc
US3968193A (en) * 1971-08-27 1976-07-06 International Business Machines Corporation Firing process for forming a multilayer glass-metal module
US3823467A (en) * 1972-07-07 1974-07-16 Westinghouse Electric Corp Solid-state circuit module
US4017886A (en) * 1972-10-18 1977-04-12 Hitachi, Ltd. Discrete semiconductor device having polymer resin as insulator and method for making the same
US3777221A (en) * 1972-12-18 1973-12-04 Ibm Multi-layer circuit package
JPS49131863U (ja) * 1973-03-10 1974-11-13
GB1445591A (en) * 1973-03-24 1976-08-11 Int Computers Ld Mounting integrated circuit elements
DE2425626A1 (de) * 1974-05-27 1975-12-11 Standard Elektrik Lorenz Ag Flachgepackte verkapselte festkoerperbauelemente
US3936866A (en) * 1974-06-14 1976-02-03 Northrop Corporation Heat conductive mounting and connection of semiconductor chips in micro-circuitry on a substrate
US4167647A (en) * 1974-10-02 1979-09-11 Santa Barbara Research Center Hybrid microelectronic circuit package
US3984620A (en) * 1975-06-04 1976-10-05 Raytheon Company Integrated circuit chip test and assembly package
US4189825A (en) * 1975-06-04 1980-02-26 Raytheon Company Integrated test and assembly device
JPS5346669A (en) * 1976-10-07 1978-04-26 Satoru Takahashi Switch mechanism operated by bank and lateral g
IT1125182B (it) * 1976-12-14 1986-05-14 Selenia Ind Elettroniche Procedimento per la realizzazione di rivelatori per infrarossi a multielementi del tipo lineare e bidimensionale aventi caratteristiche geometriche perfezionate ed alto grado di integrazione
US4256532A (en) * 1977-07-05 1981-03-17 International Business Machines Corporation Method for making a silicon mask
US4285002A (en) * 1978-01-19 1981-08-18 International Computers Limited Integrated circuit package
GB1556397A (en) * 1978-05-06 1979-11-21 Aei Semiconductors Ltd High power semiconductor devices
FR2435883A1 (fr) * 1978-06-29 1980-04-04 Materiel Telephonique Circuit integre hybride et son procede de fabrication
US4259684A (en) * 1978-10-13 1981-03-31 The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland Packages for microwave integrated circuits
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
US4199380A (en) * 1978-11-13 1980-04-22 Motorola, Inc. Integrated circuit method
US4221047A (en) * 1979-03-23 1980-09-09 International Business Machines Corporation Multilayered glass-ceramic substrate for mounting of semiconductor device
US4283754A (en) * 1979-03-26 1981-08-11 Bunker Ramo Corporation Cooling system for multiwafer high density circuit
FR2455785A1 (fr) * 1979-05-02 1980-11-28 Thomson Csf Support isolateur electrique, a faible resistance thermique, et embase ou boitier pour composant de puissance, comportant un tel support
US4245273A (en) * 1979-06-29 1981-01-13 International Business Machines Corporation Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices
US4319265A (en) * 1979-12-06 1982-03-09 The United States Of America As Represented By The Secretary Of The Army Monolithically interconnected series-parallel avalanche diodes
WO1981002367A1 (en) * 1980-02-12 1981-08-20 Mostek Corp Over/under dual in-line chip package
US4396936A (en) * 1980-12-29 1983-08-02 Honeywell Information Systems, Inc. Integrated circuit chip package with improved cooling means
US4407007A (en) * 1981-05-28 1983-09-27 International Business Machines Corporation Process and structure for minimizing delamination in the fabrication of multi-layer ceramic substrate
JPS5843554A (ja) * 1981-09-08 1983-03-14 Mitsubishi Electric Corp 半導体装置
DE3234744C2 (de) * 1982-09-20 1984-11-22 Siemens AG, 1000 Berlin und 8000 München Einrichten zum Halten mehrerer, jeweils mit integrierten Schaltkreisen versehenen Halbleiterplättchen beim Kontaktieren mit auf einem filmförmigen Substrat ausgebildeten Streifenleitern
JPH05346669A (ja) * 1991-05-02 1993-12-27 Eiteku:Kk ピン孔形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270037A (ja) * 2005-02-28 2006-10-05 Sony Corp ハイブリットモジュール及びその製造方法並びにハイブリット回路装置
JP2006270036A (ja) * 2005-02-28 2006-10-05 Sony Corp ハイブリットモジュール及びその製造方法
JP2010251367A (ja) * 2009-04-10 2010-11-04 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法、並びに電子装置

Also Published As

Publication number Publication date
IT8548106A0 (it) 1985-05-21
WO1985005733A1 (en) 1985-12-19
EP0183722B1 (en) 1991-04-10
EP0183722A1 (en) 1986-06-11
DE3582480D1 (de) 1991-05-16
IT1182219B (it) 1987-09-30
EP0183722A4 (en) 1987-03-12
US4630096A (en) 1986-12-16

Similar Documents

Publication Publication Date Title
JPS61502294A (ja) 高密度ｉｃモジュ−ルアセンブリ
US4722914A (en) Method of making a high density IC module assembly
JP3239909B2 (ja) 積層可能な三次元マルチチップ半導体デバイスとその製法
US5578525A (en) Semiconductor device and a fabrication process thereof
US6822316B1 (en) Integrated circuit with improved interconnect structure and process for making same
US7518227B2 (en) Multiple die stack apparatus employing T-shaped interposer elements
US5039628A (en) Flip substrate for chip mount
KR910004506B1 (ko) 반전 칩 캐리어
CN100470793C (zh) 半导体器件和制造半导体器件的方法
US5289346A (en) Peripheral to area adapter with protective bumper for an integrated circuit chip
US5422514A (en) Packaging and interconnect system for integrated circuits
KR100480515B1 (ko) 반도체 장치
US4616406A (en) Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein
US5796164A (en) Packaging and interconnect system for integrated circuits
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
US6184570B1 (en) Integrated circuit dies including thermal stress reducing grooves and microelectronic packages utilizing the same
KR20040034457A (ko) 개선된 히트싱크 구조를 갖는 반도체 장치
JPS6338247A (ja) Ｉｃチップ用高密度マイクロパッケ−ジ
US4731700A (en) Semiconductor connection and crossover apparatus
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
TWI611530B (zh) 具有散熱座之散熱增益型面朝面半導體組體及製作方法
JPH0219978B2 (ja)
JPH0744243B2 (ja) 半導体集積回路モジユ−ル
JP2831864B2 (ja) 半導体パッケージ及びその製造方法
CN109872987B (zh) 带有散热结构的系统封装板卡结构及其制作方法