KR20190013341A - 열 방출 효율을 향상시킬 수 있는 반도체 패키지 - Google Patents

열 방출 효율을 향상시킬 수 있는 반도체 패키지 Download PDF

Info

Publication number
KR20190013341A
KR20190013341A KR1020170097816A KR20170097816A KR20190013341A KR 20190013341 A KR20190013341 A KR 20190013341A KR 1020170097816 A KR1020170097816 A KR 1020170097816A KR 20170097816 A KR20170097816 A KR 20170097816A KR 20190013341 A KR20190013341 A KR 20190013341A
Authority
KR
South Korea
Prior art keywords
curved
material layer
semiconductor chips
transfer material
heat transfer
Prior art date
Application number
KR1020170097816A
Other languages
English (en)
Inventor
형수정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170097816A priority Critical patent/KR20190013341A/ko
Priority to US15/870,902 priority patent/US20190043777A1/en
Publication of KR20190013341A publication Critical patent/KR20190013341A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4068—Heatconductors between device and heatsink, e.g. compliant heat-spreaders, heat-conducting bands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/16717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/16724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/16738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/16747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/16738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/1676—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명의 반도체 패키지는 기판의 표면 상에 탑재된 반도체 칩들 상에 위치하는 열 전달 물질층과, 열 전달 물질층 상에 일면이 반도체 칩들 사이의 근방 영역에 대응하여 변곡점을 갖는 곡면을 포함하는 곡면 영역으로 구성된 곡면형 히트 스프레더를 포함한다.

Description

열 방출 효율을 향상시킬 수 있는 반도체 패키지{semiconductor package for improving or increasing a heat radiation efficiency}
본 발명의 기술적 사상은 반도체 패키지에 관한 것으로서, 보다 상세하게는 열 방출 효율을 향상시킬 수 있는 반도체 패키지에 관한 것이다.
반도체 칩(반도체 소자)이 소형화됨과 아울러 집적도가 높아짐에 따라, 반도체 패키지는 반도체 칩으로 발생되는 열을 효과적으로 방출(방열)할 필요가 이다. 아울러서, 용량이나 기능을 확장하기 위하여 두개 이상의 반도체 칩들을 통합한 통합형 반도체 패키지는 반도체 칩들로부터 발생되는 열의 방출 효율을 향상시키는 것이 필요하다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 열 방출 효율을 향상시킬 수 있는 반도체 패키지를 제공하는 데 있다.
상술한 과제를 해결하기 위하여, 본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지는 표면 및 배면을 갖는 기판; 상기 기판의 표면 상에 수평 방향으로 서로 떨어져 위치하는 복수개의 반도체 칩들; 상기 반도체 칩들 상에 위치하는 열 전달 물질층; 및 상기 열 전달 물질층 상에 위치하고, 일면이 상기 반도체 칩들 사이의 근방 영역에 대응하여 변곡점을 갖는 곡면을 포함하는 곡면 영역으로 구성된 곡면형 히트 스프레더로 이루어진다.
본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지는 기판; 상기 기판 상에 수평적으로 서로 떨어져 위치하는 복수개의 반도체 칩들; 상기 반도체 칩들 상에 위치하고 전체적으로 접촉되어 있는 열 전달 물질층; 및 상기 열 전달 물질층 상에 전체적으로 접촉하고, 상기 열 전달 물질층의 상면과 접촉하는 접촉면이 상기 반도체 칩들 사이의 근방 영역에 대응하여 변곡점을 갖는 곡면을 포함하는 곡면 영역으로 구성된 곡면형 히트 스프레더로 이루어진다.
본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지는 굴곡면을 가지는 기판; 상기 굴곡면을 갖는 상기 기판 상에 수평적으로 서로 떨어져 위치하여 표면 높이가 서로 다른 복수개의 반도체 칩들; 상기 반도체 칩들 상에 위치하고 전체적으로 접촉되어 있는 열 전달 물질층; 및 상기 열 전달 물질층 상에 전체적으로 접촉하고, 상기 열 전달 물질층의 상면과 접촉하는 접촉면이 상기 반도체 칩들 사이의 근방 영역에 대응하여 변곡점을 갖는 곡면을 포함하는 곡면 영역으로 구성된 곡면형 히트 스프레더로 이루어진다.
본 발명의 기술적 사상의 일 실시예의 반도체 패키지는 기판의 표면 상에 탑재된 반도체 칩들 상에 위치하는 열 전달 물질층과, 열 전달 물질층 상에 일면이 반도체 칩들 사이의 근방 영역에 대응하여 변곡점을 갖는 곡면을 포함하는 곡면 영역으로 구성된 곡면형 히트 스프레더를 포함한다.
이에 따라, 본 발명의 기술적 사상의 반도체 패키지는 열 전달 물질층과 곡면형 히트 스프레더 사이에 공기층이 형성되어 있지 않고, 반도체 칩들 상의 열 전달 물질층의 두께는 접촉면에서 전체적으로 동일하여 열 방출 효율을 향상시킬 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 반도체 패키지를 도시한 평면도이다.
도 2는 도 1의 II-II에 따른 반도체 패키지의 단면도이다.
도 3은 도 1의 곡면형 히트 스트레더의 배면도이다.
도 4는 도 1의 곡면형 스프레더를 설명하기 위한 단면 상세도이다.
도 5는 본 발명의 기술적 사상에 의한 반도체 패키지의 열 방출 특성을 설명하기 위한 도면이다.
도 6은 도 2의 반도체 패키지의 열 방출 효율을 설명하기 위하여 비교예의 반도체 패키지를 도시한 단면도이다.
도 7은 본 발명의 기술적 사상의 일 실시예에 반도체 패키지를 도시한 단면도이다.
도 8은 도 7의 곡면형 히트 스프레더의 단면 상세도이다.
도 9는 본 발명의 기술적 사상의 일 실시예에 반도체 패키지를 도시한 단면도이다.
도 10은 도 9의 곡면형 히트 스프레더의 단면 상세도이다.
도 11은 본 발명의 기술적 사상의 일 실시예에 반도체 패키지를 도시한 단면도이다.
도 12는 도 11의 곡면형 히트 스프레더의 단면 상세도이다.
도 13은 본 발명의 기술적 사상의 일 실시예에 반도체 패키지를 도시한 평면도이다.
도 14는 도 13의 XIV-XIV에 따른 반도체 패키지의 단면도이다.
도 15 및 도 16은 본 발명의 기술적 사상의 일 실시예에 반도체 패키지를 도시한 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 본 발명의 실시예들은 어느 하나로만 구현될 수도 있고, 또한, 이하의 실시예들은 하나 이상을 조합하여 구현될 수도 있다. 따라서, 본 발명의 기술적 사상을 하나의 실시예에 국한하여 해석되지는 않는다.
본 명세서에서, 구성 요소들의 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 본 명세서에서는 본 발명을 보다 명확히 설명하기 위하여 도면을 과장하여 도시한다.
도 1은 본 발명의 기술적 사상의 일 실시예에 반도체 패키지를 도시한 평면도이고, 도 2는 도 1의 II-II에 따른 반도체 패키지의 단면도이고, 도 3은 도 1의 곡면형 히트 스트레더의 배면도이고, 도 4는 도 1의 곡면형 스프레더를 설명하기 위한 단면 상세도이다.
구체적으로, 반도체 패키지(100)는 기판(102) 상에 위치하고 수평 방향으로 떨어져 위치하는 복수개의 반도체 칩들(110, 130)을 포함할 수 있다. 반도체 칩들(110, 130)은 X 방향으로 떨어져 위치할 수 있다. 도 1 내지 도 4에서, 기판(102)에 대하여 X 방향이나 Y 방향은 수평 방향일 수 있고, Z 방향은 기판(102)에 대하여 수직 방향일 수 있다.
기판(102)은 인쇄 회로 기판(printed circuit board, PCB)일 수 있다. 기판(102)은 표면(102a) 및 배면(102b)을 포함할 수 있다. 기판(102)의 배면(102b)에는 외부 기기와 전기적으로 연결되는 외부 연결 단자가 형성될 수 있다. 외부 연결 단자는 솔더 볼(solder ball), 솔더 범프(solder bump), 솔더 페이스트(solder paste) 등과 같은 솔더 물질로 형성되거나, 구형, 메사(mesa) 또는 핀(pin) 모양의 금속으로 형성될 수 있다. 도 2에서는 편의상 외부 연결 단자를 생략한다.
기판(102)은 표면(102a) 및 배면(102b)이 상측으로 볼록한 볼록형일 수 있다. 기판(102)은 반도체 패키지(100)의 제조 과정중에 휘어져 굴곡면(CP1, CP2)을 가질 수 있다. 기판(102)은 표면(102a)이나 배면(102b)에 대한 가상 수평 레벨(HL1, HL2)에 대하여 굴곡져 있는 굴곡면(CP1, CP2)이 구비될 수 있다. 가상 수평 레벨(HL1, HL2)은 기판(102)의 표면(102a)이나 배면(102b)과 수평인 가상 레벨을 의미할 수 있다.
굴곡면(CP1, CP2)은 기판(102)의 표면(102a) 및 배면(102b)에 각각 형성된 굴곡면(CP1, CP2)을 포함할 수 있다. 기판(102)의 표면(102a)의 양끝단 지점들(104a, 104b) 사이에 가상 수평 레벨(HL1)이 위치하지 않을 수 있다. 기판(102)의 배면(102b)의 양끝단 지점들(104c, 104d) 사이에 가상 수평 레벨(HL2)이 위치하지 않을 수 있다. 이에 따라, 굴곡면(CP1, CP2)은 가상 수평 레벨(HL1, HL2)에 대하여 일정한 모양이나 형태로 굴곡져 있지 않고 불규칙적인 모양으로 굴곡져 있을 수 있다.
기판(102)의 표면(102a)의 굴곡면(CP1) 상에 복수개, 예컨대 2개의 반도체 칩들(110, 130)이 탑재될 수 있다. 반도체 칩들(110, 130)은 기판(102)의 굴곡면(CP1) 상에서 X 방향, 즉 수평 방향으로 떨어져 배치될 수 있다. 반도체 칩들(110, 130)은 기판(102)의 굴곡면(CP1) 상에 위치하기 때문에, 가상 수평 레벨(HL1)로부터 반도체 칩들(110, 130)의 수직 방향, 즉 Z 방향의 높이는 서로 다를 수 있다.
반도체 칩들(110, 130) 사이 및 반도체 칩들(110)의 일측에는 몰딩층(190)이 형성되어 있을 수 있다. 몰딩층(190)은 에폭시 몰딩 컴파운드(Epoxy molding compound; EMC)를 포함할 수 있다. 몰딩층(190)은 반도체 칩들(110, 130)을 보호하기 위하여 형성될 수 있다. 몰딩층(190)의 두께는 반도체 칩들(110, 130)보다 두껍게 또는 얇게 구성할 수 있다. 몰딩층(190)의 폭도 필요에 따라서 다양한 크기로 구성할 수 있다.
반도체 칩들(110, 130)은 제1 반도체 칩(110) 및 제2 반도체 칩(130)을 포함할 수 있다. 제1 반도체 칩(110) 및 제2 반도체 칩(130)은 단일 반도체 칩일 수 있다. 제1 반도체 칩(110)의 크기는 제2 반도체 칩(130)의 크기보다 클 수 있다. 예컨대, 도 1에서는 X 방향으로 제1 반도체 칩(110)의 길이(L1)가 제2 반도체 칩(130)의 길이(L2)보다 큰 것으로 도시하였으나, 본 발명은 이에 한정되지 않고 Y 방향으로도 제1 반도체 칩(110)의 길이가 제2 반도체 칩(130)의 길이보다 클 수 있다.
제1 반도체 칩(110)은 로직 칩이나 제어 칩일 수 있다. 제2 반도체 칩(130)은 메모리 칩일 수 있다. 제1 반도체 칩(110)은 반도체 패키지(100)를 구동하거나 제2 반도체 칩(130)을 컨트롤하기 위한 마이크로 컨트롤러 혹은 마이크로 프로세서일 수 있다. 제2 반도체 칩(130)은 플래쉬 메모리, DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), EPROM(Erasable Programmable Read Only Memory), EEPROM(Electrically Erasable Programmable Read Only Memory), Flash EEPROM, MRAM(Magnetic RAM), PRAM(phase change RAM) 또는 RRAM(Resistive RAM)일 수 있다.
반도체 패키지(100)는 반도체칩들(110, 130) 상에 전체적으로 위치하는 열 전달 물질층(170, Thermal Interface Material layer, TIM layer)을 포함할 수 있다. 열 전달 물질층(170)은 공기보다 열 전도율이 좋은 물질층일 수 있다. 열 전달 물질층(170)은 상측에 탑재되는 곡면형 히트 스프레더(150)로 열을 용이하게 방출하게 하기 위하여 배치될 수 있다. 열 전달 물질층(170)은 저탄성이나 고탄성의 접착제로 이루어질 수 있다.
열 전달 물질층(170)은 접착성을 가질 수 있다. 경화되기 전의 열 전달 물질층(170)은 점성을 가질 수 있다. 열 전달 물질층(170)은 열전도성 입자들을 가진 단량체 또는 중합체의 수지를 포함할 수 있다. 열 전달 물질층(170)은 산화 알루미늄(AlO), 산화 아연(ZnO), 경화성 수지, 또는 이들의 조합을 포함할 수 있다.
열 전달 물질층(170)은 반도체 칩들(110, 130) 상에서 전체적으로 접촉되어 있을 수 있다. 반도체 칩들(110, 130)의 모서리 부분에서의 열 전달 물질층(170)의 접착 두께(TH1, TH3)는 반도체 칩들(110, 130) 사이 부분에서의 열 전달 물질층(170)의 접착 두께(TH2)와 동일할 수 있다. 열 전달 물질층(170)은 반도체 칩들(110, 130) 상에서 균일한 두께로 곡면형 히트 스프레더(150)와 접착될 경우, 반도체 칩들(110, 130)에서 발생하는 열을 용이하게 방출할 수 있다.
반도체 패키지(100)는 열 전달 물질층(170) 상에 위치하는 곡면형 히트 스프레더(150, curved surface type heat spreader)를 포함할 수 있다. 곡면형 히트 스프레더(150)는 열전도성이 좋은 재료를 포함할 수 있다. 예를 들면, 곡면형 히트 스프레더(150)는 구리(Cu), 철(Fe), 니켈(Ni), 코발트(Co), 텅스텐(W), 크롬(Cr) 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 알루미늄(Al), 마그네슘(Mg), 실리콘(Si), 아연(Zn) 또는 이들의 조합을 포함하는 물질로 구성될 수 있다.
곡면형 히트 스프레더(150)는 도 2 및 도 4에 도시한 바와 같이 중앙 부분이 내측으로 리세스된 일면(150a)과 일면(150a)과 반대측의 타면(150b)을 포함할 수 있다. 곡면형 히트 스프레더(150)는 도 2 내지 도 4에 도시한 바와 같이 내측으로 리세스된 일면(150a)에 반도체 칩들(110, 130) 사이의 근방 영역(PR)에 대응하여 마련된 변곡점(PI1)을 구비하는 곡면(CF)을 포함하는 곡면 영역(150CR)을 포함할 수 있다. 일면(150a)은 배면일 수 있다.
변곡점(PI1)은 도 4에 도시한 바와 같이 곡면 영역(150CR)의 곡면(CF)의 기울기(SL11, SL2)가 기판(102)의 표면(102a)에 대한 가상 수평 레벨(HL1, HL2)에 대하여 양의 값에서 음의 값으로 변경되는 지점일 수 있다. 기울기(SL11)는 양의 값이고, 기울기(SL2)는 음의 값일 수 있다. 기울기(SL11) 및 기울기(SL2)의 절대값은 서로 같을 수도 있고 다를 수도 있다. 곡면형 히트 스프레더(150)는 변곡점(PI1)이 위치하는 부분이 상측으로 더 뾰족하게 될 수 있다. 곡면형 히트 스프레더(150)의 타면(150b)은 평탄면(PF)일 수 있다. 타면(150b)은 곡면형 히트 스프레더(150)의 표면일 수 있다.
기판(102)은 곡면형 히트 스프레더(150)의 곡면 영역(150CR)의 곡면(CF)에 대응하여 굴곡면(CP1, CP2)을 가질 수 있다. 곡면형 히트 스프레더(150)는 일면(150a)이 상측으로 볼록한 볼록형일 때 기판(102)은 표면(102a)이나 배면(102b)이 상측으로 볼록한 볼록형일 수 있다.
곡면 영역(150CR)의 일면(150a)에는 도 2 및 도 4에 도시한 바와 같이 열 전달 물질층(170)과 접촉하는 접촉면(COF)과 열 전달 물질층(170)과 접촉하지 않는 비접촉면(NCOF)이 마련될 수 있다. 반도체 칩들(110, 130)의 표면 상에서 열 전달 물질층(170)과 곡면형 히트 스프레더(150) 사이에 공기층이 형성되어 있지 않을 수 있다. 반도체 칩들(110, 130) 상의 열 전달 물질층(170)의 두께는 접촉면(COF)에서 전체적으로 동일하여 열 방출 효율을 향상시킬 수 있다.
곡면형 히트 스프레더(150)는 곡면 영역(150CR)의 주위, 즉 곡면 영역(150CR)의 양단부에 접착층(152)을 통해 기판(102)에 접착 및 지지될 수 있는 지지부(150P)를 포함할 수 있다. 지지부(150P)는 곡면 영역(150CR)과 비교할 때 Z 방향으로 돌출된 돌출부일 수 있다. 접착층(152)은 액상 또는 필름 형태의 에폭시 수지(epoxy resin)를 이용하여 형성할 수 있다.
도 5는 본 발명의 기술적 사상에 의한 반도체 패키지의 열 방출 특성을 설명하기 위한 도면이다.
구체적으로, 도 5의 (a) 및 (b)는 본 발명의 반도체 패키지(도 1 내지 도 4의 100)에서 열 전달 물질층(170)을 통한 열 방출 특성을 설명하기 위해 과장하여 도시한 도면이다.
도 5의 (a)는 울퉁불퉁한 미세 표면(MS1)을 갖는 반도체 칩들(110, 130)과 울퉁불퉁한 미세 표면(MS2)을 갖는 곡면형 히트 스프레더(150) 사이에 열 전달 물질층(170)이 완전히 채워져 있는 상태로 도시한 도면이다. 다시 말해, 열 전달 물질층(170)의 상하면이 반도체 칩들(110, 130)과 곡면형 히트 스프레더(150)에 전체적으로 접촉되어 있다.
도 5의 (b)는 본 발명의 반도체 패키지(도 1 내지 도 4의 100)에서, 울퉁불퉁한 미세 표면(MS1)을 갖는 반도체 칩들(110, 130)에서 열 전달 물질층(170)을 통하여 울퉁불퉁한 미세 표면(MS2)을 갖는 곡면형 히트 스프레더(150)로 열 전달되는 과정의 열 저항 곡선을 도시한 그래프이다.
열 저항(thermal resistance)은 열전도를 방해하는 성질을 가리키는 용어일 수 있다. 반도체 패키지(도 1 내지 도 4의 100)에서 열 전달 물질층(170)을 통하여 열이 전달될 때, 도 5의 (b)에 도시한 바와 같이 열 저항은 반도체 칩들(110, 130)과 열 전달 물질층(170) 사이의 제1 열 저항 성분(RC1), 열 전달 물질층(170)에 의한 제2 열 저항 성분(RBLT), 및 열 전달 물질층(170)과 곡면형 히트 스프레더(150) 사이의 제3 열 저항 성분의 전체 합으로 정의될 수 있다.
제1 열 저항 성분(RC1) 및 제3 열 저항 성분(RC3)은 각각 반도체 칩들(110, 130)과 열 전달 물질층(170) 사이에 공기층이 없을 경우 열 저항이 낮아질 수 있다. 제2 열 저항 성분(RBLT)은 열 전달 물질층(170)의 접착 두께(BLT)가 낮거나, 열 전도율이 낮을 경우 열 저항이 낮을 수 있다.
앞서 설명한 바와 같이 반도체 패키지(도 1 내지 도 4의 100)는 열 전달 물질층(170)이 반도체 칩들(110, 130) 및 곡면형 히트 스프레더(150)와 전체적으로 접촉되어 있고 공기층이 형성되어 있지 않기 때문에 열 저항이 낮을 수 있다.
이에 따라, 앞서 설명한 바와 같이 반도체 패키지(도 1 내지 도 4의 100)는 접착 두께(BLT)를 낮게 가져갈 수 있다. 결과적으로, 반도체 패키지(도 1 내지 도 4의 100)는 열 저항을 낮게 가져갈 수 있어 열 방출 효율을 향상시킬 수 있다.
도 6은 도 2의 반도체 패키지의 열 방출 효율을 설명하기 위하여 비교예의 반도체 패키지를 도시한 단면도이다.
구체적으로, 도 6에서 도 2와 동일한 참조번호는 동일한 부재를 나타낸다. 도 6에서, 도 2와 동일한 내용은 간단히 설명하거나 생략한다. 비교예의 반도체 패키지(100X)는 기판(102) 상에 위치하는 복수개의 반도체 칩들(110, 130), 반도체 칩들(110, 130) 상에 위치하는 열 전달 물질층(170X) 및 열 전달 물질층(170X) 상에 위치하는 히트 스프레더(150X)를 포함할 수 있다.
히트 스프레더(150X)는 열 전달 물질층(170X)에 대향하는 일면(150Xa) 및 일면과 반대의 타면(150Xb)을 포함할 수 있다. 일면(150Xa) 및 타면(150Xb)은 모두다 평탄면(PFX)을 가질 수 있다. 반도체 칩들(110, 130)의 모서리 부분에서의 열 전달 물질층(170X)의 접착 두께(TH4, TH6)는 반도체 칩들(110, 130) 사이 부분에서의 열 전달 물질층(170X)의 접착 두께(TH5)와 다를 수 있다. 반도체 칩들(110, 130)의 모서리 부분에서의 열 전달 물질층(170X)의 접착 두께(TH4, TH6)는 공기층(AIR)으로 인하여 반도체 칩들(110, 130) 사이 부분의 열 전달 물질층(170X)의 접착 두께(TH5)보다 클 수 있다.
이상과 같이 비교예의 반도체 패키지(100X)는 도 1 내지 도 4의 반도체 패키지(100)와 비교할 때 열 전달 물질층(170X)이 반도체 칩들(110, 130) 및 히트 스프레더(150X)와 전체적으로 접촉되어 있지 않다.
비교예의 반도체 패키지(100X)는 도 1 내지 도 4의 반도체 패키지(100)와 비교할 때 접착 두께(TH4-TH6)가 균일하지 않고 반도체 칩들(110, 130)의 모서리 부분에서의 접착 두께(TH4, TH6)는 두껍다. 또한, 비교예의 반도체 패키지(100X)는 반도체 칩들(110, 130)과 히트 스프레더(150X) 사이에 공기층(AIR)이 형성되어 있다.
결과적으로, 비교예의 반도체 패키지(100X)는 도 1 내지 도 4의 반도체 패키지(100)와 비교할 때 열 저항이 높아 열 방출 효율이 떨어질 수 있다.
도 7은 본 발명의 기술적 사상의 일 실시예에 반도체 패키지를 도시한 단면도이고, 도 8은 도 7의 곡면형 히트 스프레더의 단면 상세도이다.
구체적으로, 도 7 및 도 8의 반도체 패키지(200)는 단차 영역(150BR)을 포함하는 곡면형 히트 스프레더(150-1)를 제외하고는 도 1 내지 도 4의 반도체 패키지(100)와 거의 동일하다. 도 7 및 도 8에서, 도 1 내지 도 4와 동일한 참조번호는 동일한 부재를 나타낸다. 도 7 및 도 8에서, 도 1 내지 도 4에서 설명한 내용은 간단히 설명하거나 생략한다.
반도체 패키지(200)는 기판(102) 상에 위치하는 복수개의 반도체 칩들(110, 130), 반도체 칩들(110, 130) 상에 위치하는 열 전달 물질층(170) 및 열 전달 물질층(170) 상에 위치하는 곡면형 히트 스프레더(150-1)를 포함할 수 있다.
곡면형 히트 스프레더(150-1)는 반도체 칩들(110, 130)의 양단부에 대응하고 곡면 영역(150CR-1)과 접하여 단차 영역(150BR)을 더 포함할 수 있다. 단차 영역(150BR)으로 인하여 곡면 영역(150CR-1)은 도 4의 곡면 영역(150CR)보다 면적이 작을 수 있다.
단차 영역(150BR)으로 인하여 열 전달 물질층(170)이 반도체 칩들(110, 130)의 외부에 형성되지 않을 수 있다. 제조 과정중에 단차 영역(150BR)으로 인하여 열 전달 물질층(170)이 손실되지 않고 반도체 칩들(110, 130)의 상부 표면에 전체적으로 잘 형성될 수 있다.
이에 따라, 반도체 칩들(110, 130)의 모서리 부분에서의 열 전달 물질층(170)의 접착 두께(TH1, TH3)는 반도체 칩들(110, 130) 사이 부분에서의 열 전달 물질층(170)의 접착 두께(TH2)와 동일할 수 있다. 열 전달 물질층(170)은 반도체 칩들(110, 130) 상에서 균일한 두께로 곡면형 히트 스프레더(150-1)와 접착될 경우, 반도체 칩들(110, 130)에서 발생하는 열을 용이하게 방출할 수 있다.
도 9는 본 발명의 기술적 사상의 일 실시예에 반도체 패키지를 도시한 단면도이고, 도 10은 도 9의 곡면형 히트 스프레더의 단면 상세도이다.
구체적으로, 도 9 및 도 10의 반도체 패키지(300)는 기판(102-1) 및 곡면형 히트 스프레더(150-2)를 제외하고는 도 1 내지 도 4의 반도체 패키지(100)와 거의 동일하다. 도 9 및 도 10에서, 도 1 내지 도 4와 동일한 참조번호는 동일한 부재를 나타낸다. 도 9 및 도 10에서, 도 1 내지 도 4에서 설명한 내용은 간단히 설명하거나 생략한다.
반도체 패키지(300)는 기판(102) 상에 위치하는 복수개의 반도체 칩들(110, 130), 반도체 칩들(110, 130) 상에 위치하는 열 전달 물질층(170) 및 열 전달 물질층(170) 상에 위치하는 곡면형 히트 스프레더(150-2)를 포함할 수 있다.
기판(102-1)은 반도체 패키지(300)의 제조 과정중에 휘어져 굴곡면(CP3, CP4)을 가질 수 있다. 기판(102-1)은 표면(102a) 및 배면(102b)이 하측으로 볼록한 볼록형일 수 있다. 기판(102-1)은 표면(102a)이나 배면(102b)에 대한 가상 수평 레벨(HL1, HL2)에 대하여 굴곡져 있는 굴곡면(CP3, CP4)이 구비될 수 있다.
곡면형 히트 스프레더(150-2)는 중앙 부분이 볼록 형태로 내측으로 리세스된 일면(150a)과 일면(150a)과 반대측의 타면(150b)을 포함할 수 있다. 곡면형 히트 스프레더(150-2)는 리세스된 일면(150a)에 반도체 칩들(110, 130) 사이의 근방 영역(PR)에 대응하여 마련된 변곡점(PI2)을 구비하는 곡면(CF)을 포함하는 곡면 영역(150CR-2)이 마련될 수 있다. 일면(150a)은 배면일 수 있다. 변곡점(PI2)은 곡면 영역(150CR-2)의 곡면(CF)의 기울기(SL13, SL4)가 기판(102-1)의 표면(102a)이나 배면(102b)에 대한 가상 수평 레벨(HL1, HL2)에 대하여 음의 값에서 양의 값으로 변경되는 지점일 수 있다. 기울기(SL13)는 음의 값이고, 기울기(SL4)는 양의 값일 수 있다.
기울기(SL13) 및 기울기(SL4)의 절대값은 서로 같을 수도 있고 다를 수도 있다. 곡면형 히트 스프레더(150-2)는 변곡점(PI2)이 위치하는 부분이 하측으로 더 뾰족하게 될 수 있다. 곡면형 히트 스프레더(150-2)의 타면(150b)은 평탄면(PF)일 수 있다. 타면(150b)은 곡면형 히트 스프레더(150)의 표면일 수 있다.
기판(102-1)은 곡면형 히트 스프레더(150-2)의 곡면 영역(150CR-2)의 곡면(CF)에 대응하여 굴곡면(CP3, CP4)을 가질 수 있다. 곡면형 히트 스프레더(150-2)는 일면(150a)이 하측으로 볼록한 볼록형일 때 기판(102-1)은 표면(102a)이나 배면(102b)이 하측으로 볼록한 볼록형일 수 있다. 곡면 영역(150CR-2)의 일면(150a)에는 열 전달 물질층(170)과 접촉하는 접촉면(COF)과 열 전달 물질층(170)과 접촉하지 않는 비접촉면(NCOF)이 마련될 수 있다.
반도체 칩들(110, 130)의 표면 상에서 열 전달 물질층(170)과 곡면형 히트 스프레더(150-2) 사이에 공기층이 형성되어 있지 않을 수 있다. 반도체 칩들(110, 130) 상의 열 전달 물질층(170)의 두께는 접촉면(COF)에서 전체적으로 동일하여 열 방출 효율을 향상시킬 수 있다.
도 11은 본 발명의 기술적 사상의 일 실시예에 반도체 패키지를 도시한 단면도이고, 도 12는 도 11의 곡면형 히트 스프레더의 단면 상세도이다.
구체적으로, 도 11 및 도 12의 반도체 패키지(400)는 기판(102-1) 및 곡면형 히트 스프레더(150-3)를 제외하고는 도 1 내지 도 4의 반도체 패키지(100)와 거의 동일하다. 도 11 및 도 12의 반도체 패키지(400)는 단차 영역(150BR-1)을 포함하는 곡면형 히트 스프레더(150-3)를 제외하고는 도 9 및 도 10의 반도체 패키지(300)와 거의 동일하다.
도 11 및 도 12에서, 도 1 내지 도 4, 및 도 9 및 도 10과 동일한 참조번호는 동일한 부재를 나타낸다. 도 11 및 도 12에서, 도 1 내지 도 4, 및 도 9 및 도 10에서 설명한 내용은 간단히 설명하거나 생략한다.
반도체 패키지(400)는 기판(102-1) 상에 위치하는 복수개의 반도체 칩들(110, 130), 반도체 칩들(110, 130) 상에 위치하는 열 전달 물질층(170) 및 열 전달 물질층(170) 상에 위치하는 곡면형 히트 스프레더(150-3)를 포함할 수 있다.
기판(102-1)은 반도체 패키지(300)의 제조 과정중에 휘어져 굴곡면(CP3, CP4)를 가질 수 있다. 기판(102-1)은 곡면형 히트 스프레더(150-3)의 곡면 영역(150CR-3)에 대응하여 굴곡면(CP3, CP4)을 가질 수 있다.
곡면형 히트 스프레더(150-3)는 반도체 칩들(110, 130)의 양단부에 대응하고 곡면 영역(150CR-3)과 접하여 단차 영역(150BR-1)을 더 포함할 수 있다. 단차 영역(150BR-1)으로 인하여 곡면 영역(150CR-3)은 도 10의 곡면 영역(150CR-2)보다 면적이 작을 수 있다.
단차 영역(150BR-1)으로 인하여 열 전달 물질층(170)이 반도체 칩들(110, 130)의 외부에 형성되지 않을 수 있다. 제조 과정중에 단차 영역(150BR-1)으로 인하여 열 전달 물질층(170)이 손실되지 않고 반도체 칩들(110, 130)의 상부 표면에 전체적으로 형성될 수 있다.
이에 따라, 반도체 칩들(110, 130)의 모서리 부분에서의 열 전달 물질층(170)의 접착 두께(TH1, TH3)는 반도체 칩들(110, 130) 사이 부분에서의 열 전달 물질층(170)의 접착 두께(TH2)와 동일할 수 있다. 열 전달 물질층(170)은 반도체 칩들(110, 130) 상에서 균일한 두께로 곡면형 히트 스프레더(150-3)와 접착될 경우, 반도체 칩들(110, 130)에서 발생하는 열을 용이하게 방출할 수 있다.
도 13은 본 발명의 기술적 사상의 일 실시예에 반도체 패키지를 도시한 평면도이고, 도 14는 도 13의 XIV-XIV에 따른 반도체 패키지의 단면도이다.
구체적으로, 도 13 및 도 14의 반도체 패키지(500)는 기판(102) 상에 4개의 반도체칩들(110a, 110b, 130a, 130b)이 탑재된 것을 제외하고는 도 1 내지 도 4의 반도체 패키지(100)와 거의 동일하다. 도 13 및 도 14에서, 도 1 내지 도 4와 동일한 참조번호는 동일한 부재를 나타낸다. 도 13 및 도 14에서, 도 1 내지 도 4에서 설명한 내용은 간단히 설명하거나 생략한다.
반도체 패키지(500)는 기판(102-2) 상에 위치하는 복수개, 예컨대 4개의 반도체 칩들(110a, 110b, 130a, 130b), 반도체 칩들(110a, 110b, 130a, 130b) 상에 위치하는 열 전달 물질층(170) 및 열 전달 물질층(170) 상에 위치하는 곡면형 히트 스프레더(150-4)를 포함할 수 있다.
기판(102-2)은 반도체 패키지(500)의 제조 과정중에 휘어져 굴곡면(CP1A, CP1B, CP2A, CP2B)을 가질 수 있다. 굴곡면(CP1A, CP1B, CP2A, CP2B)은 기판(102-2)의 표면(102a) 및 배면(102b)에 각각 형성될 수 있다. 굴곡면(CP1A, CP1B, CP2A, CP2B)은 일정한 모양이나 형태로 굴곡져 있지 않고 불규칙적인 모양으로 굴곡져 있을 수 있다.
기판(102-2)의 표면(102a)의 굴곡면(CP1A, CP1B, CP2A, CP2B) 상에 복수개, 예컨대 4개의 반도체 칩들(110a, 110b, 130a, 130b)이 탑재될 수 있다. 반도체 칩들(110a, 110b)은 앞서 설명한 제1 반도체 칩(110)과 동일한 칩일 수 있고, 반도체 칩들(130a, 130b)은 앞서 설명한 제2 반도체 칩(130)과 동일한 칩일 수 있다.
반도체 칩들(110a, 110b, 130a, 130b)은 기판(102-2)의 굴곡면(CP1A, CP1B, CP2A, CP2B) 상에서 수평 방향으로 떨어져 있다. 반도체 칩들(110a, 110b, 130a, 130b)은 기판(102-2)의 굴곡면(CP1A, CP1B, CP2A, CP2B) 상에 위치하기 때문에, 반도체 칩들(110a, 110b, 130a, 130b)의 수직 방향, 즉 Z 방향의 높이는 서로 다를 수 있다.
열 전달 물질층(170)은 반도체 칩들(110a, 110b, 130a, 130b) 상에서 전체적으로 접촉되어 있을 수 있다. 반도체 칩들(110a, 110b, 130a, 130b)의 모서리 부분에서의 열 전달 물질층(170)의 접착 두께(TH1A, TH3A, TH1B, TH3B)는 반도체 칩들(110a, 110b, 130a, 130b) 사이 부분에서의 열 전달 물질층(170)의 접착 두께(TH2A, TH2B)와 동일할 수 있다. 열 전달 물질층(170)은 반도체 칩들(110a, 110b, 130a, 130b) 상에서 균일한 두께로 곡면형 히트 스프레더와 접착될 경우, 반도체 칩들(110a, 110b, 130a, 130b)에서 발생하는 열을 용이하게 방출할 수 있다.
곡면형 히트 스프레더(150-4)는 내측으로 리세스된 일면(150a)에 반도체 칩들(110a, 110b, 130a, 130b) 사이의 근방 영역들(PR1, PR2)에 대응하여 마련된 복수개의 변곡점들(PI1A, PH1B)을 구비하는 곡면들(CF1, CF3)을 포함하는 곡면 영역들(150CR-4A, 150CR-4A)이 마련될 수 있다. 변곡점들(PI1A, PH1B)은 기판(102-2)의 수평 방향, 예컨대 X방향으로 복수개 형성될 수 있다.
기판(102-2)은 곡면형 히트 스프레더(150-4)의 곡면 영역(150CR-4)의 곡면(CF)에 대응하여 굴곡면(CP1A, CP1B, CP2A, CP2B)을 가질 수 있다. 곡면형 히트 스프레더(150-4)는 일면(150a)이 상측으로 볼록한 볼록형일 때 기판(102-2)은 표면(102a)이나 배면(102b)이 상측으로 볼록한 볼록형일 수 있다.
반도체 칩들(110a, 110b, 130a, 130b)의 표면 상에서 열 전달 물질층(170)과 곡면형 히트 스프레더(150-4) 사이에 공기층이 형성되어 있지 않고, 반도체 칩들(110a, 110b, 130a, 130b) 상의 열 전달 물질층(170)의 두께는 전체적으로 동일하여 열 방출 효율을 향상시킬 수 있다.
도 15 및 도 16은 본 발명의 기술적 사상의 일 실시예에 반도체 패키지를 도시한 단면도들이다.
구체적으로, 도 15의 반도체 패키지(600)는 기판(102) 상에 적층 반도체칩(110S, 130S)이 탑재된 것을 제외하고는 도 1 내지 도 4의 반도체 패키지(100)와 거의 동일하다. 도 16의 반도체 패키지(700)는 기판(102) 상의 인터포저 칩(120) 상에 적층 반도체칩(110S, 130S)이 탑재된 것을 제외하고는 도 15의 반도체 패키지(600)와 거의 동일하다. 도 15 및 도 16에서, 도 1 내지 도 4와 동일한 참조번호는 동일한 부재를 나타낸다. 도 15 및 도 16에서, 도 1 내지 도 4에서 설명한 내용은 간단히 설명하거나 생략한다.
반도체 패키지(600)는 기판(102) 상에 위치하는 복수개, 예컨대 2개의 적층 반도체 칩들(110S, 130S), 적층 반도체 칩들(110S, 130S) 상에 위치하는 열 전달 물질층(170) 및 열 전달 물질층(170) 상에 위치하는 곡면형 히트 스프레더(150)를 포함할 수 있다.
반도체 패키지(700)는 기판(102) 상에 인터포저 칩(120)이 위치하고, 인터포저 칩(120) 상에 위치하는 복수개, 예컨대 2개의 적층 반도체 칩들(110S, 130S), 적층 반도체 칩들(110S, 130S) 상에 위치하는 열 전달 물질층(170) 및 열 전달 물질층(170) 상에 위치하는 곡면형 히트 스프레더(150)를 포함할 수 있다. 인퍼포저 칩(120)은 적층 반도체칩들(110S, 130S)과 기판(102) 간에 전기적 연결을 용이하게 하기 위하여 제공된다.
제1 적층 반도체 칩들(110S)은 두개의 서브 반도체칩들(110S1, 110S2)로 이루어질 수 있다. 두개의 서브 반도체 칩들(110S1, 110S2)은 앞서 설명한 제1 반도체 칩(110)과 동일한 칩일 수 있다. 제2 적층 반도체 칩들(130S)은 두개의 서브 반도체칩들(130S1, 130S2)로 이루어질 수 있다.
두개의 서브 반도체 칩들(130S1, 130S2)은 앞서 설명한 제2 반도체 칩(130)과 동일한 칩일 수 있다. 도 15에서는 제1 적층 반도체칩(110S)을 2개의 서브 반도체칩들(110S1, 110S2)로 구성하였지만, 앞서 설명한 바와 같이 하나의 단일 반도체 칩(110)으로 구성할 수도 있다.
열 전달 물질층(170)은 적층 반도체 칩들(110S, 130S) 상에서 전체적으로 접촉되어 있을 수 있다. 적층 반도체 칩들(110S, 130S)의 모서리 부분에서의 열 전달 물질층(170)의 접착 두께(TH1)는 적층 반도체 칩들(110S, 130S)사이 부분에서의 열 전달 물질층(170)의 접착 두께(TH2)와 동일할 수 있다. 열 전달 물질층(170)은 적층 반도체 칩들(110S, 130S) 상에서 균일한 두께로 곡면형 히트 스프레더(150)와 접착될 경우, 적층 반도체 칩들(110S, 130S)에서 발생하는 열을 용이하게 방출할 수 있다.
이상 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형, 치환 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다. 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 반도체 패키지, 102: 기판, 110, 130: 반도체 칩들, 170: 열 전달 물질층, 150: 곡면형 히트 스프레더, 190: 몰딩층, 150CR: 곡면 영역, PI1: 변곡점, SL1, SL2: 기울기, CP1, CP2: 굴곡면, COF: 접촉면, NCOF: 비접촉면, PF: 평탄면

Claims (10)

  1. 표면 및 배면을 갖는 기판;
    상기 기판의 표면 상에 수평 방향으로 서로 떨어져 위치하는 복수개의 반도체 칩들;
    상기 반도체 칩들 상에 위치하는 열 전달 물질층; 및
    상기 열 전달 물질층 상에 위치하고, 일면이 상기 반도체 칩들 사이의 근방 영역에 대응하여 변곡점을 갖는 곡면을 포함하는 곡면 영역으로 구성된 곡면형 히트 스프레더로 이루어지는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 기판은 상기 곡면형 히트 스프레더의 곡면 영역의 곡면에 대응하여 굴곡면을 가지는 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서, 상기 곡면형 히트 스프레더는 상기 반도체 칩들의 양단부에 대응하고 상기 곡면 영역과 접하여 단차 영역을 더 포함하는 것을 특징으로 하는 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서, 상기 곡면형 히트 스프레더는 복수개의 곡면 영역들을 포함하고, 상기 곡면 영역들에는 각각 상기 변곡점이 위치하는 것을 특징으로 하는 반도체 패키지.
  5. 기판;
    상기 기판 상에 수평적으로 서로 떨어져 위치하는 복수개의 반도체 칩들;
    상기 반도체 칩들 상에 위치하고 전체적으로 접촉되어 있는 열 전달 물질층; 및
    상기 열 전달 물질층 상에 전체적으로 접촉하고, 상기 열 전달 물질층의 상면과 접촉하는 접촉면이 상기 반도체 칩들 사이의 근방 영역에 대응하여 변곡점을 갖는 곡면을 포함하는 곡면 영역으로 구성된 곡면형 히트 스프레더로 이루어지는 것을 특징으로 하는 반도체 패키지.
  6. 제5항에 있어서, 상기 반도체 칩들의 상면 상에서 상기 열 전달 물질층과 상기 곡면형 히트 스프레더 사이에 공기층이 형성되어 있지 않고, 상기 반도체 칩들의 모서리 부분 및 상기 반도체 칩들 사이 부분의 상기 열 전달 물질층의 접착 두께는 서로 동일한 것을 특징으로 하는 반도체 패키지.
  7. 제5항에 있어서, 상기 곡면형 히트 스프레더의 상기 변곡점은 상기 접촉면의 기울기가 상기 기판의 표면에 대한 가상 수평 레벨에 대하여 음의 값에서 양의 값으로 변경되는 지점 또는 상기 접촉면의 기울기가 상기 기판의 표면에 대한 가상 수평 레벨에 대하여 양의 값에서 음의 값으로 변경되는 지점인 것을 특징으로 하는 반도체 패키지.
  8. 제5항에 있어서, 상기 곡면형 히트 스프레더는 상기 접촉면에 접하여 상기 열 전달 물질층과 접촉하지 않는 비접촉면을 더 포함하는 것을 특징으로 하는 특징으로 하는 반도체 패키지.
  9. 굴곡면을 가지는 기판;
    상기 굴곡면을 갖는 상기 기판 상에 수평적으로 서로 떨어져 위치하여 표면 높이가 서로 다른 복수개의 반도체 칩들;
    상기 반도체 칩들 상에 위치하고 전체적으로 접촉되어 있는 열 전달 물질층; 및
    상기 열 전달 물질층 상에 전체적으로 접촉하고, 상기 열 전달 물질층의 상면과 접촉하는 접촉면이 상기 반도체 칩들 사이의 근방 영역에 대응하여 변곡점을 갖는 곡면을 포함하는 곡면 영역으로 구성된 곡면형 히트 스프레더로 이루어지는 것을 특징으로 하는 반도체 패키지.
  10. 제9항에 있어서, 상기 반도체 칩들은 상기 반도체 칩들은 제1 반도체 칩 및 제2 반도체 칩을 포함하고, 상기 반도체 칩들은 단일 반도체칩 및 적층 반도체칩중 어느 하나의 칩이고, 상기 제1 반도체 칩의 크기는 상기 제2 반도체 칩의 크기와 다른 것을 특징으로 하는 반도체 패키지.
KR1020170097816A 2017-08-01 2017-08-01 열 방출 효율을 향상시킬 수 있는 반도체 패키지 KR20190013341A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170097816A KR20190013341A (ko) 2017-08-01 2017-08-01 열 방출 효율을 향상시킬 수 있는 반도체 패키지
US15/870,902 US20190043777A1 (en) 2017-08-01 2018-01-13 Semiconductor package for increasing heat radiation efficiency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170097816A KR20190013341A (ko) 2017-08-01 2017-08-01 열 방출 효율을 향상시킬 수 있는 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20190013341A true KR20190013341A (ko) 2019-02-11

Family

ID=65229907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170097816A KR20190013341A (ko) 2017-08-01 2017-08-01 열 방출 효율을 향상시킬 수 있는 반도체 패키지

Country Status (2)

Country Link
US (1) US20190043777A1 (ko)
KR (1) KR20190013341A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113421867A (zh) * 2021-06-22 2021-09-21 上海壁仞智能科技有限公司 散热器及其封装方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11495514B2 (en) * 2019-12-11 2022-11-08 Intel Corporation Bathtub integrated heat spreader with multiple thermal-interface material for integrated-circuit packages
US20220102288A1 (en) * 2020-09-25 2022-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US20220301970A1 (en) * 2021-03-19 2022-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing semiconductor package

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630096A (en) * 1984-05-30 1986-12-16 Motorola, Inc. High density IC module assembly
DE4326207A1 (de) * 1992-10-06 1994-04-07 Hewlett Packard Co Mechanisch schwimmendes Mehr-Chip-Substrat
US20080157345A1 (en) * 2006-12-29 2008-07-03 Daoqiang Lu Curved heat spreader design for electronic assemblies
US8537553B2 (en) * 2011-02-14 2013-09-17 Futurewei Technologies, Inc. Devices having anisotropic conductivity heatsinks, and methods of making thereof
US10529645B2 (en) * 2017-06-08 2020-01-07 Xilinx, Inc. Methods and apparatus for thermal interface material (TIM) bond line thickness (BLT) reduction and TIM adhesion enhancement for efficient thermal management

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113421867A (zh) * 2021-06-22 2021-09-21 上海壁仞智能科技有限公司 散热器及其封装方法

Also Published As

Publication number Publication date
US20190043777A1 (en) 2019-02-07

Similar Documents

Publication Publication Date Title
US10566320B2 (en) Method for fabricating electronic package
KR20190013341A (ko) 열 방출 효율을 향상시킬 수 있는 반도체 패키지
US9793251B2 (en) Semiconductor package and manufacturing method thereof
KR20140130920A (ko) 패키지 온 패키지 장치 및 이의 제조 방법
US20100084761A1 (en) Semiconductor device and fabrication method of the same
CN104882422A (zh) 堆叠封装结构
US9892990B1 (en) Semiconductor package lid thermal interface material standoffs
JP2014512688A (ja) フリップチップ、フェイスアップおよびフェイスダウンセンターボンドメモリワイヤボンドアセンブリ
KR102517779B1 (ko) 리드 프레임 및 이를 포함하는 반도체 패키지, 반도체 패키지의 제조 방법
CN106133902B (zh) 半导体封装中具有焊球连接的正面朝上基板集成
TWI655737B (zh) 包含複數個堆疊晶片之半導體封裝
CN112310064A (zh) 半导体封装件及其制造方法
US11749631B2 (en) Electronic package including a hybrid thermal interface material and low temperature solder patterns to improve package warpage and reliability
US7649253B2 (en) Semiconductor device
KR20200144370A (ko) 히트 스프레더를 갖는 반도체 패키지
US11830786B2 (en) Semiconductor package and method for manufacturing the same
KR101450761B1 (ko) 반도체 패키지, 적층형 반도체 패키지 및 반도체 패키지의 제조방법
CN106548993B (zh) 一种晶圆封装结构
CN113496966A (zh) 电子封装件
CN106449561B (zh) 一种具有散热结构的晶圆封装
CN109863596B (zh) 集成电路封装结构及其制造方法
KR101459566B1 (ko) 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법
CN111863790A (zh) 一种半导体封装器件
US20200118992A1 (en) Semiconductor package
CN113496962A (zh) 芯片封装结构及其制造方法