KR102517779B1 - 리드 프레임 및 이를 포함하는 반도체 패키지, 반도체 패키지의 제조 방법 - Google Patents

리드 프레임 및 이를 포함하는 반도체 패키지, 반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR102517779B1
KR102517779B1 KR1020160018969A KR20160018969A KR102517779B1 KR 102517779 B1 KR102517779 B1 KR 102517779B1 KR 1020160018969 A KR1020160018969 A KR 1020160018969A KR 20160018969 A KR20160018969 A KR 20160018969A KR 102517779 B1 KR102517779 B1 KR 102517779B1
Authority
KR
South Korea
Prior art keywords
trench
bonding portion
central axis
lead frame
bonding
Prior art date
Application number
KR1020160018969A
Other languages
English (en)
Other versions
KR20170097341A (ko
Inventor
최승환
송호영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160018969A priority Critical patent/KR102517779B1/ko
Priority to US15/400,217 priority patent/US9799813B2/en
Publication of KR20170097341A publication Critical patent/KR20170097341A/ko
Application granted granted Critical
Publication of KR102517779B1 publication Critical patent/KR102517779B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

리드 프레임 및 이를 포함하는 반도체 패키지, 반도체 패키지의 제조 방법이 제공된다. 리드 프레임은 반도체 칩이 본딩되는 본딩부, 상기 본딩부 내에, 상기 본딩부를 양분하는 제1 중심축을 따라 연장되어 형성되는 제1 트렌치 및 상기 본딩부 내에, 상기 본딩부를 양분하는 제2 중심축을 따라 연장되어 형성되는 제2 트렌치를 포함하되, 상기 제1 중심축과 상기 제2 중심축은 수직으로 교차한다.

Description

리드 프레임 및 이를 포함하는 반도체 패키지, 반도체 패키지의 제조 방법 {A lead frame and a semiconductor package including the same, method for manufacturing the semiconductor package}
본 발명은 리드 프레임 및 이를 포함하는 반도체 패키지와, 반도체 패키지의 제조 방법에 관한 것이며, 더욱 구체적으로는 반도체 칩이 본딩되는 본딩부에 트렌치를 포함하는 리드 프레임 및 이를 포함하는 반도체 패키지와 이의 제조 방법에 관한 것이다.
반도체 패키지의 칩과 기판을 연결하는 방법은 와이어 본딩(wire-bonding)기술을 사용하였으나, 반도체 패키지 공정에서 입출력 패드의 증가 등으로 인하여 와이어의 집적도가 증가하게 되었다.
와이어의 집적도가 늘어남에 따라 반도체 패키지 공정이 어려워지므로, 이를 극복하기 위해 플립칩 본딩(flipchip bonding) 방식이 개발되었다. 플립칩 본딩 방식은 칩 전면에 솔더 범프(Solder Bump)를 형성하여 기판과 직접적으로 연결하는 기술이다.
솔더 범프를 이용한 플립칩 본딩에 있어, 본딩 후 리플로우(reflow) 공정에서, 녹은 솔더가 한쪽 방향으로 치우쳐 반도체 칩이 기울어지는(tilting) 현상이 발생할 수 있고, 이는 반도체 칩의 신뢰성을 저하시키는 요인이 될 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 리드 프레임 내에 트렌치를 형성하여, 솔더의 이동 및 이로 인한 칩의 기울어짐을 방지할 수 있는 리드 프레임을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 리드 프레임 내에 트렌치를 형성하여, 솔더의 이동 및 이로 인한 칩의 기울어짐을 방지할 수 있는 리드 프레임을 포함하는 반도체 패키지를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 리드 프레임은 반도체 칩이 본딩되는 본딩부, 상기 본딩부 내에, 상기 본딩부를 양분하는 제1 중심축을 따라 연장되어 형성되는 제1 트렌치 및 상기 본딩부 내에, 상기 본딩부를 양분하는 제2 중심축을 따라 연장되어 형성되는 제2 트렌치를 포함하되, 상기 제1 중심축과 상기 제2 중심축은 수직으로 교차한다.
본 발명의 몇몇 실시예에서, 상기 제2 트렌치는 상기 제1 트렌치로부터 이격되어 배치될 수 있다.
본 발명의 몇몇 실시예에서, 상기 제2 트렌치는 상기 제1 트렌치의 양쪽으로 각각 이격되어 배치될 수 있다.
본 발명의 몇몇 실시예에서, 상기 제2 트렌치의 폭은 상기 제1 트렌치의 폭보다 작을 수 있다.
본 발명의 몇몇 실시예에서, 상기 본딩부 내에, 상기 본딩부의 외주 방향으로 상기 제2 트렌치와 이격되어 형성되는 제3 트렌치를 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 제3 트렌치는 상기 제1 트렌치와 평행하게 배치될 수 있다.
본 발명의 몇몇 실시예에서, 상기 제2 트렌치는 상기 제1 트렌치와 연결될 수 있다.
본 발명의 몇몇 실시예에서, 상기 제1 트렌치와 상기 제2 트렌치는 동일 레벨에서 제조될 수 있다.
본 발명의 몇몇 실시예에서, 상기 제2 트렌치는 상기 제1 트렌치와 동일한 깊이로 형성될 수 있다.
본 발명의 몇몇 실시예에서, 상기 제1 트렌치와 상기 제2 트렌치를 채우는 몰딩 물질을 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 제1 트렌치와 상기 제2 트렌치는 동일 레벨에서 형성될 수 있다.
본 발명의 몇몇 실시예에서, 상기 본딩부 주위를 둘러싸고, 소정의 기울기를 갖는 측벽을 포함하는 리플렉터를 더 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 패키지는 리드 프레임 및 상기 리드 프레임에 본딩된 반도체 칩을 포함하되, 상기 리드 프레임은, 반도체 칩이 본딩되는 본딩부, 상기 본딩부 내에, 상기 본딩부를 양분하는 제1 중심축을 따라 연장되어 형성되는 제1 트렌치 및 상기 본딩부 내에, 상기 본딩부를 양분하는 제2 중심축을 따라 연장되어 형성되는 제2 트렌치를 포함하고, 상기 제1 중심축과 상기 제2 중심축은 수직으로 교차한다.
본 발명의 몇몇 실시예에서, 상기 반도체 칩과 상기 리드 프레임을 전기적으로 연결하는 솔더 범프를 더 포함하되, 상기 솔더 범프는 상기 제2 트렌치 상에 비배치될 수 있다.
본 발명의 몇몇 실시예에서, 상기 솔더 범프의 내측면과, 상기 반도체 칩의 하면과, 상기 리드 프레임의 상면으로 정의되는 공간을 채우는 언더필 물질을 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 솔더 범프는 상기 제2 트렌치의 측벽과 비접촉할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법은, 본딩부를 포함하는 리드 프레임을 제공하고, 상기 본딩부 내에 제1 및 제2 트렌치를 형성하고, 상기 본딩부 상에 반도체 칩을 리플로우 공정을 통해 솔더링하는 것을 포함하되, 상기 제1 트렌치는 상기 본딩부를 양분하는 제1 중심축을 따라 연장되어 형성되고, 상기 제2 트렌치는 상기 제1 중심축과 수직으로 교차하는 상기 본딩부의 제2 중심축을 따라 연장된다.
본 발명의 몇몇 실시예에서, 상기 제1 트렌치를 형성하는 것은, 상기 리드 프레임을 프레스하여 상기 제1 트렌치를 형성하고, 상기 리드 프레임을 다시 프레스하여 상기 제2 트렌치를 형성하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 제1 트렌치를 몰딩 물질로 충전하는 것을 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 제2 트렌치와, 상기 반도체 칩과 상기 본딩부 사이의 공간을 언더필하는 것을 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 제2 트렌치는 상기 제1 트렌치와 연결되고, 상기 제1 트렌치와 상기 제2 트렌치를 형성하는 것은 상기 리드 프레임을 에칭 필름을 이용하여 에칭하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 제1 트렌치와 상기 제2 트렌치를 몰딩 물질로 충전하는 것을 더 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 리드 프레임의 상면도이다.
도 2a는 도 1에서 A-A'를 따라 절단한 단면도이다.
도 2b는 도 2에서 B-B'를 따라 절단한 단면도이다.
도 3은 도 3은 본 발명의 실시예와 다른 반도체 패키지의 단면도이다.
도 4는 도 1의 일부를 확대한 반도체 패키지의 확대도이다.
도 5는 본 발명의 다른 실시예에 따른 리드 프레임의 상면도이다.
도 6은 도 5의 A-A'를 따라 절단한 단면도이다.
도 7은 도 5의 B-B'를 따라 절단한 단면도이다.
도 8은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 도시한 순서도이다.
도 9는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 방법을 도시한 순서도이다.
도 10은 본 발명의 실시예에 따른 반도체 패키지를 포함하는 전자 시스템의 블록도이다.
도 11 내지 도 13은 본 발명의 몇몇 실시예들에 따른 반도체 패키지가 포함된 반도체 장치를 적용할 수 있는 예시적인 반도체 시스템들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 리드 프레임의 상면도이고, 도 2a는 도 1에서 A-A'를 따라 절단한 단면도이며, 도 2b는 도 1의 B-B'를 따라 절단한 단면도이다. 설명의 편의 상, 도 1에서 반도체 칩 및 솔더 범프의 도시는 생략되었다.
도 1 내지 도 2b를 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지(1)는 리드 프레임(10)과 반도체 칩(100)을 포함할 수 있다.
리드 프레임(10)은 본딩부(15), 제1 트렌치(50), 제2 트렌치(60), 제3 트렌치(90), 제4 트렌치(91), 리플렉터(40) 및 전극(25)을 포함할 수 있다.
본딩부(15)는 반도체 칩(100)을 배치하기 위한 기판으로 기능할 수 있다. 즉, 본딩부(15) 상에 배치된 솔더 범프(83, 84, 85)들을 통하여 반도체 칩(100)과 리드 프레임(10)이 전기적으로 연결될 수 있다.
본딩부(15)는 전기 전도성이 좋은 금속을 포함할 수 있다. 구체적으로, 본딩부(15)는 금(Au), 은(Ag), 구리(Cu) 등의 금속을 포함할 수 있으나 본 발명이 이에 제한되는 것은 아니며, 상기 금속들 중 하나 이상의 금속들을 다른 금속과 합금시킨 것을 포함할 수도 있다.
본딩부(15) 내에는 제1 내지 제4 트렌치(50, 60, 90, 91)가 형성될 수 있다.
제1 트렌치(50)는, 본딩부(15) 내에, 본딩부(15)를 양분하는 제1 중심축(I)을 따라 형성될 수 있다. 제1 트렌치(50)는 제1 중심축(I)으로부터 제1 중심축(I)의 양측으로 확장된 형상일 수 있다.
제1 트렌치(50)는 본딩부(15)의 상면으로부터 제1 깊이(D1_1) 만큼 내려간 제1 부분(150)과, 제1 부분(150)의 하부로부터 제2 깊이(D1_2) 만큼 내려간 제2 부분(151)을 포함할 수 있다. 제2 부분(151)의 폭은 제1 부분(150)의 폭보다 넓을 수 있다.
제1 트렌치(50)의 내부에 몰딩 물질(45)이 채워질 수 있다. 제1 트렌치(50)를 채우는 몰딩 물질(45)은 본딩부(15)의 상면을 구성하는 금속 물질과 다른 물질을 포함할 수 있다. 몰딩 물질(45)은 예를 들어, 절연 물질을 포함할 수 있고, 구체적으로, EMC(Epoxy Molding Compound), PCT(Polycyclohexylenedimethylene Terephthalate), PPA(Polyphtalamide) 등을 포함할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
제1 트렌치(50)가 몰딩 물질(45)로 채워짐에 따라 반도체 칩(100)의 제2 전극(82)과 제3 전극(86)이 전기적으로 절연될 수 있다.
제1 트렌치(50)에 채워진 몰딩 물질(45)은, 리플렉터(40)에 포함되는 몰딩 물질과 동일할 수 있다. 또한, 제1 트렌치(50)에 몰딩 물질(45)이 채워지는 것은, 리플렉터(40)가 형성되도록 몰딩 물질이 채워지는 것과 동일한 공정에서 수행될 수 있으나 본 발명이 이에 제한되는 것은 아니다.
제2 트렌치(60)는, 본딩부(15) 내에, 본딩부(15)를 양분하는 제2 중심축(II)을 따라 형성될 수 있다. 제2 중심축(II)은 제1 중심축(I)과 수직으로 교차할 수 있다.
본 발명의 일 실시예에 따른 반도체 패키지에서, 제2 트렌치(60)는 제1 트렌치(50)와 이격되어 형성될 수 있다. 즉, 제2 트렌치(60)는 제1 트렌치(50)의 양 쪽으로, 소정 간격을 두고 제2 중심축(II)을 따라 연장되도록 배치될 수 있다. 제1 트렌치(50)의 양쪽으로 각각 배치된 두 개의 제2 트렌치(60)는 제1 트렌치(50)와 동일한 간격으로 이격될 수 있다.
도 2a에 도시된 것과 같이, 제2 트렌치(60)의 측벽은 v자 형태를 가질 수 있으나 본 발명이 이에 제한되는 것은 아니다. 즉, 제2 트렌치(60)는 제1 솔더 범프(83)와 제2 솔더 범프(84)가 배치된 리드 프레임(15)의 상면을 이격시킬 수 있는 형상이면 충분하다.
제2 트렌치(60)의 폭(W2)은 제1 트렌치(50)의 폭(W1)보다 작을 수 있다. 제2 트렌치(60)의 폭(W2)는 예를 들어 약 40 μm일 수 있다. 또한, 제2 트렌치(60)의 깊이(D2)는 제1 트렌치(50)의 깊이(D1_1+D1_2)보다 작을 수 있다.
이로 인해, 본 발명의 일 실시예에 따른 반도체 패키지(1)의 제1 트렌치(50)와 제2 트렌치(60)는 다른 공정 상에서 형성될 수 있다. 예를 들어, 제1 트렌치(50)와 제2 트렌치(60)를 형성하는 것은, 제1 트렌치(50)의 형상을 갖는 금형을 이용하여 본딩부(15) 내에 제1 트렌치(50)를 형성하고, 제2 트렌치(60)의 형상을 갖는 금형을 이용하여 본딩부(15) 내에 제2 트렌치(60)를 형성하는 것일 수 있다. 서로 다른 깊이를 갖는 제1 트렌치(50)와 제2 트렌치(60)를 형성하기 위하여, 제1 트렌치(50)와 제2 트렌치(60)는 순차적으로 형성될 수 있다.
제2 트렌치(60)는 솔더 범프(84, 85)들이 리플로우 과정에서 용융되었을 때 본딩부(15)의 상면을 따라 흐르지 않도록 하는 역할을 할 수 있다. 자세한 설명은 하기 도 4와 관련하여 기술한다.
제3 트렌치(90)는 본딩부(15) 내에 형성될 수 있다. 제3 트렌치(90)는 제1 트렌치(50)와 평행하게 배치될 수 있다. 즉, 제3 트렌치(90)는 제2 트렌치(60)가 연장된 방향인 제2 중심축(II) 방향과 수직인 방향으로 연장될 수 있다. 또한, 제3 트렌치(90)는 제1 트렌치(50)가 연장된 방향인 제1 중심축(I) 방향과 동일한 방향으로 연장될 수 있다.
제3 트렌치(90)는 제2 트렌치(60)로부터 본딩부(15)의 외주 방향을 향해 제2 트렌치(60)와 이격되어 형성될 수 있다.
제3 트렌치(90)는 제2 트렌치(60)와 실질적으로 동일한 폭과 깊이를 가질 수 있다. 즉, 제3 트렌치(90)의 폭은 W2이고, 깊이는 D2일 수 있다.
제3 트렌치(90)는 제2 트렌치(60)와 유사한 역할을 할 수 있다. 즉, 솔더 범프(84, 85)들이 리플로우 과정에서 용융되었을 때 본딩부(15)의 외주면을 향해 흐르지 않도록 하는 역할을 할 수 있다.
제3 트렌치(90)는 제2 트렌치(60)와 동일한 제조 공정에서 형성될 수 있다. 예를 들어, 본 발명의 일 실시예에서 제2 트렌치(60)의 형상을 갖는 금형을 이용하여 본딩부(15) 내에 제2 트렌치(60)를 형성한다고 가정하자. 이때, 제2 트렌치(60)의 형상을 갖는 금형은 동시에 제3 트렌치(90)를 형성하기 위한 형상을 가질 수도 있다. 따라서 본딩부(15)를 프레스하여, 제2 트렌치(60)와 제3 트렌치(90)가 동시에 형성될 수 있다.
도 2b에서 제3 트렌치(90)는 반도체 칩(100)과 오버랩되지 않는 것으로 도시되었으나, 본 발명이 이에 제한되는 것은 아니다. 즉, 제3 트렌치(90)의 전부 또는 일부가 반도체 칩(100)과 오버랩될 수도 있다.
도 2a에 도시된 것과 같이, 제3 트렌치(90)의 측벽은 v자 형태를 가질 수 있으나 본 발명이 이에 제한되는 것은 아니다. 즉, 제3 트렌치(90)는 제2 솔더 범프(84)가 리플로우 과정에서 용융되었을 때 본딩부(15)의 외주면을 향해 흐르지 않도록 할 수 있는 형상이면 충분하다.
제4 트렌치(91)는 본딩부(15) 내에 형성될 수 있다. 제4 트렌치(91)는 제2 트렌치(60)과 평행하게 배치될 수 있다. 도 2a에서 제4 트렌치(91)의 일부는 반도체 칩(100)과 오버랩되는 것으로 도시되었으나, 본 발명이 이에 제한되는 것은 아니다. 즉 제4 트렌치(91)는 반도체 칩(100)과 전혀 오버랩되지 않을 수도 있고, 또는 제4 트렌치(91)의 전부가 반도체 칩(100)과 오버랩될 수도 있다.
제4 트렌치(91)는 제3 트렌치(90)와 유사한 역할을 할 수 있다. 즉, 솔더 범프(84, 85)들이 리플로우 과정에서 용융되었을 때 본딩부(15)의 외주면을 향해 흐르지 않도록 하는 역할을 할 수 있다.
도 2a에서 도시된 것과 같이, 제4 트렌치(91) 도한 제2 트렌치(60)와 실질적으로 동일한 폭과 넓이를 가질 수 있다. 제3 트렌치(90)과 마찬가지로, 제4 트렌치(91) 또한 제2 트렌치(60)와 동일한 제조 공정에서 형성될 수 있다.
따라서, 제3 트렌치(90)는 제4 트렌치(91)와 실질적으로 동일한 폭과 넓이를 가질 수 있다.
제3 트렌치(90)와 제4 트렌치(91)는 반도체 칩(100)의 주위를 둘러싸도록 배치될 수 있다.
리플렉터(40)는 본딩부(15)의 주위를 둘러쌀 수 있다. 리플렉터(40)는 소정의 기울기를 갖는 측벽(30)을 포함할 수 있다. 반도체 칩(100)이 발광 다이오드 칩인 경우, 리플렉터(40)는 반도체 칩(100)으로부터 조사된 광을 반사시켜 광이 반도체 패키지(1)의 상면 방향으로 조사될 수 있도록 할 수 있다.
리플렉터(40)의 측벽(30)에 의하여 본딩부(15)와 반도체 칩(100)을 둘러싸는 캐비티(20)가 형성될 수 있다. 즉, 리플렉터(40)의 측벽(30)은 반도체 칩(100)과 캐비티(20)를 둘러싸는 형상일 수 있다.
캐비티(20) 내부에는 봉지재가 충전될 수 있다. 캐비티(20) 내부에 충전된 봉지재는 반도체 칩(100)을 보호하고 반도체 칩(100)으로부터 조사된 광을 투과시켜 반도체 패키지(1) 외부로 광을 방출할 수 있도록 할 수 있다. 본 발명의 일 실시예에서, 봉지재는 예를 들어 실리콘 또는 내열 에폭시일 수 있다.
반도체 칩(100)은 전극들(81, 82, 86)을 포함하고, 솔더 범프(83, 84, 85)를 통해 본딩부(15) 및 리드 프레임(10)과 전기적으로 연결될 수 있다. 본 발명의 몇몇 실시예에서, 반도체 칩(100)은 발광 다이오드일 수 있다. 반도체 칩(100)이 발광 다이오드인 경우, 플립칩 본딩으로 배치된 반도체 칩으로부터 반도체 패키지(1)의 상면을 향해 광이 조사될 수 있다.
반도체 칩(100)의 제1 전극(81)과 제2 전극(82)은 동일한 극성을 가질 수 있다. 예를 들어, 제1 전극(81)과 제2 전극(82)은 양의 전압을 공급하는 전극일 수 있다.
반면에, 제2 전극(82)과 제3 전극(86)은 서로 다른 극성을 가질 수 있다. 따라서, 예를 들어 제2 전극(82)이 양의 전압을 공급하는 전극인 경우, 제3 전극(86)은 이와 반대로 음의 전압을 공급하는 전극일 수 있다.
반도체 칩(100)은 플립칩 본딩(flipchip bonding) 방식으로 리드 프레임(10)과 전기적으로 연결될 수 있다. 즉, 반도체 칩(100)은 별도의 와이어 본딩 없이, 솔더 범프(83, 84, 85)를 이용하여 리드 프레임(10)과 직접 전기적으로 연결될 수 있다.
솔더 범프(83, 84, 85)는 제1 및 제2 트렌치(50, 60)의 상면 상에 비배치될 수 있다. 또한 솔더 범프(83, 84, 85)는 제1 및 제2 트렌치(50, 60)의 측벽과 비접촉하도록 배치될 수 있다.
전극(25)은 본딩부(15)와 전기적으로 연결되어, 반도체 칩(100)에 전력을 공급하거나 신호를 공급할 수 있다. 또한 전극(25)은 본 발명의 몇몇 실시예에 따른 반도체 패키지를 PCB 등의 기판(미도시)에 장착하는 경우 PCB와 반도체 패키지를 연결하는 단자로서 기능할 수 있다.
솔더 범프들(83, 84, 85) 사이로 언더필 물질이 충전될 수 있다. 즉, 반도체 칩(100)의 하면과, 솔더 범프들(83, 84, 85)의 내측면과, 본딩부(15)의 상면으로 정의되는 공간(70) 내부로 언더필 물질이 충전될 수 있다. 언더필 물질은 예를 들어 에폭시 수지 등을 포함할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
언더필 물질은 솔더 범프(83, 84, 85)를 지지할 수 있다. 즉, 솔더 범프(83, 84, 85)에 의하여 반도체 칩(100)과 본딩부(15)가 전기적으로 연결됨과 동시에 반도체 칩(100)이 지지되므로, 언더필 물질은 솔더 범프(83, 84, 85)에 의한 반도체 칩(100)의 지지를 더욱 견고하게 할 수 있다.
나아가 언더필 물질은 각각의 솔더 범프들(83, 84, 85)을 감싸 각각의 솔더 범프들(83, 84, 85)을 절연시킬 수 있다. 즉, 절연 물질을 포함하는 언더필 물질은 각각의 솔더 범프들(83, 84, 85) 간의 단락을 방지할 수 있다.
공간(70) 내부에 충전되는 언더필 물질에 의하여, 제2 트렌치(60), 제3 트렌치(90) 및 제4 트렌치(91)의 내부 또한 충전될 수 있다.
도 3은 본 발명의 실시예와 다른 반도체 패키지의 단면도이고, 도 4는 도 1의 일부를 확대한 반도체 패키지의 확대도이다.
먼저 도 3을 참조하면, 본 발명의 실시예와 다른 반도체 패키지는 본딩부(15) 내부에 제2 트렌치(도 2a의 60)를 포함하지 않는다.
플립칩 본딩 방식으로 반도체 칩(100)을 본딩부(15)와 연결시키는 경우, 솔더 범프를 본딩부(15) 상에 도포한 후, 그 위에 반도체 칩(100)을 배치시킨다. 그 후 리플로우 방식으로 솔더 범프를 용융시켜 반도체 칩(100)을 본딩부(15)와 연결시킨다. 이 때, 리플로우 과정에서 용융된 솔더는 일정 온도로 냉각되기 전까지 유체의 성질을 가지므로 본딩부(15)의 상면 상을 흐를 수 있다.
솔더가 본딩부(15)의 상면 상을 흐름에 따라 솔더 상에 배치된 반도체 칩(100)의 위치도 변경될 수 있으며, 본딩부(15) 위에 솔더가 불균일하게 배치된 경우 반도체 칩(100)이 본딩부(15) 상에서 기울어질 수 있다.
반도체 칩(100)의 기울어짐이 일정 각도를 넘어선 경우, 반도체 칩(100)의 일부(102)가 본딩부(15)의 상면과 접촉하여 스트레스를 받게 된다. 반도체 칩(100)에 가해지는 스트레스가 누적되어 반도체 칩(100)의 일부(102) 내의 절연층에 크랙이 발생할 수도 있다. 따라서 반도체 칩(100)의 동작 신뢰성이 저하될 수 있다.
도 4에서, 본 발명의 일 실시예에 따른 반도체 패키지의 일부가 도시되었다.
제1 솔더 범프(83)와 제2 솔더 범프(84) 사이에, 제2 트렌치(60)가 배치된다. 제2 트렌치(60)의 측벽은 본딩부(15)의 상면(64)와 소정 각도를 이루고 있다. 따라서 제1 또는 제2 솔더 범프(83, 84)가 리플로우 공정 중에 용융되는 경우에, 제1 또는 제2 솔더 범프(83, 84) 자체의 표면 장력에 의하여 제2 트렌치(60)를 넘는 것을 방지할 수 있다.
따라서 제1 또는 제2 솔더 범프(83, 84)는 제2 트렌치(60)의 상면 상에 비배치될 수 있다. 그와 동시에, 제1 또는 제2 솔더 범프(83, 84)는 제2 트렌치(60)의 측벽(63)과 접촉하지 않을 수 있다.
제1 도는 제2 솔더 범프(83, 84)가 제2 트렌치(60)의 존재로 인하여 서로 분리됨으로써, 반도체 칩(100)이 이동하거나 기울어지는 현상을 방지할 수 있다.
또한, 제2 트렌치(60)는 반도체 칩(100)의 기울어짐으로 인한 반도체 칩(100)과 본딩부(15)의 접촉에 의해 발생되는 반도체 칩(100)의 메커니컬 스트레스(mechanical stress)를 방지할 수 있도록 한다.
도 5은 본 발명의 다른 실시예에 따른 반도체 패키지의 상면도이고, 도 6은 도 5의 A-A'를 따라 절단한 단면도이며, 도 7은 도 5의 B-B'를 따라 절단한 단면도이다. 이하 앞서의 실시예와 동일한 부분은 생략하고, 다른 부분을 중심으로 설명한다.
도 5 내지 도 7을 참조하면, 반도체 패키지(2)에 포함된 제2 트렌치(160)의 형상이 앞서의 실시예와 다를 수 있다.
제2 트렌치(160)는 제1 트렌치(50)과 연결되도록 형성될 수 있다. 제2 트렌치(160)는 제2 중심축(II)을 따라 제1 트렌치(50)의 양옆으로 연장되도록 형성될 수 있다.
제2 트렌치(160)는 제1 트렌치(50)와 동일한 깊이로 형성될 수 있다. 제2 트렌치(160)는 제1 트렌치(50)와 동일 레벨에서 형성될 수 있다. 여기서 "동일 레벨"이라 함은 동일한 제조 공정에 의해 형성되는 것을 의미한다.
본 발명의 다른 실시예에 따른 반도체 패키지(2)에서, 제1 트렌치(50)와 제2 트렌치(160)는 리드 프레임(10)을 에칭하여 형성될 수 있다.
제1 트렌치(50)를 에칭하는 것은 본딩부(15)의 상면과 후면을 별도로 에칭하는 것일 수 있다. 즉, 폭이 다른 제1 부분(150)과 제2 부분(151)을 에칭하여 형성하기 위하여, 본딩부(15)의 상면과 후면을 각각 에칭하여 형성할 수도 있다.
마찬가지로, 제2 트렌치(50)는 본딩부(15)의 상면과 후면을 각각 에칭하여 형성될 수 있다.
제1 트렌치(50)의 제1 부분(150)의 깊이(D1_1)와, 제2 부분(151)의 깊이(D1_2)를 합한 깊이(D1_1+D1_2)를 가질 수 있다. 제2 트렌치(160)는 제1 부분(161)의 깊이(D2_1)와, 제2 부분(162)의 깊이(D2_2)를 합한 깊이(D2_1+D2_2)를 가질 수 있다. 여기서 제1 트렌치(50)와 제2 트렌치(160)는 동일한 깊이를 가질 수 있다. 즉, D1_1+D1_2와 D2_1+D2_2는 동일할 수 있다.
또한 제1 트렌치(50)의 제1 부분(150)의 깊이(D1_1)와 제2 트렌치(160)의 제2 부분(161)의 깊이(D2_1)는 서로 동일할 수 있고, 제1 트렌치(50)의 제2 부분(151)의 깊이(D1_2)와 제2 트렌치(160)의 제2 부분(162)의 깊이(D2_2)는 서로 동일할 수 있다.
제1 트렌치(50)의 내부에는 몰딩 물질이 채워질 수 있다. 마찬가지로, 제2 트렌치(160)의 내부에 몰딩 물질이 채워질 수 있다. 제1 트렌치(50)와 제2 트렌치(160)를 형성하는 공정이 동일 레벨에서 수행될 수 있는 것과 마찬가지로, 제1 트렌치(50)와 제2 트렌치(160)를 몰딩 물질로 채우는 공정 또한 동일 레벨에서 수행될 수 있다.
제1 트렌치(50)와 제2 트렌치(160)를 채우는 몰딩 물질은 리플렉터(40)를 채우는 물질과 동일한 물질일 수 있다. 이러한 몰딩 물질은 예를 들어 PCT, EMC, PPA 등을 포함할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
제2 트렌치(160)가 몰딩 물질로 채워짐으로써, 제2 트렌치(160)의 상면은 본딩부(15)의 상면과는 다른 물질로 노출될 수 있다.
제2 트렌치(160)의 형상은 앞서 실시예에서의 제2 트렌치(도 1의 60)와는 다르나, 수행하는 기능은 동일할 수 있다. 즉, 제2 트렌치(160)는 솔더 범프(83, 84)들이 리플로우 과정에서 용융되었을 때 본딩부(15)의 상면을 따라 흐르지 않도록 하는 역할을 할 수 있다.
앞서의 실시예에서, 제2 트렌치의 측벽(도4의 63)이 본딩부(15)의 상면과 이루는 각도로 인하여 용융된 솔더 범프(83, 84)들이 흐르는 것을 방지하였다.
반면, 본 실시예는 본딩부(15)의 상면과 다른 물질을 포함하는 제2 트렌치(160)의 상면으로 인해 솔더 범프(83, 84)들이 본딩부(15)의 상면을 따라 흐르는 것이 방지될 수 있다.
즉, 금(Ag), 은(Au) 및 구리(Cu) 또는 이들과 다른 금속들 간의 합금을 포함하는 본딩부(15)와는 달리, 제2 트렌치(160)는 PCT, PPA, EMC와 같은 물질에 의해 충전된다. 리플로우 과정에서 솔더 범프(83, 84)들이 흐르기 시작한 경우에, 제2 트렌치(160)의 경계면에서 본딩부(15)와 제2 트렌치(160)를 채우는 몰딩 물질과의 차이에 의하여 솔더 범프(83,84)가 제2 트렌치(160) 쪽으로 흐르지 않을 수 있다.
따라서 솔더 범프(83, 84)들은 제2 트렌치(160)의 상면 상에 비배치될 수 있다. 따라서 제2 트렌치(160)는 반도체 칩(100)의 기울어짐으로 인한 반도체 칩(100)의 동작 신뢰성 저하를 방지할 수 있다.
도 8은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 도시한 순서도이다.
도 1 내지 도 2b 및 도 8을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지는 리드 프레임을 제공하고(S01), 리드 프레임을 프레스하여 리드 프레임의 본딩부 내에 제1 트렌치를 형성하고(S02), 리드 프레임을 프레스하여 리드 프레임의 본딩부 내에 제2 트렌치를 형성하고(S03), 제1 트렌치 내에 몰딩 물질을 충전하고(S04), 리드 프레임의 본딩부 상에 반도체 칩을 배치하고, 리플로우 공정을 통해 솔더링하고(S05), 캐비티 내에 언더필 물질 및 봉지재를 충전하고(S06), 싱귤레이션 공정을 통해 개별 소자로 분리한다(S07).
리드 프레임(10)의 본딩부(15) 내에 제1 트렌치(50)와 제2 트렌치(60)을 형성하는 것(S02, S03)은 각각 다른 공정에 의한 것일 수 있다. 즉, 앞서 설명한 것과 같이 제1 트렌치(50)와 제2 트렌치(60)의 폭이 다르기 때문에, 별도의 프레스 공정을 통해 제1 트렌치(50)와 제2 트렌치(60)가 형성될 수 있다. 도시되지는 않았지만, 제3 트렌치(90) 및 제4 트렌치(91)가, 제2 트렌치(60)와 동시에 또는 제2 트렌치(60)를 형성한 후에 프레스 공정을 통해 형성될 수 있다.
도 9는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 방법을 도시한 순서도이다. 이하 앞서의 실시예의 제조 방법과 동일한 부분은 생략하고 차이점을 위주로 설명한다.
도 9를 참조하면, 본 발명의 다른 실시예에 다른 반도체 패키지는 에칭 필름을 이용하여 리드 프레임의 본딩부 내에 제1 및 제2 트렌치를 에칭하여 형성하고(S02), 제1 및 제2 트렌치 내에 몰딩 물질을 충전한다(S03).
앞서 설명한 것과 같이, 본딩부(15) 내에 제1 트렌치(60)와 제2 트렌치(160)을 형성하는 것(S02)은, 동일 레벨에서 수행되는 것일 수 있다.
여기서, 제1 트렌치(50)의 제1 부분(150)과 제2 트렌치(160)의 제1 부분(161)이 본딩부(15)의 상면 상에서 동시에 에칭될 수 있고, 제1 트렌치(50)이 제2 부분(151)과 제2 트렌치(160)의 제2 부분(162)이 본딩부(15)의 하면 상에서 동시에 에칭될 수 있다.
그 후, 제1 트렌치(50)와 제2 트렌치(160)가 동일한 몰딩 물질로 충전된다(S03).
도 10은 본 발명의 실시예에 따른 반도체 패키지를 포함하는 전자 시스템의 블록도이다.
도 11을 참조하면, 본 발명의 실시예에 따른 전자 시스템(1100)은 컨트롤러(1110), 입출력 장치(1120, I/O), 기억 장치(1130, memory device), 인터페이스(1140) 및 버스(1150, bus)를 포함할 수 있다. 컨트롤러(1110), 입출력 장치(1120), 기억 장치(1130) 및/또는 인터페이스(1140)는 버스(1150)를 통하여 서로 결합될 수 있다. 버스(1150)는 데이터들이 이동되는 통로(path)에 해당한다.
컨트롤러(1110)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 입출력 장치(1120)는 키패드(keypad), 키보드 및 디스플레이 장치등을 포함할 수 있다. 기억 장치(1130)는 데이터 및/또는 명령어등을 저장할 수 있다. 인터페이스(1140)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 인터페이스(1140)는 유선 또는 무선 형태일 수 있다. 예컨대, 인터페이스(1140)는 안테나 또는 유무선 트랜시버등을 포함할 수 있다.
도시하지 않았지만, 전자 시스템(1100)은 컨트롤러(1110)의 동작을 향상시키기 위한 동작 메모리로서, 고속의 디램 및/또는 에스램 등을 더 포함할 수도 있다. 이 때 이러한 동작 메모리로서, 앞서 설명한 본 발명의 실시예에 따른 반도체 패키지를 포함하는 반도체 장치가 채용될 수 있다.
또한, 앞서 설명한 본 발명의 실시예에 따른 반도체 패키지를 포함하는 반도체 장치는, 기억 장치(1130) 내에 제공되거나, 컨트롤러(1110), 입출력 장치(1120, I/O) 등의 일부로 제공될 수 있다.
전자 시스템(1100)은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다.
도 11 내지 도 13은 본 발명의 몇몇 실시예들에 따른 반도체 패키지가 포함된 반도체 장치를 적용할 수 있는 예시적인 반도체 시스템들이다.
도 11은 태블릿 PC(1200)을 도시한 도면이고, 도 12는 노트북(1300)을 도시한 도면이며, 도 13은 스마트폰(1400)을 도시한 것이다. 본 발명의 실시예에 따른 반도체 패키지 중 적어도 하나는 이러한 태블릿 PC(1200), 노트북(1300), 스마트폰(1400) 등에 사용될 수 있다.
또한, 본 발명의 몇몇 실시예들에 따른 반도체 패키지는, 예시하지 않는 다른 집적 회로 장치에도 적용될 수 있음은 당업자에게 자명하다.
즉, 이상에서는 본 실시예에 따른 반도체 시스템의 예로, 태블릿 PC(1200), 노트북(1300), 및 스마트폰(1400)만을 들었으나, 본 실시예에 따른 반도체 시스템의 예가 이에 제한되는 것은 아니다.
본 발명의 몇몇 실시예에서, 반도체 시스템은, 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 무선 전화기(wireless phone), 모바일 폰(mobile phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player) 등으로 구현될 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 리드 프레임 15: 본딩부
50: 제1 트렌치 60, 160: 제2 트렌치
90: 제3 트렌치 91: 제4 트렌치
81, 82, 86: 전극 83, 84, 85: 솔더 범프

Claims (10)

  1. 반도체 칩이 본딩되는 본딩부;
    상기 본딩부 내에, 상기 본딩부를 양분하는 제1 중심축을 따라 연장되어 형성되는 제1 트렌치; 및
    상기 본딩부 내에, 상기 본딩부를 양분하는 제2 중심축을 따라 연장되어 형성되고, 상기 제1 트렌치로부터 이격되는 제2 트렌치를 포함하되,
    상기 제1 중심축과 상기 제2 중심축은 수직으로 교차하는 리드 프레임.
  2. 삭제
  3. 제 1항에 있어서,
    상기 제2 트렌치는 상기 제1 트렌치의 양쪽으로 각각 이격되어 배치되는 리드 프레임.
  4. 제 1항에 있어서,
    상기 제2 트렌치의 폭은 상기 제1 트렌치의 폭보다 작은 리드 프레임.
  5. 제 1항에 있어서,
    상기 본딩부 내에, 상기 본딩부의 외주 방향으로 상기 제2 트렌치와 이격되어 형성되는 제3 트렌치를 더 포함하는 리드 프레임.
  6. 삭제
  7. 삭제
  8. 리드 프레임; 및
    상기 리드 프레임에 본딩된 반도체 칩을 포함하되,
    상기 리드 프레임은,
    반도체 칩이 본딩되는 본딩부;
    상기 본딩부 내에, 상기 본딩부를 양분하는 제1 중심축을 따라 연장되어 형성되는 제1 트렌치; 및
    상기 본딩부 내에, 상기 본딩부를 양분하는 제2 중심축을 따라 연장되어 형성되는 제2 트렌치를 포함하고, 상기 제1 중심축과 상기 제2 중심축은 수직으로 교차하고, 상기 제2 트렌치는 상기 제1 트렌치로부터 이격되는 반도체 패키지.
  9. 제 8항에 있어서,
    상기 반도체 칩과 상기 리드 프레임을 전기적으로 연결하는 솔더 범프를 더 포함하되,
    상기 솔더 범프는 상기 제2 트렌치 상에 비배치되는 반도체 패키지.
  10. 본딩부를 포함하는 리드 프레임을 제공하고,
    상기 본딩부 내에 제1 및 제2 트렌치를 형성하고,
    상기 본딩부 상에 반도체 칩을 리플로우 공정을 통해 솔더링하는 것을 포함하되,
    상기 제1 트렌치는 상기 본딩부를 양분하는 제1 중심축을 따라 연장되어 형성되고,
    상기 제2 트렌치는 상기 제1 중심축과 수직으로 교차하는 상기 본딩부의 제2 중심축을 따라 연장되고,
    상기 제2 트렌치는 상기 제1 트렌치로부터 이격되는 반도체 패키지의 제조 방법.
KR1020160018969A 2016-02-18 2016-02-18 리드 프레임 및 이를 포함하는 반도체 패키지, 반도체 패키지의 제조 방법 KR102517779B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160018969A KR102517779B1 (ko) 2016-02-18 2016-02-18 리드 프레임 및 이를 포함하는 반도체 패키지, 반도체 패키지의 제조 방법
US15/400,217 US9799813B2 (en) 2016-02-18 2017-01-06 Lead frame and semiconductor package including the lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160018969A KR102517779B1 (ko) 2016-02-18 2016-02-18 리드 프레임 및 이를 포함하는 반도체 패키지, 반도체 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170097341A KR20170097341A (ko) 2017-08-28
KR102517779B1 true KR102517779B1 (ko) 2023-04-03

Family

ID=59631221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160018969A KR102517779B1 (ko) 2016-02-18 2016-02-18 리드 프레임 및 이를 포함하는 반도체 패키지, 반도체 패키지의 제조 방법

Country Status (2)

Country Link
US (1) US9799813B2 (ko)
KR (1) KR102517779B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102379733B1 (ko) * 2017-09-15 2022-03-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
KR102392013B1 (ko) * 2017-09-15 2022-04-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
JP6652117B2 (ja) * 2017-11-29 2020-02-19 日亜化学工業株式会社 樹脂パッケージおよび発光装置
KR102413223B1 (ko) * 2017-12-19 2022-06-24 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
KR102473424B1 (ko) * 2018-01-03 2022-12-02 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
JP7348486B2 (ja) * 2019-07-25 2023-09-21 日亜化学工業株式会社 発光装置の製造方法及び発光装置、並びに、素子載置用配線基板及び素子載置用配線基板の製造方法
JP7011193B2 (ja) * 2020-01-15 2022-01-26 日亜化学工業株式会社 発光装置
KR20210156446A (ko) 2020-06-18 2021-12-27 삼성전자주식회사 반도체 패키지
DE102020120502A1 (de) * 2020-08-04 2022-02-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierendes bauelement, verfahren zur herstellung eines strahlungsemittierenden bauelements und modul mit einem strahlungsemittierenden bauelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032774A (ja) 2004-07-20 2006-02-02 Denso Corp 電子装置
JP2014140073A (ja) 2012-06-27 2014-07-31 Dainippon Printing Co Ltd リードフレームおよびその製造方法、樹脂付リードフレームおよびその製造方法、ならびにｌｅｄパッケージおよびその製造方法
JP2015073120A (ja) * 2009-09-29 2015-04-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677522B1 (en) 2002-09-26 2004-01-13 International Business Machines Corporation Package for electronic component
US20050087883A1 (en) 2003-10-22 2005-04-28 Advanpack Solutions Pte. Ltd. Flip chip package using no-flow underfill and method of fabrication
DE102005015109B4 (de) 2005-04-01 2007-06-21 Robert Bosch Gmbh Verfahren zum Montieren von Halbleiterchips auf einem Substrat und entsprechende Anordnung
US7399658B2 (en) 2005-10-21 2008-07-15 Stats Chippac Ltd. Pre-molded leadframe and method therefor
US7723830B2 (en) 2006-01-06 2010-05-25 International Rectifier Corporation Substrate and method for mounting silicon device
JP4524291B2 (ja) 2006-02-20 2010-08-11 協伸工業株式会社 平型アース端子およびその表面実装方法
JP5518500B2 (ja) 2010-01-20 2014-06-11 昭和電工株式会社 はんだ粉末付着装置および電子回路基板に対するはんだ粉末の付着方法
US9013033B2 (en) * 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8338963B2 (en) * 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8970028B2 (en) * 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
ITMI20111776A1 (it) 2011-09-30 2013-03-31 St Microelectronics Srl Sistema elettronico per saldatura a rifusione
US8940630B2 (en) * 2013-02-01 2015-01-27 Invensas Corporation Method of making wire bond vias and microelectronic package having wire bond vias
TWI606555B (zh) * 2015-05-15 2017-11-21 尼克森微電子股份有限公司 晶片封裝結構及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032774A (ja) 2004-07-20 2006-02-02 Denso Corp 電子装置
JP2015073120A (ja) * 2009-09-29 2015-04-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2014140073A (ja) 2012-06-27 2014-07-31 Dainippon Printing Co Ltd リードフレームおよびその製造方法、樹脂付リードフレームおよびその製造方法、ならびにｌｅｄパッケージおよびその製造方法

Also Published As

Publication number Publication date
US20170244012A1 (en) 2017-08-24
US9799813B2 (en) 2017-10-24
KR20170097341A (ko) 2017-08-28

Similar Documents

Publication Publication Date Title
KR102517779B1 (ko) 리드 프레임 및 이를 포함하는 반도체 패키지, 반도체 패키지의 제조 방법
US9620484B2 (en) Semiconductor package devices including interposer openings for heat transfer member
US10847435B2 (en) Semiconductor package structure and fabrication method thereof
US9245867B2 (en) Package-on-package electronic devices including sealing layers and related methods of forming the same
KR102076044B1 (ko) 반도체 패키지 장치
US7538421B2 (en) Flip-chip package structure with stiffener
US8026584B2 (en) Semiconductor package, module, system having solder ball coupled to chip pad and manufacturing method thereof
CN105428337B (zh) 半导体封装及其制造方法
US9793251B2 (en) Semiconductor package and manufacturing method thereof
KR102184989B1 (ko) 반도체 패키지 및 그 제조방법
TW201939685A (zh) 半導體封裝
US20080093733A1 (en) Chip package and manufacturing method thereof
KR20140130920A (ko) 패키지 온 패키지 장치 및 이의 제조 방법
KR20160056378A (ko) 반도체 패키지 및 그 제조방법
KR20100095268A (ko) 반도체 패키지 및 그 제조 방법
JP2013070034A (ja) マルチチップ半導体パッケージ及びその形成方法
KR20150021786A (ko) 반도체 패키지
US20240079288A1 (en) Semiconductor package structure and fabrication method thereof
US20240178187A1 (en) Chip package structure and packaging method thereof, and electronic device
KR20150053128A (ko) 반도체 패키지 및 이의 제조 방법
CN112908945A (zh) 一种封装组件、电子设备及封装方法
CN104681544A (zh) 多芯片qfn封装结构
CN114597185A (zh) 用于集成电路组件的贯穿衬底的底部填充形成
TWI708533B (zh) 半導體封裝件及其製法
US20240153886A1 (en) Semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant