JP2006032774A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2006032774A
JP2006032774A JP2004211596A JP2004211596A JP2006032774A JP 2006032774 A JP2006032774 A JP 2006032774A JP 2004211596 A JP2004211596 A JP 2004211596A JP 2004211596 A JP2004211596 A JP 2004211596A JP 2006032774 A JP2006032774 A JP 2006032774A
Authority
JP
Japan
Prior art keywords
lead frame
electronic component
electronic device
groove
conductive adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004211596A
Other languages
English (en)
Inventor
Sukenori Sanada
祐紀 眞田
Norihisa Imaizumi
典久 今泉
Takeshi Ishikawa
岳史 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004211596A priority Critical patent/JP2006032774A/ja
Publication of JP2006032774A publication Critical patent/JP2006032774A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 導電性接着剤を介してリードフレーム上に電子部品を搭載し、これらリードフレームおよび電子部品をモールド樹脂により封止してなる電子装置において、モールド樹脂の剥離を適切に防止する。
【解決手段】 導電性接着剤20を介して、リードフレーム10上に電子部品40を搭載し、これらリードフレーム10および電子部品40をモールド樹脂60により封止してなる電子装置において、リードフレーム10のうち電子部品40が配置される部位の外周には、凹部としての溝15が設けられており、この溝15は、電子部品40の高さLの2倍以内の距離に配置されている。
【選択図】 図2

Description

本発明は、導電性接着剤を介してリードフレーム上に電子部品を搭載し、これらリードフレームおよび電子部品をモールド樹脂により封止してなる電子装置に関する。
従来より、導電性接着剤を介して、リードフレーム上に電子部品を搭載し、これらリードフレームおよび電子部品をモールド樹脂により封止してなる電子装置が提案されている(たとえば、特許文献1参照)。
このものは、リードフレーム上の所望位置に、電子部品としてたとえばコンデンサなどの受動素子を、Agペーストなどの導電性接着剤を介して搭載し、その後、これらをエポキシ樹脂などのモールド樹脂により封止してなるものである。
特開2003−86756号公報
しかしながら、電子部品をリードフレーム上に搭載する際に、導電性接着剤のはみ出しやブリード(つまり、導電性接着剤中の溶剤が流出し飛散する現象)によってモールド樹脂の密着性が劣化し、モールド樹脂が剥離するといった問題がある。
従来では、半導体素子のまわりに溝(凹部)を設け、導電性接着剤のはみ出しやブリードを防止しているものが、一般にあるが、それだけでは、不十分であり、樹脂剥離の可能性は完全には回避できていなかった。
本発明は上記問題に鑑みてなされたものであり、導電性接着剤を介してリードフレーム上に電子部品を搭載し、これらリードフレームおよび電子部品をモールド樹脂により封止してなる電子装置において、モールド樹脂の剥離を適切に防止できるようにすることを目的とする。
上記目的を達成するため、鋭意検討を行った。
本発明者は、、導電性接着剤を介してリードフレーム上に電子部品を搭載し、これらリードフレームおよび電子部品をモールド樹脂により封止してなる電子装置において、まずは、導電性接着剤のはみ出しやブリードによってモールド樹脂の密着性が劣化するのを防止するために、リードフレームのうち電子部品の外周に、従来と同様に、凹部を設けた構成を検討した。なお、この凹部と同じ機能は凸部でも実現できると考えられる。
そして、このようにリードフレームに凹部または凸部を設けた構成において、モールド樹脂の剥離を極力抑制可能な構成を、検討した。この検討は、図2に示されるような推定メカニズムによって行った。
図2は、電子部品40とリードフレーム10との接合部近傍を示す概略断面図である。リードフレーム10上に導電性接着剤20を介して電子部品40が搭載され接合されている。
リードフレーム10のうち電子部品40が配置される部位の外周には、凹部15が設けられている。電子部品40の搭載時には、この凹部15によって導電性接着剤20のはみ出しやブリードが抑制される。
そして、これら電子部品40およびリードフレーム10を封止するモールド樹脂60は、高温で成形された後、冷却されて硬化するが、この冷却の際には、モールド樹脂60は縮む。
そのとき、熱膨張係数の違いによって電子部品40の端部に、モールド樹脂60が圧縮応力を加える。これは、電子部品40よりもモールド樹脂60の方が熱膨張係数が大きく、冷却によって大きく縮むためである。
このモールド樹脂60の圧縮応力が電子部品40の端部に加わる際に、電子部品40の反力によって、凹部15の側面、すなわち凹部15における電子部品40に対向する側面には、図2中の矢印に示されるような圧縮応力Fが加わる。モールド樹脂60の剥離は、この圧縮応力Fが大きいところにおいて発生しやすい。
そこで、この圧縮応力Fが大きいところに、凹部15を設け、その凹部15の側面に大きな圧縮応力Fを加えれば、モールド樹脂60の剥離の進行が、凹部15によって抑制される。
このような推定メカニズムに基づいて、凹部15の位置をどのあたりにすれば、モールド樹脂60の剥離を適切に抑制することができるか、FEM(有限要素法)による解析を行った。
FEMによって、電子部品40の端部からの凹部15の距離x(図2参照)と圧縮応力Fとの関係を解析した。ここで、図2に示されるように、電子部品40の高さをLとしている。この解析結果は、図3に示される。
図3に示されるように、圧縮応力Fは、電子部品40の端部からの凹部15の距離xが小さいほど、つまり、凹部15が電子部品40の端部に近いほど大きい。そして、当該距離xが2Lすなわち電子部品40の高さLの2倍を超えると、圧縮応力Fは小さくなり、やがて飽和していく。
そこで、圧縮応力Fが大きいところに、凹部15を設ければ、モールド樹脂60の剥離の進行が凹部15によって抑制されるという考えから、凹部15は、電子部品40の高さLの2倍以内、好ましくは1倍以内の距離に配置すればよい。
なお、この凹部15の配置構成と同様のことが、凸部の配置構成についても言える。これは凸部の側面に上記圧縮応力Fが加わると考えれば、あきらかである。
請求項1に記載の発明は、このような本発明者の行った解析結果に基づいてなされたものであり、導電性接着剤(20)を介して、リードフレーム(10)上に電子部品(30、40)を搭載し、これらリードフレーム(10)および電子部品(30、40)をモールド樹脂(60)により封止してなる電子装置において、リードフレーム(10)のうち電子部品(30、40)が配置される部位の外周には、凹部(15)もしくは凸部(16)が設けられており、凹部(15)もしくは凸部(16)は、電子部品(30、40)の高さ(L)の2倍以内の距離に配置されていることを特徴としている。
それによれば、リードフレーム(10)のうち電子部品(30、40)が配置される部位の外周に設ける凹部(15)もしくは凸部(16)を、電子部品(30、40)の高さ(L)の2倍以内の距離に配置しているため、圧縮応力Fが大きいところに、凹部(15)もしくは凸部(16)を設けた形となり、モールド樹脂(60)の剥離の進行が凹部(15)もしくは凸部(16)によって抑制される。
よって、本発明によれば、導電性接着剤(20)を介してリードフレーム(10)上に電子部品(30、40)を搭載し、これらリードフレーム(10)および電子部品(30、40)をモールド樹脂(60)により封止してなる電子装置において、モールド樹脂(60)の剥離を適切に防止することができる。
ここで、請求項2に記載の発明のように、請求項1に記載の電子装置においては、凹部(15)もしくは凸部(16)は、電子部品(30、40)の高さ(L)以内の距離に配置されていること、すなわち電子部品(30、40)の高さ(L)の1倍以内の距離に配置されていることが好ましい。このことは、上記図3に示される結果から導出されるものである。
また、請求項3に記載の発明によれば、請求項1または請求項2に記載の電子装置において、凹部(15)もしくは凸部(16)は、電子部品(30、40)の端部からの導電性接着剤(20)のはみ出し距離(y)よりも外側に配置されていることを特徴としている。
もし、凹部(15)もしくは凸部(16)を、電子部品(30、40)の端部からの導電性接着剤(20)のはみ出し距離(y)以内に設けた場合、凹部(15)もしくは凸部(16)が導電性接着剤(20)に埋まってしまい、用をなさなくなる恐れがあるためである。
また、請求項4に記載の発明では、請求項1〜請求項3に記載の電子装置において、凹部(15)もしくは凸部(16)は、凹部(15)であることを特徴としている。
また、請求項5、請求項6に記載の発明のように、請求項4に記載の電子装置において、凹部(15)の深さ(h)は、リードフレーム(10)の厚さ(H)の10〜50%とすることができ、好ましくは、リードフレーム(10)の厚さ(H)の10〜20%であることが望ましい。
これは、あまり凹部(15)が深いと、凹部(15)におけるリードフレーム(10)が薄くなり、リードフレーム(10)の強度の確保が困難になるためである。
また、請求項7に記載の発明では、請求項1〜請求項3に記載の電子装置において、凹部(15)もしくは凸部(16)は、凸部(16)であることを特徴としている。上述した凹部(15)と同様の効果が、凸部(16)においても得られることを本発明者は確認している。
また、請求項8に記載の発明のように、請求項1〜請求項7に記載の電子装置においては、電子部品としては、受動素子(40)を採用することができ、さらに、請求項9に記載の発明のように、この受動素子(40)としては、チップコンデンサを採用することができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
図1は、本発明の実施形態に係る電子装置100の構成を示す概略平面図である。
図1に示されるように、電子装置100においては、リードフレーム10上には、導電性接着剤20を介して電子部品としてのICチップなどからなる半導体素子30が搭載され接合されている。また、リードフレーム10には、電子部品としての受動素子40が導電性接着剤20を介して搭載され接合されている。
ここで導電性接着剤20としては、Agペーストなどの樹脂に導電性フィラーを含有させたものが用いられ、受動素子40としては、たとえば、コンデンサや抵抗体などが採用される。
本例では、導電性接着剤20としては、Agペーストを採用し、受動素子40としてはチタン酸バリウムなどのセラミックからなり、両端にAgなどからなる電極41を有するチップコンデンサを採用している。
そして、この受動素子40は、その電極41において導電性接着剤20によりリードフレーム10と接合されている。このようなコンデンサは、電子装置におけるノイズ除去などのために設けられている。
また、図1に示されるように、半導体素子30、リードフレーム10、およびリードフレーム10のリード部12の各間は、ボンディングワイヤ50により接続されている。このボンディングワイヤ50は、AuやAlなどからなるものであり、通常のワイヤボンディング手法により形成することができる。
ここで、リードフレーム10は、Cuや42アロイなどの通常のリードフレーム材料を採用し、エッチングやプレスなどにより形成できるものである。そして、リードフレーム10には、ボンディングワイヤ50の種類や導電性接着剤20の種類などに応じて、その表面に適宜メッキ(たとえばAgメッキ)などの処理が施されている。
たとえば、半導体素子30や受動素子40が導電性接着剤20により接合され、ボンディングワイヤ50がAuからなる場合、リードフレーム10のうちこれら導電性接着剤20の配設部やボンディングワイヤ50との接続部にはAgメッキを施すことになる。
そして、これらリードフレーム10、半導体素子30、受動素子40、およびボンディングワイヤ50、すなわち装置100の全体がリード部12の一部(つまりアウターリード)が露出するように、モールド樹脂60により封止されている。このモールド樹脂60は、通常の電子分野で採用されるエポキシ樹脂などのモールド材料を採用し、トランスファーモールド法により形成されるものである。
このように、本実施形態の電子装置100は、大きくは、導電性接着剤20を介して、リードフレーム10上に電子部品30、40を搭載し、これらリードフレーム10および電子部品30、40をモールド樹脂60により封止してなる構成を有している。
さらに、図1に示されるように、本実施形態では、このような電子装置100において、リードフレーム10のうち電子部品30、40が配置される部位の外周には、凹部としての溝15が設けられている。この溝15はプレス加工やエッチングなどにより形成可能なものである。
この溝15の詳細構成について、図2を参照して述べる。図2は、図1中の受動素子40の近傍を拡大して示す断面図、すなわち、受動素子40とリードフレーム10との接合部近傍を示す概略断面図である。
なお、本実施形態では、以下、受動素子40まわりの溝15について主として述べるが、半導体素子30の回りの溝15についても、受動素子40回りの溝15の構成と同じような構成にできるものである。
図2に示されるように、この溝15は、電子部品である受動素子40の高さLの2倍以内の距離に配置されている。好ましくは、溝15は、受動素子40の高さL以内の距離に配置されていることが望ましい。
また、溝15は、受動素子40の端部からの導電性接着剤20のはみ出し距離yよりも外側に配置されていることが好ましい。
そして、この凹部としての溝15の深さhは、リードフレーム10の厚さHの10〜50%であることが好ましく、より好ましくは、溝15の深さhは、リードフレーム10の厚さHの10〜20%である。
この電子装置100の製造方法は、たとえば、次の通りである。Agペーストなどの上記導電性接着剤20をリードフレーム10上に塗布し、半導体素子30をマウントして導電性接着剤20を硬化させる、
続いて、ワイヤボンディングを行って各ボンディングワイヤ50を形成する。これは、受動素子40を搭載してから、ワイヤボンディングを行うと、ワイヤボンディングのツールが、ボンディングワイヤ50の近傍に位置する受動素子40に当たるので、ワイヤボンディングがうまくできないためである。
次に、リードフレーム10の所定領域に導電性接着剤20を塗布し、受動素子40をマウントして導電性接着剤20を硬化させる。その後、トランスファーモールド成形などにより、モールド樹脂60による封止を行う。こうして、図1に示されるような電子装置100ができあがる。
ところで、本実施形態によれば、導電性接着剤20を介して、リードフレーム10上に電子部品30、40を搭載し、これらリードフレーム10および電子部品30、40をモールド樹脂60により封止してなる電子装置において、リードフレーム10のうち電子部品30、40が配置される部位の外周には、凹部としての溝15が設けられており、溝15は、電子部品30、40の高さLの2倍以内の距離に配置されていることを特徴とする電子装置100が提供される。
それによれば、リードフレーム10のうち電子部品30、40が配置される部位の外周に、凹部としての溝15を設けているため、電子部品30、40をリードフレーム10上に搭載する際に、導電性接着剤20のはみ出しや導電性接着剤中の溶剤が流出し飛散するブリード現象によってモールド樹脂60の密着性が劣化することを、極力防止することができる。
また、溝15は、電子部品30、40の高さLの2倍以内の距離に配置していることも特徴点であるが、このような溝15の配置構成とした根拠について述べる。
本発明者は、次に述べるような推定メカニズムを考えた。電子部品40およびリードフレーム10を封止するモールド樹脂60は、高温で成形された後、冷却されて硬化するが、この冷却の際には、モールド樹脂60は縮む。
そのとき、熱膨張係数の違いによって電子部品40の端部に、モールド樹脂60が圧縮応力を加える。これは、電子部品40よりもモールド樹脂60の方が熱膨張係数が大きく、冷却によって大きく縮むためである。
このモールド樹脂60の圧縮応力が電子部品40の端部に加わる際に、電子部品40の反力によって、溝(凹部)15の側面、すなわち溝15における電子部品40に対向する側面には、図2中の矢印に示されるような圧縮応力Fが加わる。モールド樹脂60の剥離は、この圧縮応力Fが大きいところにおいて発生しやすい。
そこで、この圧縮応力Fが大きいところに、溝(凹部)15を設け、その溝15の側面に大きな圧縮応力Fを加えれば、モールド樹脂60の剥離の進行が、溝15のところで抑制される。
このような推定メカニズムに基づいて、溝15の位置をどのあたりにすれば、モールド樹脂60の剥離を適切に抑制することができるか、FEM(有限要素法)による解析を行った。
FEMによって、電子部品である受動素子40の端部からの溝15の距離x(図2参照)と、この溝15に加わる圧縮応力Fとの関係を解析した。ここで、図2に示されるように、受動素子40の高さをLとしている。この解析結果は、図3に示される。
図3に示されるように、圧縮応力Fは、受動素子40の端部からの溝15の距離xが小さいほど、つまり、溝15が電子部品40の端部に近いほど大きいことがわかった。そして、当該距離xが2Lすなわち受動素子40の高さLの2倍を超えると、圧縮応力Fは小さくなり、やがて飽和していく。
そこで、圧縮応力Fが大きいところに、溝(凹部)15を設ければ、モールド樹脂60の剥離の進行が溝15によって抑制されるという考えから、溝15は、電子部品40の高さLの2倍以内の距離に配置すればよい。実際に実験的に確認したところ、溝15の配置をこのようにすれば、モールド樹脂60の剥離が大幅に低減した。
これが、溝15を、電子部品30、40の高さLの2倍以内の距離に配置したことの根拠である。また、上述したように、受動素子40回りの溝15だけでなく、半導体素子30回りの溝15についても、同様の配置構成を採用して、同様の効果が得られることは、確認している。
このように、本実施形態の電子装置100によれば、リードフレーム10のうち電子部品30、40が配置される部位の外周に設ける溝(凹部)15を、電子部品30、40の高さLの2倍以内の距離に配置しているため、圧縮応力Fが大きいところに、溝15を設けた形となり、モールド樹脂60の剥離の進行が溝15によって抑制される。
よって、本実施形態によれば、導電性接着剤20を介してリードフレーム10上に電子部品30、40を搭載し、これらリードフレーム10および電子部品30、40をモールド樹脂60により封止してなる電子装置100において、モールド樹脂60の剥離を適切に防止することができる。
ここで、本実施形態の電子装置100においては、凹部としての溝15は、電子部品30、40の高さL以内の距離に配置されていること、すなわち電子部品30、40の高さLの1倍以内の距離に配置されていることが好ましい。
このことは、上記図3に示される結果から導出されるものである。つまり、溝15を、電子部品30、40の高さの1倍以内の距離に配置すれば、上記2倍以内の場合に比べて、より圧縮応力Fが大きいところに溝15を設けた形となり、モールド樹脂60の剥離の抑制がより確実となる。
また、上述したが、本実施形態では、電子装置100において、溝15は、電子部品30、40の端部からの導電性接着剤20のはみ出し距離yよりも外側に配置されていること(図2参照)が好ましいとしている。
もし、溝15を、電子部品30、40の端部からの導電性接着剤20のはみ出し距離y以内に設けた場合、溝15が導電性接着剤20に埋まってしまい、用をなさなくなる恐れがあるためである。
また、上述したが、本実施形態の電子装置において、溝(凹部)15の深さhは、リードフレーム10の厚さHの10〜50%とすることができ、好ましくは、リードフレーム10の厚さHの10〜20%であること(図2参照)が望ましいとしている。
これは、あまり凹部15が深いと、凹部15におけるリードフレーム10が薄くなり、リードフレーム10の強度の確保が困難になるためである。
また、本実施形態では、リードフレーム10のうち電子部品30、40が配置される部位の外周に、凹部としての溝15が設けられているため、この溝15を、電子部品30、40の搭載時における位置決めマークとして用いてもよい。
図4は、リードフレーム10上に受動素子40を搭載した状態を示す図であり、(a)は平面図、(b)は概略断面図である。上述したが、リードフレーム10のうち導電性接着剤20の配設部にはAgメッキが施されるが、このAgメッキ20aは、図4(a)中、点ハッチング領域として示されている。
リードフレーム10に溝15が無い場合、従来では、電子部品30、40を搭載する場合、このようなAgメッキ20aの端部を、画像認識装置によって認識し、これを位置決めマークとして電子部品の搭載を行っていた。しかし、このAgメッキ20aの位置精度は低いため、搭載精度の低下の原因となりうる。
その点、本実施形態では、溝15を位置決めマークとして、電子部品30、40の搭載を行うことができるため、搭載精度の向上が図れる。
また、本実施形態において、溝15の形状は、上記図1、図2に示されるようなV字溝形状に限定されるものではないことはもちろんである。たとえば、図5に示されるように、U字溝形状であってもよい。さらには、コの字形状の溝などであってもよい。
(他の実施形態)
なお、上記実施形態では、リードフレーム10のうち電子部品30、40が配置される部位の外周に、凹部15を設け、この凹部15を電子部品30、40の高さLの2倍以内の距離に配置したが、凹部に代えて凸部としてもよい。
図6は、リードフレーム10のうち電子部品30、40が配置される部位の外周に、凹部16を設けた構成を示す概略断面図である。ここでは、リードフレーム10のみ示してある。そして、この凸部16についても、電子部品30、40の高さLの2倍(好ましくは1倍)以内の距離に配置する。
この凸部16の場合にも、上述した凹部15と同様の効果が得られることを、本発明者は上記同様の解析などにより確認している。
要するに、本発明は、導電性接着剤20を介して、リードフレーム10上に電子部品30、40を搭載し、これらリードフレーム10および電子部品30、40をモールド樹脂60により封止してなる電子装置において、リードフレーム10のうち電子部品30、40が配置される部位の外周に、凹部15もしくは凸部16を設け、凹部15もしくは凸部16を、電子部品30、40の高さの2倍以内の距離に配置したことを主たる特徴としたものであり、その他の部分については、適宜設計変更が可能である。
本発明の実施形態に係る電子装置の構成を示す概略平面図である。 図1中の受動素子の近傍を拡大して示す断面図である。 電子部品の端部からの溝の距離xと溝に加わる圧縮応力Fとの関係を解析した結果を示す図である。 リードフレーム上に受動素子を搭載した状態を示す図であり、(a)は平面図、(b)は概略断面図である。 U字形状の溝を示す概略断面図である。 リードフレームのうち電子部品が配置される部位の外周に凹部を設けた構成を示す概略断面図である。
符号の説明
10…リードフレーム、15…凹部としての溝、16…凸部、
20…導電性接着剤、30…電子部品としての半導体素子、
40…電子部品としての受動素子、h…凹部の深さ、
H…リードフレームの厚さ、L…電子部品としての受動素子の高さ、
y…導電性接着剤のはみ出し距離。

Claims (9)

  1. 導電性接着剤(20)を介して、リードフレーム(10)上に電子部品(30、40)を搭載し、これらリードフレーム(10)および電子部品(30、40)をモールド樹脂(60)により封止してなる電子装置において、
    前記リードフレーム(10)のうち前記電子部品(30、40)が配置される部位の外周には、凹部(15)もしくは凸部(16)が設けられており、
    前記凹部(15)もしくは凸部(16)は、前記電子部品(30、40)の高さ(L)の2倍以内の距離に配置されていることを特徴とする電子装置。
  2. 前記凹部(15)もしくは凸部(16)は、前記電子部品(30、40)の高さ(L)以内の距離に配置されていることを特徴とする請求項1に記載の電子装置。
  3. 前記凹部(15)もしくは凸部(16)は、前記電子部品(30、40)の端部からの前記導電性接着剤(20)のはみ出し距離(y)よりも外側に配置されていることを特徴とする請求項1または2に記載の電子装置。
  4. 前記凹部(15)もしくは凸部(16)は、凹部(15)であることを特徴とする請求項1ないし3のいずれか1つに記載の電子装置。
  5. 前記凹部(15)の深さ(h)は、前記リードフレーム(10)の厚さ(H)の10〜50%であることを特徴とする請求項4に記載の電子装置。
  6. 前記凹部(15)の深さ(h)は、前記リードフレーム(10)の厚さ(H)の10〜20%であることを特徴とする請求項5に記載の電子装置。
  7. 前記凹部(15)もしくは凸部(16)は、凸部(16)であることを特徴とする請求項1ないし3のいずれか1つに記載の電子装置。
  8. 前記電子部品は受動素子(40)であることを特徴とする請求項1ないし7のいずれか1つに記載の電子装置。
  9. 前記受動素子(40)はチップコンデンサであることを特徴とする請求項8に記載の電子装置。
JP2004211596A 2004-07-20 2004-07-20 電子装置 Pending JP2006032774A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004211596A JP2006032774A (ja) 2004-07-20 2004-07-20 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004211596A JP2006032774A (ja) 2004-07-20 2004-07-20 電子装置

Publications (1)

Publication Number Publication Date
JP2006032774A true JP2006032774A (ja) 2006-02-02

Family

ID=35898732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004211596A Pending JP2006032774A (ja) 2004-07-20 2004-07-20 電子装置

Country Status (1)

Country Link
JP (1) JP2006032774A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234737A (ja) * 2006-02-28 2007-09-13 Denso Corp 電子部品の接続構造
JP2009129952A (ja) * 2007-11-20 2009-06-11 Denso Corp 半導体装置
JP2013232552A (ja) * 2012-04-27 2013-11-14 Lapis Semiconductor Co Ltd 半導体装置及び計測機器
WO2014174573A1 (ja) 2013-04-22 2014-10-30 三菱電機株式会社 半導体装置およびその製造方法
EP2894952A4 (en) * 2012-09-07 2017-01-25 Mitsubishi Electric Corporation Power semiconductor device
KR20170097341A (ko) * 2016-02-18 2017-08-28 삼성전자주식회사 리드 프레임 및 이를 포함하는 반도체 패키지, 반도체 패키지의 제조 방법
US9787250B2 (en) 2012-04-27 2017-10-10 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
JP6402281B1 (ja) * 2017-05-19 2018-10-10 新電元工業株式会社 電子モジュール、接続体の製造方法及び電子モジュールの製造方法
JP2019007441A (ja) * 2017-06-27 2019-01-17 日立オートモティブシステムズ阪神株式会社 イグナイタ
CN112074954A (zh) * 2018-05-09 2020-12-11 三菱电机株式会社 功率半导体模块及其制造方法以及电力变换装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4640214B2 (ja) * 2006-02-28 2011-03-02 株式会社デンソー 電子部品の接続構造
JP2007234737A (ja) * 2006-02-28 2007-09-13 Denso Corp 電子部品の接続構造
JP2009129952A (ja) * 2007-11-20 2009-06-11 Denso Corp 半導体装置
US10243515B2 (en) 2012-04-27 2019-03-26 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
JP2013232552A (ja) * 2012-04-27 2013-11-14 Lapis Semiconductor Co Ltd 半導体装置及び計測機器
US10622944B2 (en) 2012-04-27 2020-04-14 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US9787250B2 (en) 2012-04-27 2017-10-10 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
EP2894952A4 (en) * 2012-09-07 2017-01-25 Mitsubishi Electric Corporation Power semiconductor device
WO2014174573A1 (ja) 2013-04-22 2014-10-30 三菱電機株式会社 半導体装置およびその製造方法
KR20170097341A (ko) * 2016-02-18 2017-08-28 삼성전자주식회사 리드 프레임 및 이를 포함하는 반도체 패키지, 반도체 패키지의 제조 방법
KR102517779B1 (ko) 2016-02-18 2023-04-03 삼성전자주식회사 리드 프레임 및 이를 포함하는 반도체 패키지, 반도체 패키지의 제조 방법
WO2018211683A1 (ja) * 2017-05-19 2018-11-22 新電元工業株式会社 電子モジュール、接続体の製造方法及び電子モジュールの製造方法
JP6402281B1 (ja) * 2017-05-19 2018-10-10 新電元工業株式会社 電子モジュール、接続体の製造方法及び電子モジュールの製造方法
US11437340B2 (en) 2017-05-19 2022-09-06 Shindengen Electric Manufacturing Co., Ltd. Electronic module, method of manufacturing connector, and method of manufacturing electronic module
JP2019007441A (ja) * 2017-06-27 2019-01-17 日立オートモティブシステムズ阪神株式会社 イグナイタ
CN112074954A (zh) * 2018-05-09 2020-12-11 三菱电机株式会社 功率半导体模块及其制造方法以及电力变换装置
CN112074954B (zh) * 2018-05-09 2024-05-14 三菱电机株式会社 功率半导体模块及其制造方法以及电力变换装置

Similar Documents

Publication Publication Date Title
CN108987367B (zh) 在每个引线上具有焊料可附着的侧壁的qfn预模制的引线框
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP5071405B2 (ja) 電力用半導体装置
JP6266168B2 (ja) 半導体装置
JPWO2005081311A1 (ja) 回路装置およびその製造方法
TW201803060A (zh) 具有改良接觸引線之扁平無引線封裝
JP2006032774A (ja) 電子装置
JP2009147094A (ja) 半導体装置
JP2007234737A (ja) 電子部品の接続構造
JP2006032775A (ja) 電子装置
JP2011187819A (ja) 樹脂封止型パワーモジュールおよびその製造方法
US20070134845A1 (en) Method of forming molded resin semiconductor device
JP4728606B2 (ja) 電子装置
JP2006191143A (ja) 半導体装置
JPH0774287A (ja) ヒートシンク付き半導体装置及びそのヒートシンクの製造方法
JP5972158B2 (ja) 半導体装置および半導体装置の製造方法
JP2006196665A (ja) 中空パッケージ及びその製造方法、並びに半導体パッケージ及びその製造方法
JP2006278607A (ja) 面実装タイプ樹脂製中空パッケージ及びこれを用いた半導体装置
JP5940257B2 (ja) リードフレーム及びリードフレームの製造方法並びにこれを用いた半導体装置
JP2006147918A (ja) 半導体装置
JP4305310B2 (ja) 半導体装置
JP2019110278A (ja) 半導体装置
KR101375175B1 (ko) 리드 프레임, 이의 제조 방법, 이를 이용한 반도체 패키지 및 그 제조 방법
JP4454422B2 (ja) リードフレーム
JP2009277959A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090915