JP4305310B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4305310B2
JP4305310B2 JP2004209001A JP2004209001A JP4305310B2 JP 4305310 B2 JP4305310 B2 JP 4305310B2 JP 2004209001 A JP2004209001 A JP 2004209001A JP 2004209001 A JP2004209001 A JP 2004209001A JP 4305310 B2 JP4305310 B2 JP 4305310B2
Authority
JP
Japan
Prior art keywords
die pad
semiconductor element
bonding wire
semiconductor device
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004209001A
Other languages
English (en)
Other versions
JP2006032635A (ja
Inventor
宣正 半田
岳史 石川
典久 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004209001A priority Critical patent/JP4305310B2/ja
Publication of JP2006032635A publication Critical patent/JP2006032635A/ja
Application granted granted Critical
Publication of JP4305310B2 publication Critical patent/JP4305310B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、ダイパッド上に半導体素子を搭載し、このダイパッドにボンディングワイヤを接続し、これらをモールド樹脂で封止してなる半導体装置に関する。
この種の半導体装置は、一般に、半導体素子と、半導体素子が搭載されるダイパッドとを備え、ダイパッドには半導体素子などからボンディングワイヤが接続されており、半導体素子、ダイパッドおよびボンディングワイヤがモールド樹脂によって包み込まれるように封止されてなる。
ここで、半導体素子などからダイパッドに対してワイヤボンディングを行うのは、たとえば、ＩＣチップなどの半導体素子を、ノイズを除去するためにＧＮＤ状態とするためである。
このような半導体装置においては、通常、Ａｇメッキなどを施したダイパッド上にワイヤボンディングを行うようにしているが、この場合、半導体素子周辺のせん断応力が大きく、さらにＡｇメッキとモールド樹脂との密着力は弱いので、ほとんどの場合においてダイパット上にモールド樹脂の剥離が生じる。
ましてや、モノリシックＩＣのようなリフローを要するパッケージ形態を有する半導体装置においては、リフロー時に大きな熱応力が加わるため、上記したダイパッド上におけるモールド樹脂の剥離は顕著となる。
このダイパッド上におけるモールド樹脂の剥離の問題に対して、従来では、一般に、ダイパット上にスリットを入れてスリットを介した上でワイヤボンドを打つ技術が知られている。
この場合、ダイパッド上にモールド樹脂の剥離が生じたとしても、ダイパッドにおいてこの樹脂の剥離部とボンディングワイヤの接続部との間にスリットが介在しているため、このスリットの存在によってモールド樹脂の剥離の進行を抑えることができるとされている。
また、従来では、別の技術として特許文献１に記載されているように、ダイパッドの端部をＬ字状に延ばし、その先端部にワイヤボンドを行う技術が提案されている。この場合にも、このＬ字状の部分によって、モールド樹脂の剥離の進行を抑えることができるとされている。
特開２００３−１９７８４３号公報
図６は、上記したダイパッド上にスリットを入れる構成を示す概略平面図である。ダイパッド１１の上にＩＣチップなどの半導体素子２０が搭載され、この半導体素子２０からダイパッド１１にボンディングワイヤ４０が接続されている。
ここで、ダイパッド１１においては、半導体素子２０の搭載部とボンディングワイヤ４０の接続部との間にスリット９０が設けられている。この場合、スリット９０よりモールド樹脂の剥離の進行を抑えることができる。
しかし、ダイパッド１１は完全に切り離されているわけではないので、図６中の矢印Ｙ１に示されるように、回り込んできた剥離の進行を抑えることができず、ワイヤボンド部に剥離が到達してしまう。
また、図７は、上記したダイパッドの端部をＬ字状に延ばした構成を示す概略平面図である。ダイパッド１１の端部をＬ字状に延ばし、その突出部９１の先端にボンディングワイヤ４０が接続されている。
この場合、図７中の矢印Ｙ２に示されるように、半導体素子２０周辺のせん断応力は半導体素子２０を中心として外へ広がる。
そのため、Ｌ字状突出部９１の根元部にて、いったんモールド樹脂が剥離しても、当該矢印Ｙ２方向への剥離の進行を抑制することはできるが、やはり、上記スリット構造と同様に、矢印Ｙ３のようにして回り込んでくる剥離に対しては、その進行を回避することができない。
本発明は上記問題に鑑みてなされたものであり、ダイパッド上に半導体素子を搭載し、このダイパッドにボンディングワイヤを接続し、これらをモールド樹脂で封止してなる半導体装置において、ダイパッド上のモールド樹脂の剥離が発生したとしても、ダイパッド上のワイヤ接続部までの剥離の進行を抑え、ワイヤの寿命を長くできるようにすることを目的とする。
上記目的を達成するため、請求項１に記載の発明では、半導体素子（２０）と、半導体素子（２０）が搭載されるダイパッド（１１）と、を備え、ダイパッド（１１）にはボンディングワイヤ（４０）が接続されており、半導体素子（２０）、ダイパッド（１１）およびボンディングワイヤ（４０）がモールド樹脂（５０）によって包み込まれるように封止されてなる半導体装置において、ダイパッド（１１）に接続されたボンディングワイヤ（４０）は複数あって、それぞれがダイパッド（１１）と半導体素子（２０）とを接続しており、ダイパッド（１１）には、根元部（１１ａ）から半導体素子（２０）とは離れる方向へ延び途中でＵターンして先端部（１１ｂ）が半導体素子（２０）へ向かう方向へ延びるＵ字形状を有しさらに先端部（１１ｂ）が半導体素子（２０）と平行な方向に延びて全体がＧ字形状となっている突出部（１１ｃ）が、ダイパッド（１１）と半導体素子（２０）とを接続する複数のボンディングワイヤ（４０）の全てに対応して複数延設されており、複数の突出部（１１ｃ）のそれぞれの先端部（１１ｂ）に、ボンディングワイヤ（４０）が接続されていることを特徴としている。
モールド樹脂（５０）の剥離は、半導体素子（２０）とは離れる方向へ進行し、半導体素子（２０）と平行な方向へは進行するものの、半導体素子（２０）へ向かう方向へは進行しない。
そのため、本発明のように、ダイパッド（１１）において、根元部（１１ａ）から半導体素子（２０）とは離れる方向へ延び途中でＵターンして先端部（１１ｂ）が半導体素子（２０）へ向かう方向へ延びるＵ字形状を有する突出部（１１ｃ）を設け、この突出部（１１ｃ）の先端部（１１ｂ）にボンディングワイヤ（４０）を接続すれば、ボンディングワイヤ（４０）の接続部へは剥離が進行しない。
したがって、本発明によれば、ダイパッド（１１）上に半導体素子（２０）を搭載し、このダイパッド（１１）にボンディングワイヤ（４０）を接続し、これらをモールド樹脂（５０）で封止してなる半導体装置において、ダイパッド（１１）上のモールド樹脂（５０）の剥離が発生したとしても、ダイパッド（１１）上のワイヤ接続部までの剥離の進行を抑え、ワイヤの寿命を長くすることができる。
また、請求項２に記載の発明では、請求項１に記載の半導体装置において、突出部（１１ｃ）のうち半導体素子（２０）へ向かう方向へ延びる部位に、溝（１１ｅ）もしくはスリット（１１ｆ）が設けられていることを特徴としている。
それによれば、突出部（１１ｃ）の先端部（１１ｂ）すなわちダイパッド（１１）上のワイヤ接続部までのモールド樹脂（５０）剥離の進行を、溝（１１ｅ）もしくはスリット（１１ｆ）によってより確実に抑制することができ、好ましい。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
図１は、本発明の実施形態に係る半導体装置１００の構成を示す概略平面図である。なお、図１中、モールド樹脂５０の外形は一点鎖線にて示してある。
図１に示されるように、半導体装置１００においては、リードフレーム１０のダイパッド１１上には、Ａｇペーストなどからなる導電性接着剤やはんだなどを介してＩＣチップなどからなる半導体素子２０が搭載され接合されている。
また、リードフレーム１０のリード部１２には、受動部品３０が導電性接着剤やはんだなどを介して搭載され接合されている。
ここで、受動部品３０としては、たとえば、コンデンサや抵抗体などを採用することができる。本例では、受動部品３０としてはチップコンデンサを採用している。このようなコンデンサは、半導体装置における電気的なノイズを除去することなどのために設けられている。
また、本実施形態の半導体装置１００では、図１に示されるように、ダイパッド１１には、根元部１１ａから半導体素子２０とは離れる方向へ延び途中でＵターンして先端部１１ｂが半導体素子２０へ向かう方向へ延びるＵ字形状を有する突出部１１ｃが延設されている。
そして、このダイパッド１１における突出部１１ｃの先端部１１ｂに、ボンディングワイヤ４０が接続されている。また、ボンディングワイヤ４０は、半導体素子２０とリード部１２との間も接続している。
このボンディングワイヤ４０は、Ａｕ（金）やＡｌ（アルミニウム）やＣｕ（銅）などからなるものであり、半導体装置の分野における通常のワイヤボンディング手法により形成することができる。
ここで、ダイパッド１１およびリード部１２を構成するリードフレーム１０は、Ｃｕや４２アロイなどの通常のリードフレーム材料を採用し、エッチングやプレスなどにより形成できるものである。
そして、リードフレーム１０には、ボンディングワイヤ４０の種類や上記導電性接着剤の種類などに応じて、その表面に適宜メッキ（たとえばＡｇメッキ）などの処理が施されている。
たとえば、半導体素子２０や受動部品３０が導電性接着剤により接合されており、ボンディングワイヤ４０がＡｕからなる場合においては、リードフレーム１０のうちこれら導電性接着剤やボンディングワイヤ４０との接続部に対しては、Ａｇメッキを施すことになる。
そして、これらリードフレーム１０、半導体素子２０、受動部品３０、およびボンディングワイヤ４０、すなわち装置１００の全体がリード部１２の一部（つまりアウターリード）が露出するように、モールド樹脂５０により封止されている。
このモールド樹脂５０としては、通常の電子分野で採用されるエポキシ樹脂などのモールド材料を採用することができ、金型を用いたトランスファーモールド法により形成されるものである。
この半導体装置１００の製造方法は、たとえば、次の通りである。Ａｇペーストなどの上記導電性接着剤をダイパッド１１上に塗布し、半導体素子２０をマウントして導電性接着剤を硬化させる。続いて、ワイヤボンディングを行って各ボンディングワイヤ４０を形成する。これは、受動部品３０を搭載してから、ワイヤボンディングを行うと、ワイヤボンディングのツールが、ボンディングワイヤ４０の近傍に位置する受動部品３０に当たるので、ワイヤボンディングがうまくできないためである。
次に、リード部１２の所定領域に上記導電性接着剤を塗布し、受動部品３０をマウントして上記導電性接着剤を硬化させる。その後、トランスファーモールド成形などにより、モールド樹脂５０による封止を行う。こうして、図１に示されるような半導体装置１００ができあがる。
ところで、本実施形態によれば、半導体素子２０と、半導体素子２０が搭載されるダイパッド１１と、を備え、ダイパッド１１にはボンディングワイヤ４０が接続されており、半導体素子２０、ダイパッド１１およびボンディングワイヤ４０がモールド樹脂５０によって包み込まれるように封止されてなる半導体装置において、ダイパッド１１には、根元部１１ａから半導体素子２０とは離れる方向へ延び途中でＵターンして先端部１１ｂが半導体素子２０へ向かう方向へ延びるＵ字形状を有する突出部１１ｃが延設されており、突出部１１ｃの先端部１１ｂに、ボンディングワイヤ４０が接続されていることを特徴とする半導体装置１００が提供される。
上述したように、モールド樹脂５０の剥離は、半導体素子２０とは離れる方向へ進行し、半導体素子２０と平行な方向へは進行するものの、半導体素子２０へ向かう方向へは進行しない。
そのため、本実施形態のように、ダイパッド１１において、根元部１１ａから半導体素子２０とは離れる方向へ延び途中でＵターンして先端部１１ｂが半導体素子２０へ向かう方向へ延びるＵ字形状を有する突出部１１ｃを設け、この突出部１１ｃの先端部１１ｂにボンディングワイヤ４０を接続すれば、ボンディングワイヤ４０の接続部へは剥離が進行しない。
したがって、本実施形態によれば、ダイパッド１１上に半導体素子２０を搭載し、このダイパッド１１にボンディングワイヤ４０を接続し、これらをモールド樹脂５０で封止してなる半導体装置１００において、ダイパッド１１上のモールド樹脂５０の剥離が発生したとしても、ダイパッド１１上のワイヤ接続部までの剥離の進行を抑え、ワイヤ４０の寿命を長くすることができる。
［変形例］
図２〜図５は、本実施形態におけるダイパッド１１の突出部１１ｃの各種の変形例を示す概略平面図である。
図２に示される第１の変形例では、突出部１１ｃにくびれ１１ｄを設けたものである。具体的には、突出部１１ｃのうち半導体素子２０とは離れる方向へ延びる部位や半導体素子２０へ向かう方向へ延びる部位に、くびれ１１ｄを設けることができる。
このような突出部１１ｃにくびれ１１ｄを設けた構成によれば、せん断応力が小さくなり、モールド樹脂５０が剥離する距離を短くすることができ、剥離抑制の効果を大きくすることができる。
図３に示される第２の変形例は、突出部１１ｃのうち半導体素子２０へ向かう方向へ延びる部位に、溝１１ｅもしくはスリット１１ｆが設けられていることを特徴としたものである。
なお、図３では、突出部１１ｃのうち半導体素子２０へ向かう方向へ延びる部位に、溝１１ｅおよびスリット１１ｆを１個ずつ設けた構成としているが、それ以外にも、たとえば溝１１ｅだけでもよいし、スリット１１ｆだけでもよい。また、溝１１ｅおよびスリット１１ｆの本数も単数でも複数でもよい。
この溝１１ｅもしくはスリット１１ｆは、突出部１１ｃのどこに設けても剥離進行の抑制効果はあるが、図３に示されるように、突出部１１ｃのうち半導体素子２０へ向かう方向へ延びる部位に設けることが好ましい。
それによれば、突出部１１ｃの先端部１１ｂすなわちダイパッド１１上のワイヤ接続部までのモールド樹脂５０剥離の進行を、溝１１ｅもしくはスリット１１ｆによってより確実に抑制することができ、好ましい。
図４に示される第３の変形例では、突出部１１ｃにおけるＵ字部の先端をさらに延ばし、突出部１１ｃ全体をＧ字形状としたものである。
具体的には、上記図１〜図３に示されるようなＵ字形状の突出部１１ｃの先端部から、さらに半導体素子２０と平行な方向に延びる部分を設けている。それによれば、さらにせん断応力が小さくなり、好ましい剥離抑制効果が得られる。
また、この図４に示される第３の変形例においても、突出部１１ｃに溝やスリットを設けてもよい。具体的には、図５に示される第４の変形例のように、スリットとしてのロックホール１１ｇを設けてよい。
（他の実施形態）
なお、上記実施形態では、ボンディングワイヤ４０は、ダイパッド１１と半導体素子２０とを接続するものとしていたが、ダイパッド１１には半導体素子２０との間以外にも、何らかの部位との間でボンディングワイヤが接続された形態としてもよい。
要するに、本発明は、半導体素子２０と、半導体素子２０が搭載されるダイパッド１１と、を備え、ダイパッド１１にはボンディングワイヤ４０が接続されており、半導体素子２０、ダイパッド１１およびボンディングワイヤ４０がモールド樹脂５０によって包み込まれるように封止されてなる半導体装置において、ダイパッド１１には、上記したＵ字形状を有する突出部１１ｃが延設されており、突出部１１ｃの先端部１１ｂに、ボンディングワイヤ４０が接続されていることを主たる特徴としたものであり、その他の部分については、適宜設計変更が可能である。
本発明の実施形態に係る半導体装置の構成を示す概略平面図である。 上記実施形態におけるダイパッドの突出部の第１の変形例を示す概略平面図である。 上記実施形態におけるダイパッドの突出部の第２の変形例を示す概略平面図である。 上記実施形態におけるダイパッドの突出部の第３の変形例を示す概略平面図である。 上記実施形態におけるダイパッドの突出部の第４の変形例を示す概略平面図である。 従来のダイパッド上にスリットを入れる構成を示す概略平面図である。 従来のダイパッドの端部をＬ字状に延ばした構成を示す概略平面図である。
符号の説明
１０…リードフレーム、１１…リードフレームのダイパッド、
１１ａ…突出部の根元部、１１ｂ…突出部の先端部、１１ｃ…突出部、
１１ｅ…溝、１１ｆ…スリット、１２…リードフレームのリード部、
２０…半導体素子、４０…ボンディングワイヤ、５０…モールド樹脂。

Claims (2)

  1. 半導体素子（２０）と、
    前記半導体素子（２０）が搭載されるダイパッド（１１）と、を備え、
    前記ダイパッド（１１）にはボンディングワイヤ（４０）が接続されており、
    前記半導体素子（２０）、前記ダイパッド（１１）および前記ボンディングワイヤ（４０）がモールド樹脂（５０）によって包み込まれるように封止されてなる半導体装置において、
    前記ダイパッド（１１）に接続された前記ボンディングワイヤ（４０）は複数あって、それぞれが前記ダイパッド（１１）と前記半導体素子（２０）とを接続しており、
    前記ダイパッド（１１）には、根元部（１１ａ）から前記半導体素子（２０）とは離れる方向へ延び途中でＵターンして先端部（１１ｂ）が前記半導体素子（２０）へ向かう方向へ延びるＵ字形状を有しさらに前記先端部（１１ｂ）が前記半導体素子（２０）と平行な方向に延びて全体がＧ字形状となっている突出部（１１ｃ）が、前記ダイパッド（１１）と前記半導体素子（２０）とを接続する前記複数のボンディングワイヤ（４０）の全てに対応して複数延設されており、
    前記複数の突出部（１１ｃ）のそれぞれの前記先端部（１１ｂ）に、前記ボンディングワイヤ（４０）が接続されていることを特徴とする半導体装置。
  2. 前記突出部（１１ｃ）のうち前記半導体素子（２０）へ向かう方向へ延びる部位に、溝（１１ｅ）もしくはスリット（１１ｆ）が設けられていることを特徴とする請求項１に記載の半導体装置。
JP2004209001A 2004-07-15 2004-07-15 半導体装置 Expired - Fee Related JP4305310B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004209001A JP4305310B2 (ja) 2004-07-15 2004-07-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004209001A JP4305310B2 (ja) 2004-07-15 2004-07-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2006032635A JP2006032635A (ja) 2006-02-02
JP4305310B2 true JP4305310B2 (ja) 2009-07-29

Family

ID=35898613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004209001A Expired - Fee Related JP4305310B2 (ja) 2004-07-15 2004-07-15 半導体装置

Country Status (1)

Country Link
JP (1) JP4305310B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5885987B2 (ja) * 2011-10-05 2016-03-16 ローム株式会社 半導体装置
JP2015233114A (ja) * 2014-05-13 2015-12-24 株式会社デンソー 半導体装置
JP6743802B2 (ja) * 2017-11-22 2020-08-19 Tdk株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0459957U (ja) * 1990-10-01 1992-05-22
JPH06104372A (ja) * 1992-09-22 1994-04-15 Matsushita Electric Ind Co Ltd 半導体装置
JP4390317B2 (ja) * 1999-07-02 2009-12-24 株式会社ルネサステクノロジ 樹脂封止型半導体パッケージ
JP2001313363A (ja) * 2000-05-01 2001-11-09 Rohm Co Ltd 樹脂封止型半導体装置

Also Published As

Publication number Publication date
JP2006032635A (ja) 2006-02-02

Similar Documents

Publication Publication Date Title
EP1952440B1 (en) Metal cuboid semiconductor device and method
KR102054385B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
US5367124A (en) Compliant lead for surface mounting a chip package to a substrate
US10930581B2 (en) Semiconductor package with wettable flank
US7473584B1 (en) Method for fabricating a fan-in leadframe semiconductor package
US7489021B2 (en) Lead frame with included passive devices
WO2007106487A2 (en) Methods of making qfn package with power and ground rings
JP2009124095A (ja) 半導体パッケージ及びその実装方法
WO1998018161A1 (en) Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape
US9147665B2 (en) High bond line thickness for semiconductor devices
JP2008501242A (ja) 可撓性リードフレーム構造および集積回路パッケージの形成方法
JP2000003988A (ja) リードフレームおよび半導体装置
JP4590961B2 (ja) 電子装置
US20020117740A1 (en) Lead frame for plastic molded type semiconductor package
JP4305310B2 (ja) 半導体装置
JP4387566B2 (ja) 樹脂封止型半導体装置
JPH0797594B2 (ja) 半導体集積回路装置
JP2006032774A (ja) 電子装置
KR100788341B1 (ko) 칩 적층형 반도체 패키지
WO2010111885A1 (en) Leadframe for ic package and method of manufacture
US20130020689A1 (en) Semiconductor device and method of packaging same
JP2006147918A (ja) 半導体装置
JP4728606B2 (ja) 電子装置
JP2001267484A (ja) 半導体装置およびその製造方法
JP4311294B2 (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090420

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140515

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees