JP4590961B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP4590961B2
JP4590961B2 JP2004211628A JP2004211628A JP4590961B2 JP 4590961 B2 JP4590961 B2 JP 4590961B2 JP 2004211628 A JP2004211628 A JP 2004211628A JP 2004211628 A JP2004211628 A JP 2004211628A JP 4590961 B2 JP4590961 B2 JP 4590961B2
Authority
JP
Japan
Prior art keywords
lead frame
conductive adhesive
recess
electronic device
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004211628A
Other languages
English (en)
Other versions
JP2006032775A (ja
Inventor
典久 今泉
岳史 石川
祐紀 眞田
宣正 半田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004211628A priority Critical patent/JP4590961B2/ja
Publication of JP2006032775A publication Critical patent/JP2006032775A/ja
Application granted granted Critical
Publication of JP4590961B2 publication Critical patent/JP4590961B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、導電性接着剤を介してリードフレーム上に電子部品を搭載してなる電子装置に関する。
従来より、導電性接着剤を介して、リードフレーム上に電子部品を搭載してなる電子装置が提案されている(たとえば、特許文献1参照)。
このものは、リードフレーム上の所望位置に、電子部品としてたとえばコンデンサなどの受動素子を、Agペーストなどの導電性接着剤を介して搭載し、その後、これらをエポキシ樹脂などのモールド樹脂により封止してなるものである。
しかしながら、電子部品をリードフレーム上に搭載する際に、部品搭載位置のずれや、導電性接着剤のはみ出しやブリード(つまり、導電性接着剤中の溶剤が流出し飛散する現象)によって周辺部が汚染されるといった問題がある。特に、モールド樹脂による封止を行うものの場合、当該汚染によってモールド樹脂の密着性が劣化し、モールド樹脂が剥離するといった問題が生じる。
この場合、リードフレームのうち電子部品のまわり位置する部位に凹部を設け、導電性接着剤のはみ出しやブリードを防止することが考えられる。
一方で、従来より、バスバーの部品搭載位置にチップ部品をはんだ付けする際に、はんだ付けランドに相当する箇所のバスバーに凹部を設けることにより、はんだフィレットを適切な形状に形成させるようにしたものが提案されている(たとえば、特許文献2、特許文献3参照)。
特開2003−86756号公報 特開2003−124416号公報 特開2004−128274号公報
ところで、上記特許文献2、特許文献3に記載のものについては、単に凹部を設けたものであり、部品搭載時の位置ずれが発生した場合には、はんだ濡れ時のセルフアライメントにより位置ずれを吸収することができる。
しかしながら、Agペーストなどの導電性接着剤のようなセルフアライメントができない接合材料を用いた場合には、位置ずれを吸収することができない。
そこで、導電性接着剤を用いてリードフレーム上に電子部品を搭載する場合には、部品の搭載位置ずれが生じないようにし、また、導電性接着剤のはみ出しやブリードを防止することが必要となる。
なぜならば、このような搭載位置ずれや、導電性接着剤のはみ出し・ブリードが生じる場合、これらを見込んだスペースを設け、これらが生じても許容されるようにすることが必要となり、電子部品の高密度実装が困難になるためである。
本発明は上記問題に鑑みてなされたものであり、導電性接着剤を介してリードフレーム上に電子部品を搭載してなる電子装置において、電子部品のより高密度な実装を可能にすることを目的とする。
上記目的を達成するため、請求項1に記載の発明では、導電性接着剤(20)を介して、リードフレーム(10)上に電子部品(30、40)を搭載してなる電子装置において、リードフレーム(10)のうち導電性接着剤(20)が配置される部位には、リードフレームの表面から凹んだ凹部(15)が形成されており、凹部(15)において導電性接着剤(20)を介して電子部品(30、40)が接合されているとともに、電子部品(30、40)の一部が凹部(15)内に入り込んでおり、凹部(15)は、当該凹部(15)の開口部側の側面(15a)が、当該開口部に向かって広がるテーパ形状となっているとともに、当該開口部に向かって広がるテーパ形状をなす側面よりも当該凹部(15)の底部側の側面(15a)が、開口部に向かってすぼまるテーパ形状となっており、電子部品(30、40)が搭載されたリードフレーム(10)における凹部(15)以外の部位にはボンディングワイヤ(50)が接続されており、リードフレーム(10)および電子部品(30、40)は、モールド樹脂(60)により封止されていることを特徴としている。
それによれば、導電性接着剤(20)を介してリードフレーム(10)上に電子部品(30、40)を搭載するとき、開口部に向かって広がるテーパ形状となっている凹部(15)の側面(15a)が、ガイドの役目をする。
そのため、電子部品(30、40)の一部が凹部(15)に入り込む際に、この凹部(15)の側面(15a)に沿って、電子部品(30、40)が狙いの位置に適切に案内され、位置ずれを防止することができる。
よって、本発明によれば、導電性接着剤(20)を介してリードフレーム(10)上に電子部品(30、40)を搭載してなる電子装置において、部品の搭載位置ずれを防止できることで、電子部品(30、40)のより高密度な実装を可能にできる。
また、導電性接着剤(20)を介してリードフレーム(10)上に電子部品(30、40)を搭載するとき、開口部に向かってすぼまるテーパ形状となっている凹部(15)の側面(15a)が、導電性接着剤(20)の凹部(15)からのはみ出しやブリードを適切に防止する。
そのため、本発明によれば、導電性接着剤(20)を介してリードフレーム(10)上に電子部品(30、40)を搭載してなる電子装置において、導電性接着剤(20)のはみ出し・ブリードを防止できることで、電子部品(30、40)のより高密度な実装を可能にできる。
特に、請求項に記載の電子装置において、導電性接着剤のはみ出しやブリードによる汚染によってモールド樹脂の密着性が劣化し、モールド樹脂が剥離するといった問題点を防止することができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る電子装置100の構成を示す概略平面図である。
図1に示されるように、電子装置100においては、リードフレーム10上には、導電性接着剤20を介して電子部品としてのICチップなどからなる半導体素子30が搭載され接合されている。また、リードフレーム10には、電子部品としての受動素子40が導電性接着剤20を介して搭載され接合されている。
ここで導電性接着剤20としては、Agペーストなどの樹脂に導電性フィラーを含有させたものが用いられ、受動素子40としては、たとえば、コンデンサや抵抗体などが採用される。
本例では、導電性接着剤20としては、Agペーストを採用し、受動素子40としてはチタン酸バリウムなどのセラミックからなり、両端にAgなどからなる電極41を有するチップコンデンサを採用している。
そして、この受動素子40は、その電極41において導電性接着剤20によりリードフレーム10と接合されている。このようなコンデンサは、電子装置におけるノイズ除去などのために設けられている。
また、図1に示されるように、半導体素子30、リードフレーム10、およびリードフレーム10のリード部12の各間は、ボンディングワイヤ50により接続されている。このボンディングワイヤ50は、AuやAlなどからなるものであり、通常のワイヤボンディング手法により形成することができる。
ここで、リードフレーム10は、Cuや42アロイなどの通常のリードフレーム材料を採用し、エッチングやプレスなどにより形成できるものである。そして、リードフレーム10には、ボンディングワイヤ50の種類や導電性接着剤20の種類などに応じて、その表面に適宜メッキ(たとえばAgメッキ)などの処理が施されている。
たとえば、半導体素子30や受動素子40が導電性接着剤20により接合され、ボンディングワイヤ50がAuからなる場合、リードフレーム10のうちこれら導電性接着剤20の配設部やボンディングワイヤ50との接続部にはAgメッキを施すことになる。
そして、これらリードフレーム10、半導体素子30、受動素子40、およびボンディングワイヤ50、すなわち装置100の全体がリード部12の一部(つまりアウターリード)が露出するように、モールド樹脂60により封止されている。このモールド樹脂60は、通常の電子分野で採用されるエポキシ樹脂などのモールド材料を採用し、トランスファーモールド法により形成されるものである。
このように、本実施形態の電子装置100は、大きくは、導電性接着剤20を介して、リードフレーム10上に電子部品30、40を搭載し、これらリードフレーム10および電子部品30、40をモールド樹脂60により封止してなる構成を有している。
さらに、図1に示されるように、本実施形態では、このような電子装置100において、リードフレーム10のうち導電性接着剤20が配置される部位には、リードフレーム10の表面から凹んだ凹部15が形成されている。この凹部15はプレス加工などにより形成可能なものである。
この凹部15の詳細構成について、図2、図3を参照して述べる。図2は、図1中の受動素子40の近傍を拡大して示す断面図、すなわち、受動素子40とリードフレーム10との接合部近傍を示す概略断面図である。また、図3は、リードフレーム10に形成された凹部15の斜視図である。
図2に示されるように、凹部15において導電性接着剤20を介して受動素子40が接合されているとともに、受動素子40の一部が凹部15内に入り込んでいる。そして、凹部15は、その側面15aが当該凹部15の開口部に向かって広がるテーパ形状となっている。なお、ここでは、受動素子40側の凹部15について述べたが、半導体素子30側の凹部15についても同様である。
この電子装置100の製造方法は、たとえば、次の通りである。Agペーストなどの上記導電性接着剤20をリードフレーム10における半導体素子30側の凹部15内に塗布し、半導体素子30をマウントして導電性接着剤20を硬化させる、
続いて、ワイヤボンディングを行って各ボンディングワイヤ50を形成する。これは、受動素子40を搭載してから、ワイヤボンディングを行うと、ワイヤボンディングのツールが、ボンディングワイヤ50の近傍に位置する受動素子40に当たるので、ワイヤボンディングがうまくできないためである。
次に、リードフレーム10における受動素子40側の凹部15内に導電性接着剤20を塗布し、受動素子40をマウントして導電性接着剤20を硬化させる。その後、トランスファーモールド成形などにより、モールド樹脂60による封止を行う。こうして、図1に示されるような電子装置100ができあがる。
ところで、本実施形態によれば、導電性接着剤20を介して、リードフレーム10上に電子部品30、40を搭載してなる電子装置において、リードフレーム10のうち導電性接着剤20が配置される部位には、リードフレーム10の表面から凹んだ凹部15が形成されており、凹部15において導電性接着剤20を介して電子部品30、40が接合されているとともに、電子部品30、40の一部が凹部15内に入り込んでおり、凹部15は、その側面15aが当該凹部15の開口部に向かって広がるテーパ形状となっていることを特徴とする電子装置100が提供される。
それによれば、導電性接着剤20を介してリードフレーム10上に電子部品30、40を搭載するとき、開口部に向かって広がるテーパ形状となっている凹部15の側面15aが、ガイドの役目をする。
そのため、電子部品30、40の一部が凹部15に入り込む際に、この凹部15の側面15aに沿って、電子部品30、40が狙いの位置に適切に案内され、位置ずれを防止することができる。
よって、本実施形態によれば、導電性接着剤20を介してリードフレーム10上に電子部品30、40を搭載してなる電子装置100において、部品の搭載位置ずれを防止できることで、電子部品30、40のより高密度な実装を可能にできる。
(第2実施形態)
図4は、本発明の第2実施形態に係る電子装置の要部の概略断面構成を示す図、すなわち、電子部品としての受動素子40とリードフレーム10との接合部近傍を示す概略断面図である。
本実施形態の電子装置も、全体は図示しないが、大きくは、導電性接着剤20を介して、リードフレーム10上に電子部品30、40を搭載し、これらリードフレーム10および電子部品30、40をモールド樹脂60により封止してなる構成を有している。
そして、図4に示されるように、本実施形態においては、リードフレーム10のうち導電性接着剤20が配置される部位には、リードフレームの表面から凹んだ凹部15が形成されており、凹部15において導電性接着剤20を介して電子部品としての受動素子40が接合されているとともに、受動素子40の一部が凹部15内に入り込んでおり、凹部15は、その側面15aが当該凹部15の開口部に向かってすぼまるテーパ形状となっている。
つまり、本実施形態では、凹部15の側面15aが、上記実施形態における凹部15の側面15aとは反対の傾斜となっており、いわゆる逆テーパ形状となっている。このような凹部15は、プレス加工を複数回行うことにより、形成することができる。
それによれば、導電性接着剤20を介してリードフレーム10上に電子部品30、40を搭載するとき、開口部に向かってすぼまるテーパ形状となっている凹部15の側面15aが、導電性接着剤20の凹部15からのはみ出しやブリードを適切に防止する。
そのため、本実施形態によれば、導電性接着剤20を介してリードフレーム10上に電子部品30、40を搭載してなる電子装置において、導電性接着剤20のはみ出し・ブリードを防止できることで、電子部品30、40のより高密度な実装を可能にできる。
ここで、本実施形態においても、リードフレーム10および電子部品30、40は、モールド樹脂60により封止されているものにできる。本実施形態の電子装置において、モールド樹脂60による封止を行うものとすれば、導電性接着剤のはみ出しやブリードによる汚染によってモールド樹脂の密着性が劣化し、モールド樹脂が剥離するといった問題を防止することができる。
[変形例]
ここで、本実施形態の変形例を挙げておく。
図5は、第1の変形例を示す概略断面図である。図5に示されるように、凹部15における逆テーパ形状の側面15aを電子部品40の端部に近づけてやれば、導電性接着剤20は毛細管現象などにより逆テーパ形状の側面15aに沿った形を形成する。
そのため、導電性接着剤20においてフィレットが形成され、接合信頼性が向上するため、好ましい。
図6は、第2の変形例を示す概略断面図である。本例では、逆テーパ形状の側面15aを有する凹部15において、側面15aにおける凹部15の開口部側の部分を上記第1実施形態に示されるようなテーパ形状としたものである。それによれば、本実施形態と上記第1実施形態とを組み合わせた効果が期待できる。
図7は、第3の変形例を示す概略断面図である。本例では、凹部15における開口部のエッジ形状の返しを複数とることができ、より導電性接着剤のはみ出しやブリードを抑制できる。さらに、リードフレーム10とモールド樹脂60との間の剥離を抑制しやすくできる。
(第3実施形態)
図8は、本発明の第3実施形態に係る電子装置の要部の概略断面構成を示す図、すなわち、電子部品としての受動素子40とリードフレーム10との接合部近傍を示す概略断面図である。
本実施形態では、図8に示されるように、凹部15の底部にさらに溝15bを設けている。図8(a)は上記第1実施形態の凹部15に対して溝15bを設けた例を示し、図8(b)は上記第2実施形態の凹部15に対して溝15bを設けた例を示す。
本実施形態によれば、上記実施形態の効果に加えて、さらに導電性接着剤のはみ出しやブリードを抑制しやすい構成を実現することができる。
(他の実施形態)
なお、上記実施形態に示されている各電子装置において、モールド樹脂60は無いものとしてもよい。
また、電子部品としては、上記した半導体素子30や受動素子40に限定されるものではなく、導電性接着剤を介してリードフレーム上に搭載されるものであれば、任意のものを採用することができる。
本発明の第1実施形態に係る電子装置の構成を示す概略平面図である。 図1中の受動素子の近傍を拡大して示す概略断面図である。 リードフレームに形成された凹部の斜視図である。 本発明の第2実施形態に係る電子装置の要部の概略断面図である。 上記第2実施形態における第1の変形例を示す概略断面図である。 上記第2実施形態における第2の変形例を示す概略断面図である。 上記第2実施形態における第3の変形例を示す概略断面図である。 本発明の第3実施形態に係る電子装置の要部の概略断面図である。
符号の説明
10…リードフレーム、15…凹部、15a…凹部の側面、
20…導電性接着剤、30…電子部品としての半導体素子、
40…電子部品としての受動素子、60…モールド樹脂。

Claims (1)

  1. 導電性接着剤(20)を介して、リードフレーム(10)上に電子部品(30、40)を搭載してなる電子装置において、
    前記リードフレーム(10)のうち前記導電性接着剤(20)が配置される部位には、前記リードフレームの表面から凹んだ凹部(15)が形成されており、
    前記凹部(15)において前記導電性接着剤(20)を介して前記電子部品(30、40)が接合されているとともに、前記電子部品(30、40)の一部が前記凹部(15)内に入り込んでおり、
    前記凹部(15)は、当該凹部(15)の開口部側の側面(15a)が、当該開口部に向かって広がるテーパ形状となっているとともに、当該開口部に向かって広がるテーパ形状をなす側面よりも当該凹部(15)の底部側の側面(15a)が、前記開口部に向かってすぼまるテーパ形状となっており、
    前記電子部品(30、40)が搭載された前記リードフレーム(10)における前記凹部(15)以外の部位にはボンディングワイヤ(50)が接続されており、
    前記リードフレーム(10)および前記電子部品(30、40)は、モールド樹脂(60)により封止されていることを特徴とする電子装置。
JP2004211628A 2004-07-20 2004-07-20 電子装置 Expired - Fee Related JP4590961B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004211628A JP4590961B2 (ja) 2004-07-20 2004-07-20 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004211628A JP4590961B2 (ja) 2004-07-20 2004-07-20 電子装置

Publications (2)

Publication Number Publication Date
JP2006032775A JP2006032775A (ja) 2006-02-02
JP4590961B2 true JP4590961B2 (ja) 2010-12-01

Family

ID=35898733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004211628A Expired - Fee Related JP4590961B2 (ja) 2004-07-20 2004-07-20 電子装置

Country Status (1)

Country Link
JP (1) JP4590961B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157500A (zh) * 2011-03-04 2011-08-17 南通富士通微电子股份有限公司 半导体封装

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4566799B2 (ja) * 2005-03-31 2010-10-20 大日本印刷株式会社 樹脂封止型電子部品内蔵半導体装置および電子部品内蔵リードフレーム
US20080013298A1 (en) * 2006-07-14 2008-01-17 Nirmal Sharma Methods and apparatus for passive attachment of components for integrated circuits
JP4661830B2 (ja) * 2007-06-15 2011-03-30 トヨタ自動車株式会社 パワーモジュール
JP2013077739A (ja) * 2011-09-30 2013-04-25 Kyocera Corp 配線基板ならびにその配線基板を備えた電子装置および電子モジュール装置
EP3128550B1 (en) 2014-04-04 2020-11-04 Mitsubishi Electric Corporation Semiconductor device
WO2016024333A1 (ja) * 2014-08-12 2016-02-18 新電元工業株式会社 半導体モジュール
JP6741416B2 (ja) 2015-12-03 2020-08-19 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
JP6402281B1 (ja) * 2017-05-19 2018-10-10 新電元工業株式会社 電子モジュール、接続体の製造方法及び電子モジュールの製造方法
DE102017111824A1 (de) * 2017-05-30 2018-12-06 Infineon Technologies Ag Package mit einer Komponente, die auf der Träger-Ebene verbunden ist
JP7290420B2 (ja) * 2019-01-22 2023-06-13 株式会社日立製作所 パワー半導体装置
JP7090579B2 (ja) * 2019-05-08 2022-06-24 三菱電機株式会社 半導体装置およびその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5739545A (en) * 1980-08-21 1982-03-04 Toshiba Corp Semiconductor device
JPS61255043A (ja) * 1985-05-07 1986-11-12 Canon Inc 電子部品装置
JPH03280452A (ja) * 1990-03-29 1991-12-11 Seiko Epson Corp 半導体装置
JPH0459956U (ja) * 1990-09-29 1992-05-22
JPH0634259U (ja) * 1992-09-30 1994-05-06 ミツミ電機株式会社 半導体装置のパッケージ構造
JPH09213868A (ja) * 1996-01-30 1997-08-15 Nec Corp マイクロ波半導体集積回路用リ−ドフレ−ム
JPH1093146A (ja) * 1997-10-20 1998-04-10 Nichia Chem Ind Ltd 発光ダイオード
JP2000223640A (ja) * 1999-01-29 2000-08-11 Nec Kyushu Ltd 半導体装置用リードフレーム、半導体装置、および半導体装置の製造方法
JP2003243595A (ja) * 2002-02-19 2003-08-29 New Japan Radio Co Ltd 受動部品内蔵型半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5739545A (en) * 1980-08-21 1982-03-04 Toshiba Corp Semiconductor device
JPS61255043A (ja) * 1985-05-07 1986-11-12 Canon Inc 電子部品装置
JPH03280452A (ja) * 1990-03-29 1991-12-11 Seiko Epson Corp 半導体装置
JPH0459956U (ja) * 1990-09-29 1992-05-22
JPH0634259U (ja) * 1992-09-30 1994-05-06 ミツミ電機株式会社 半導体装置のパッケージ構造
JPH09213868A (ja) * 1996-01-30 1997-08-15 Nec Corp マイクロ波半導体集積回路用リ−ドフレ−ム
JPH1093146A (ja) * 1997-10-20 1998-04-10 Nichia Chem Ind Ltd 発光ダイオード
JP2000223640A (ja) * 1999-01-29 2000-08-11 Nec Kyushu Ltd 半導体装置用リードフレーム、半導体装置、および半導体装置の製造方法
JP2003243595A (ja) * 2002-02-19 2003-08-29 New Japan Radio Co Ltd 受動部品内蔵型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157500A (zh) * 2011-03-04 2011-08-17 南通富士通微电子股份有限公司 半导体封装

Also Published As

Publication number Publication date
JP2006032775A (ja) 2006-02-02

Similar Documents

Publication Publication Date Title
JP2520575B2 (ja) 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法
JP6244147B2 (ja) 半導体装置の製造方法
JP3608205B2 (ja) 半導体装置及びその製造方法並びに回路基板
JP4308608B2 (ja) 半導体装置
JP4590961B2 (ja) 電子装置
JPH10308419A (ja) 半導体パッケージ及びその半導体実装構造
JP2009124095A (ja) 半導体パッケージ及びその実装方法
JP2008205253A (ja) 回路装置およびその製造方法
KR100277874B1 (ko) 초고집적회로 비·엘·피 스택 및 그 제조방법
JP5433997B2 (ja) 半導体装置及びその製造方法
KR100396869B1 (ko) 연성인쇄회로기판의 접합방법
JP4305310B2 (ja) 半導体装置
JP5104020B2 (ja) モールドパッケージ
JP4154464B2 (ja) 電子部品アセンブリの製造方法
JP4776012B2 (ja) 回路基板及び半導体装置
JP4728606B2 (ja) 電子装置
JP4641762B2 (ja) 光半導体装置
JP3566109B2 (ja) 樹脂封止型半導体装置
JP2007080889A (ja) 半導体装置
JP6923299B2 (ja) 半導体装置及び半導体装置の製造方法
JP2975783B2 (ja) リードフレームおよび半導体装置
JP2748620B2 (ja) 半導体装置
JP5093076B2 (ja) モールドパッケージおよびその製造方法
JP4760543B2 (ja) モールドパッケージおよびその製造方法
JPH06209065A (ja) 電子部品搭載装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091207

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4590961

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees