JPH0634259U - 半導体装置のパッケージ構造 - Google Patents

半導体装置のパッケージ構造

Info

Publication number
JPH0634259U
JPH0634259U JP074064U JP7406492U JPH0634259U JP H0634259 U JPH0634259 U JP H0634259U JP 074064 U JP074064 U JP 074064U JP 7406492 U JP7406492 U JP 7406492U JP H0634259 U JPH0634259 U JP H0634259U
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor element
lead frame
package structure
island portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP074064U
Other languages
English (en)
Inventor
誠司 楠田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP074064U priority Critical patent/JPH0634259U/ja
Publication of JPH0634259U publication Critical patent/JPH0634259U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】本考案は、簡単な工程により、リード部の強度
を損なうことなく、薄型に構成され得るようにした、半
導体装置のパッケージ構造を提供することを目的とす
る。 【構成】リードフレーム１１のアイランド部１１ａ上に
ダイボンディングされ、且つ該リードフレームのインナ
ーリード部１１ｂに対してワイヤボンディングされた半
導体素子１４と、該半導体素子と、上記アイランド部及
びインナーリード部を包囲するようにトランスファーモ
ールドにより成形されたエポキシ樹脂１５とから構成さ
れている、半導体装置のパッケージ構造において、該ア
イランド部の表面が、半導体素子がダイボンディングさ
れる領域にて、肉薄１１ｃに形成されているように、半
導体装置のパッケージ構造１０を構成する。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、リードフレームのアイランド部に、半導体素子をボンディングする ことにより、構成された半導体装置のパッケージ構造に関するものである。
【０００２】
【従来の技術】
従来、このような半導体装置は、例えば図５に示すように構成されている。即 ち、図５において、半導体装置１は、リードフレーム２のアイランド部２ａ上に 、導電性樹脂またはソルダー３によりダイボンディングされると共に、該リード フレーム２のインナーリード部２ｂに対して、金または銅等から成る極細線４に よりワイヤボンディングされた半導体素子５と、該半導体素子５，リードフレー ム２のアイランド部２ａ及びインナーリード部２ｂを包囲するようにトランスフ ァーモールドにより成形されたエポキシ樹脂６とから構成されている。
【０００３】
【考案が解決しようとする課題】
しかしながら、このように構成された半導体装置１のパッケージ構造によれば 、リードフレーム２の表面から、上方に向かって、半導体素子５及びその上にワ イヤボンディングされた極細線４が突出する構造となり、これらを完全に覆うよ うに形成されたエポキシ樹脂６は、さらに上方に向かって高く形成されることに なる。これにより、半導体装置１のパッケージ全体の厚さが、比較的厚くなって しまうことになる。
【０００４】 また、肉薄のリードフレームを使用しても同様に、パッケージの厚さを比較的 低く構成することが可能であるが、この場合、パッケージから外側に突出するリ ード部が、変形し易く、検査、梱包及び基板実装時の取り扱いに注意を要すると いう問題があった。
【０００５】 本考案は、以上の点に鑑み、簡単な工程により、リード部の強度を損なうこと なく、薄型に構成され得るようにした、半導体装置のパッケージ構造を提供する ことを目的としている。
【０００６】
【課題を解決するための手段】
上記目的は、リードフレームのアイランド部上にダイボンディングされ、且つ 該リードフレームのインナーリード部に対してワイヤボンディングされた半導体 素子と、該半導体素子と、上記アイランド部及びインナーリード部を覆うトラン スファーモールドにより成形されたエポキシ樹脂とから構成されている、半導体 装置のパッケージ構造において、該アイランド部が、肉薄に形成されていること を特徴とする、半導体装置のパッケージ構造により、達成される。
【０００７】
【作用】
上記構成によれば、半導体素子が載置されるべきアイランド部の表面が、肉薄 に形成されていることにより、アイランド部上に半導体素子をダイボンディング したとき、該半導体素子の上面は、該アイランド部の表面に対して、比較的低い 位置に位置することとなり、その上にワイヤボンディングし、さらにエポキシ樹 脂をトランスファーモールドしたとしても、全体の高さが、比較的低く形成され 得ることになり、薄型のパッケージ構造が得られることになる。
【０００８】 従って、該パッケージから外側に突出するリード部は、従来と同様の厚さに形 成されていることから、リード部が変形し難く、取り扱いが容易である。
【０００９】 また、アイランド部の表面を肉薄に形成するためには、例えばハーフエッチン グ等により、容易に加工され得ることから、簡単な構成により、製造され得るこ とになる。
【００１０】
【実施例】
以下、図面に示した実施例に基づいて、本考案を詳細に説明する。 図１は、本考案による半導体装置の一実施例を示している。
【００１１】 図１において、半導体装置１０は、リードフレーム１１のアイランド部１１ａ 上に、導電性樹脂またはソルダー１２によりダイボンディングされると共に、該 リードフレーム１１のインナーリード部１１ｂに対して、金または銅等から成る 極細線１３によりワイヤボンディングされた半導体素子１４と、該半導体素子１ ４，リードフレーム１１のアイランド部１１ａ及びインナーリード部１１ｂを包 囲するようにトランスファーモールドにより成形されたエポキシ樹脂１５とから 構成されている
【００１２】 以上の構成は、図３に示した従来の半導体装置１と同様の構成であるが、本考 案による半導体装置１０は、リードフレーム１１のアイランド部１１ａの表面に 、凹陥部１１ｃが形成されており、該凹陥部１１ｃ内に、半導体素子１４が載置 され、ダイボンディングにより固定され得るようになっている。
【００１３】 ここで、この凹陥部１１ｃの加工は、例えば図２に示すように、加工前のリー ドフレーム材料１６に対して、凹陥部１１ｃに相当する部分のみを、ハーフエッ チング等により加工することにより、行なわれ得る。
【００１４】 その後、該リードフレーム材料１６は、図３に示すように、プレス加工等によ って、リードフレーム加工することにより、アイランド部１１ａ及びインナーリ ード部１１ｂを形成するようになっている。
【００１５】 本考案による半導体装置１０は、以上のように構成されており、半導体素子１ ４が載置されるべきアイランド部１１ａの表面に、凹陥部１１ｃが設けられてお り、該凹陥部１１ｃの底面に、半導体素子１４が載置され且つダイボンディング により固定されるようになっている。
【００１６】 これにより、該半導体素子１４は、従来の半導体装置１に比較して、アイラン ド部１１ａの表面より低い位置に取り付けられ得ることになり、該半導体素子１ ４の高さが、比較的低くなる。従って、外形を形成するエポキシ樹脂１５の上面 も比較的低くなり、半導体装置１０全体が比較的薄型に構成され得ることになる 。
【００１７】 この際、リードフレーム１１自体は、従来と同じ厚さのリードフレーム材料か ら構成されているので、パッケージから外側に向かって突出するリード部は、従 来と同じ厚さである。従って、該リード部は、変形し難く、取り扱いが容易であ る。
【００１８】 図４は、本考案による半導体装置の変形例を示している。
【００１９】 ここで、上述の図１の対応する部分は、同一符号を付し、その詳細な説明を省 略する。
【００２０】 本変形例においては、アイランド部１１ａが上述の実施例に形成された凹陥部 １１ｃを有せず、単に平坦に形成されている。
【００２１】 この変形例においても、半導体装置２０は上述の実施例と同様、全体が比較的 薄型に構成され得る。
【００２２】 なお、本願考案の構成においては、半導体素子がアイランド部１１ａの表面よ り低い位置に取り付けられ得ることにより、インナーリード部１１ｂと半導体素 子１４とのワイヤボンドにおけるワイヤと半導体素子との接触による電気的なシ ョートを軽減できるという効果も有する。
【００２３】
【考案の効果】
以上述べたように、本考案によれば、簡単な工程により、リード部の強度を損 なうことなく、薄型のパッケージを構成され得るようにした、半導体装置のパッ ケージ構造が提供され得ることになる。
【図面の簡単な説明】
【図１】本考案による半導体装置の一実施例を示す概略
平面図である。
【図２】図１で使用するリードフレーム材料に凹陥部を
設けた状態を示し、（Ａ）は平面図、及び（Ｂ）は断面
図である。
【図３】図２のリードフレーム材料に対してリードフレ
ーム加工した状態の平面図である。
【図４】本考案による半導体装置の変形例を示す概略平
面図である。
【図５】従来の半導体装置の一例を示す断面図である。
【符号の説明】
１０，２０ 半導体装置 １１ リードフレーム １２ 導電性樹脂 １３ 極細線 １４ 半導体素子 １５ エポキシ樹脂 １６ リードフレーム材料

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】 リードフレームのアイランド部上にダイ
    ボンディングされ、且つ該リードフレームのインナーリ
    ード部に対してワイヤボンディングされた半導体素子
    と、該半導体素子と、上記アイランド部及びインナーリ
    ード部を覆うトランスファーモールドにより成形された
    エポキシ樹脂とから構成されている、半導体装置のパッ
    ケージ構造において、 該アイランド部が、肉薄に形成されていることを特徴と
    する、半導体装置のパッケージ構造。
JP074064U 1992-09-30 1992-09-30 半導体装置のパッケージ構造 Pending JPH0634259U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP074064U JPH0634259U (ja) 1992-09-30 1992-09-30 半導体装置のパッケージ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP074064U JPH0634259U (ja) 1992-09-30 1992-09-30 半導体装置のパッケージ構造

Publications (1)

Publication Number Publication Date
JPH0634259U true JPH0634259U (ja) 1994-05-06

Family

ID=13536397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP074064U Pending JPH0634259U (ja) 1992-09-30 1992-09-30 半導体装置のパッケージ構造

Country Status (1)

Country Link
JP (1) JPH0634259U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032775A (ja) * 2004-07-20 2006-02-02 Denso Corp 電子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032775A (ja) * 2004-07-20 2006-02-02 Denso Corp 電子装置
JP4590961B2 (ja) * 2004-07-20 2010-12-01 株式会社デンソー 電子装置

Similar Documents

Publication Publication Date Title
JPH08222681A (ja) 樹脂封止型半導体装置
JP2001015668A (ja) 樹脂封止型半導体パッケージ
US11495523B2 (en) Lead frame having a die pad with a plurality of grooves on an underside
US11037866B2 (en) Semiconductor device and method of manufacturing the same
JP3259377B2 (ja) 半導体装置
JPH0634259U (ja) 半導体装置のパッケージ構造
JP2001177007A (ja) 半導体装置及びその製造方法
JPS6336699Y2 (ja)
KR100920052B1 (ko) 반도체 패키지용 리드 프레임
JPH1012802A (ja) リードフレーム及びそれを用いた半導体装置
JPS62235763A (ja) 半導体装置用リ−ドフレ−ム
JP2707659B2 (ja) 樹脂封止型半導体装置
JPH0419805Y2 (ja)
KR100481927B1 (ko) 반도체패키지및그제조방법
JPH05121635A (ja) リードフレーム
JPH0391258A (ja) リードフレーム
JP2001358279A (ja) 半導体装置及びリードフレーム
JPS63283053A (ja) 半導体装置のリ−ドフレ−ム
JPH0531226U (ja) ダイボンデイングペーストはみ出し防止枠付き混成集積回路基板
JPH0629149U (ja) 樹脂封止型半導体装置
KR100753409B1 (ko) 초박형 패키지 및 그 제조방법
JPH0587966U (ja) リードフレーム
JPH0595074A (ja) 半導体装置
JPH04340731A (ja) 半導体装置の製造方法
JPH0834268B2 (ja) 樹脂封止型半導体装置