JP2001358279A - 半導体装置及びリードフレーム - Google Patents
半導体装置及びリードフレームInfo
- Publication number
- JP2001358279A JP2001358279A JP2000176548A JP2000176548A JP2001358279A JP 2001358279 A JP2001358279 A JP 2001358279A JP 2000176548 A JP2000176548 A JP 2000176548A JP 2000176548 A JP2000176548 A JP 2000176548A JP 2001358279 A JP2001358279 A JP 2001358279A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- lead
- semiconductor chip
- semiconductor device
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ダイパッドの強度不足や設備・治具との不整
合の問題を解決し、ワイヤとダイパッドの干渉のおそれ
を避けたノンリードタイプパッケージ構造の半導体装置
及びこれに用いるリードフレームを提供する。 【解決手段】リードフレーム２のダイパッド３に半導
体チップ５が搭載され、該チップに接続されて外部との
接続をとるパッケージからリード端子４を備え、モール
ド封止されてパッケージ構造をなす半導体装置におい
て、ダイパッドの半導体チップ搭載面にはハーフエッチ
ング７を施し、ダイパッド外周にはハーフエッチングを
施さないエリア９を備え、リードフレームには屈曲部８
を形成し、ダイパッド外周部にテーパ部１０を設ける。
上記のフレーム構造をなすリードフレーム２。
合の問題を解決し、ワイヤとダイパッドの干渉のおそれ
を避けたノンリードタイプパッケージ構造の半導体装置
及びこれに用いるリードフレームを提供する。 【解決手段】リードフレーム２のダイパッド３に半導
体チップ５が搭載され、該チップに接続されて外部との
接続をとるパッケージからリード端子４を備え、モール
ド封止されてパッケージ構造をなす半導体装置におい
て、ダイパッドの半導体チップ搭載面にはハーフエッチ
ング７を施し、ダイパッド外周にはハーフエッチングを
施さないエリア９を備え、リードフレームには屈曲部８
を形成し、ダイパッド外周部にテーパ部１０を設ける。
上記のフレーム構造をなすリードフレーム２。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びこ
れに用いるリードフレームに関する。本発明は特に、半
導体チップを載置するダイパッドと、該ダイパッドを支
持する吊りリードとを有するリードフレーム、及び該リ
ードフレームのダイパッドに半導体チップが搭載されて
なり、樹脂封止されてなる半導体装置に関する。本発明
は、たとえばＩＣチップをモールド封止したパッケージ
半導体装置及びこれに用いるリードフレームとして利用
することができる。
れに用いるリードフレームに関する。本発明は特に、半
導体チップを載置するダイパッドと、該ダイパッドを支
持する吊りリードとを有するリードフレーム、及び該リ
ードフレームのダイパッドに半導体チップが搭載されて
なり、樹脂封止されてなる半導体装置に関する。本発明
は、たとえばＩＣチップをモールド封止したパッケージ
半導体装置及びこれに用いるリードフレームとして利用
することができる。
【０００２】
【従来の技術】従来より、ＩＣパッケージ等のパッケー
ジ構造の半導体装置が知られている。従来のこの種のも
のとして、種々の提案がなされている。たとえば特開平
６−３５００１０号公報には、チップを搭載するマウン
トパッドをＩＣチップより小さくし、かつヒータインサ
ートを用いて剥がれやクラックを防止した技術が記載さ
れている。また、特開平８−２１３５２９号公報には、
リードフレームの各部の板厚を変え、かつリードフレー
ム形状を特定のものとすることにより、小型化と多端子
化に対応した技術が記載されている。また、特開平７−
２１１８５２号公報には、ダイパッド部の中央領域にハ
ーフエッチングを施して、薄型の樹脂封止型半導体装置
を得る技術が記載されている。しかしこれらの技術は、
アウターリードと称される外部突出型のリードを有し
て、これにより外部と接続をとる構造の半導体装置に係
るものである。
ジ構造の半導体装置が知られている。従来のこの種のも
のとして、種々の提案がなされている。たとえば特開平
６−３５００１０号公報には、チップを搭載するマウン
トパッドをＩＣチップより小さくし、かつヒータインサ
ートを用いて剥がれやクラックを防止した技術が記載さ
れている。また、特開平８−２１３５２９号公報には、
リードフレームの各部の板厚を変え、かつリードフレー
ム形状を特定のものとすることにより、小型化と多端子
化に対応した技術が記載されている。また、特開平７−
２１１８５２号公報には、ダイパッド部の中央領域にハ
ーフエッチングを施して、薄型の樹脂封止型半導体装置
を得る技術が記載されている。しかしこれらの技術は、
アウターリードと称される外部突出型のリードを有し
て、これにより外部と接続をとる構造の半導体装置に係
るものである。
【０００３】これに対して、半導体チップとワイヤ接続
されて外部との接続をとるインナーリードを備え、この
インナーリードはパッケージから非突出の構造をなすパ
ッケージ型半導体装置がある。これは外部に引き出され
ているリードがないという意味で、ノンリードタイプパ
ッケージ構造の半導体装置などと称されている。
されて外部との接続をとるインナーリードを備え、この
インナーリードはパッケージから非突出の構造をなすパ
ッケージ型半導体装置がある。これは外部に引き出され
ているリードがないという意味で、ノンリードタイプパ
ッケージ構造の半導体装置などと称されている。
【０００４】このようなパッケージから非突出のインナ
ーリードを有する構造の例として、たとえば図４に示す
ものがある。図４に示すのは、ノンリードタイプであ
り、かつフラットタイプであるモールドパッケージ構造
の半導体装置１であって、ノンリードフラットタイプパ
ッケージなどと称されている。図４（ａ）は上面図、
（ｂ）は裏面図、（ｃ）は側面図である。図示のように
この半導体装置１は全体として樹脂封止されて略平板状
のモールドパッケージ構造をなす。かつ端子４はパッケ
ージからは引き出されておらず、非突出の構造をなす。
ーリードを有する構造の例として、たとえば図４に示す
ものがある。図４に示すのは、ノンリードタイプであ
り、かつフラットタイプであるモールドパッケージ構造
の半導体装置１であって、ノンリードフラットタイプパ
ッケージなどと称されている。図４（ａ）は上面図、
（ｂ）は裏面図、（ｃ）は側面図である。図示のように
この半導体装置１は全体として樹脂封止されて略平板状
のモールドパッケージ構造をなす。かつ端子４はパッケ
ージからは引き出されておらず、非突出の構造をなす。
【０００５】すなわち図５にこのノンリードフラットタ
イプパッケージの半導体装置の内部を示すように、半導
体チップ５とワイヤ６（ここでは金線）によりボンディ
ングされたインナーリード４１の端面が、上記端子４を
構成するものである。端子４（インナーリード４１の端
面）は、パッケージの外表面と、ほぼ面一の位置にあ
る。なお図４中、符号３はチップ５を搭載するダイパッ
ドである。
イプパッケージの半導体装置の内部を示すように、半導
体チップ５とワイヤ６（ここでは金線）によりボンディ
ングされたインナーリード４１の端面が、上記端子４を
構成するものである。端子４（インナーリード４１の端
面）は、パッケージの外表面と、ほぼ面一の位置にあ
る。なお図４中、符号３はチップ５を搭載するダイパッ
ドである。
【０００６】パッケージ構造の半導体装置には、小型化
・多端子化に対応することが要請される。フラットタイ
プであれば、薄型化が要請される。また、ノンリードフ
ラットタイプパッケージでは、パッケージの裏面にダイ
パッドを露出させないようにする手段として、従来よ
り、ダイパッドの裏面部（チップ搭載側と逆の側）にハ
ーフエッチングを施したり（図６）、あるいはダイパッ
ドの裏面側においてリードフレームにディプレスを施す
（図７）ことが行われている。
・多端子化に対応することが要請される。フラットタイ
プであれば、薄型化が要請される。また、ノンリードフ
ラットタイプパッケージでは、パッケージの裏面にダイ
パッドを露出させないようにする手段として、従来よ
り、ダイパッドの裏面部（チップ搭載側と逆の側）にハ
ーフエッチングを施したり（図６）、あるいはダイパッ
ドの裏面側においてリードフレームにディプレスを施す
（図７）ことが行われている。
【０００７】しかし従来のこれらハーフエッチング構造
や、ディプレス構造には、問題点がある。ハーフエッチ
ング構造は、図６（図４のＡ−Ａ断面に相当）に示すよ
うに、ダイパッド３の裏面部をハーフエッチングしてハ
ーフエッチング部７とし、このエッチング部分に樹脂が
充填されるようにしたものであるが、これはハーフエッ
チングされた部分（ハーフエッチング部７）の厚さが他
より薄くなり、ダイパッド３そのものの強度が弱くな
る。このため、図８に符号Ｄで示すようにダイパッド３
の変形のおそれがある等、品質トラブルを招く可能性が
ある。また、ハーフエッチング深さのバラツキや表面状
態により、製造設備や治具との間にガタが生じて、生産
性の悪化、品質の劣化等をもたらすおそれがある。たと
えば図９に示すように、ワイヤボンド工程等において、
ハーフエッチングされた部分において治具７２とのガタ
７１が生じて、問題となることがある。
や、ディプレス構造には、問題点がある。ハーフエッチ
ング構造は、図６（図４のＡ−Ａ断面に相当）に示すよ
うに、ダイパッド３の裏面部をハーフエッチングしてハ
ーフエッチング部７とし、このエッチング部分に樹脂が
充填されるようにしたものであるが、これはハーフエッ
チングされた部分（ハーフエッチング部７）の厚さが他
より薄くなり、ダイパッド３そのものの強度が弱くな
る。このため、図８に符号Ｄで示すようにダイパッド３
の変形のおそれがある等、品質トラブルを招く可能性が
ある。また、ハーフエッチング深さのバラツキや表面状
態により、製造設備や治具との間にガタが生じて、生産
性の悪化、品質の劣化等をもたらすおそれがある。たと
えば図９に示すように、ワイヤボンド工程等において、
ハーフエッチングされた部分において治具７２とのガタ
７１が生じて、問題となることがある。
【０００８】また、ディプレス構造は、図７（図４のＡ
−Ａ断面に相当）に示すように、ダイパッドの裏面側に
おいてリードフレームにディプレス８を施し、形成され
た凹部に樹脂が充填されるようにしたものであるが、デ
ィプレス８を施すと図１０に符号６１で示すように、ボ
ンディング用のワイヤ６（ここでは金線）がパッケージ
の上面に飛び出す可能性があり、品質の悪化や、パッケ
ージ設計の自由度を阻害するなどの問題点がある。
−Ａ断面に相当）に示すように、ダイパッドの裏面側に
おいてリードフレームにディプレス８を施し、形成され
た凹部に樹脂が充填されるようにしたものであるが、デ
ィプレス８を施すと図１０に符号６１で示すように、ボ
ンディング用のワイヤ６（ここでは金線）がパッケージ
の上面に飛び出す可能性があり、品質の悪化や、パッケ
ージ設計の自由度を阻害するなどの問題点がある。
【０００９】上記問題を避けるために、ボンディング用
のワイヤ６（ここでは金線）を低ループ化してワイヤボ
ンドすると、この場合には図１１に符号Ｆで示すように
ダイパッド３外周部とワイヤ６（金線）とが接触するお
それが出る。このようにワイヤ６（金線）とダイパッド
３とが干渉すると、電気的ショートを起こすおそれが出
てくる。
のワイヤ６（ここでは金線）を低ループ化してワイヤボ
ンドすると、この場合には図１１に符号Ｆで示すように
ダイパッド３外周部とワイヤ６（金線）とが接触するお
それが出る。このようにワイヤ６（金線）とダイパッド
３とが干渉すると、電気的ショートを起こすおそれが出
てくる。
【００１０】
【発明が解決しようとする課題】本発明は、前記したよ
うな問題点を解消し、ノンリードタイプパッケージ構造
等の半導体装置について、上に述べたようなダイパッド
の強度不足や設備・治具との不具合による生産性の悪化
や品質の劣化という問題を解決し、また、ワイヤのパッ
ケージ上面への飛び出し等を防ぐためにワイヤを低ルー
プ化しても電気的ショートなどのおそれのない樹脂封止
半導体装置及びこれに用いるリードフレームを提供する
ことを目的とする。
うな問題点を解消し、ノンリードタイプパッケージ構造
等の半導体装置について、上に述べたようなダイパッド
の強度不足や設備・治具との不具合による生産性の悪化
や品質の劣化という問題を解決し、また、ワイヤのパッ
ケージ上面への飛び出し等を防ぐためにワイヤを低ルー
プ化しても電気的ショートなどのおそれのない樹脂封止
半導体装置及びこれに用いるリードフレームを提供する
ことを目的とする。
【００１１】
【課題を解決するための手段】本発明に係る半導体装置
は、ダイパッド上に載置された半導体チップと、前記ダ
イパッドを支持する吊りリードと、前記半導体チップと
導体配線により電気的に接続されたリード端子と、少な
くとも前記リード端子の裏面の一部を露出させた以外
の、前記ダイパッド、前記吊りリード、前記半導体チッ
プ及び導体配線の領域を樹脂で封止した半導体装置にお
いて、前記ダイパッドの半導体チップ搭載面は、外周稜
部のテーパ部と、外周縁部を残してハーフエッチングさ
れてなる前記半導体チップが載置される凹部とが形成さ
れ、前記吊りリードに、前記リード端子の露出面側に曲
げられた屈曲部とが形成されていることを特徴とするも
のである。
は、ダイパッド上に載置された半導体チップと、前記ダ
イパッドを支持する吊りリードと、前記半導体チップと
導体配線により電気的に接続されたリード端子と、少な
くとも前記リード端子の裏面の一部を露出させた以外
の、前記ダイパッド、前記吊りリード、前記半導体チッ
プ及び導体配線の領域を樹脂で封止した半導体装置にお
いて、前記ダイパッドの半導体チップ搭載面は、外周稜
部のテーパ部と、外周縁部を残してハーフエッチングさ
れてなる前記半導体チップが載置される凹部とが形成さ
れ、前記吊りリードに、前記リード端子の露出面側に曲
げられた屈曲部とが形成されていることを特徴とするも
のである。
【００１２】本発明に係るリードフレームは、上記本発
明に係る半導体装置に用いることができるものである。
すなわち、本発明に係るリードフレームは、少なくと
も、半導体チップを載置するダイパッドと、前記ダイパ
ッドを支持する吊りリードとを有するリードフレームに
おいて、前記ダイパッドが、外周稜部に形成されたテー
パ部と、前記テーパ部が形成された外周縁部を残してハ
ーフエッチングされ、前記半導体チップが載置される凹
部とを有し、前記吊りリードが、前記ダイパッドの前記
凹部が形成された面の反対面側に向かって凸になる形状
で曲げられた屈曲部を有することを特徴とするを特徴と
するものである。
明に係る半導体装置に用いることができるものである。
すなわち、本発明に係るリードフレームは、少なくと
も、半導体チップを載置するダイパッドと、前記ダイパ
ッドを支持する吊りリードとを有するリードフレームに
おいて、前記ダイパッドが、外周稜部に形成されたテー
パ部と、前記テーパ部が形成された外周縁部を残してハ
ーフエッチングされ、前記半導体チップが載置される凹
部とを有し、前記吊りリードが、前記ダイパッドの前記
凹部が形成された面の反対面側に向かって凸になる形状
で曲げられた屈曲部を有することを特徴とするを特徴と
するものである。
【００１３】本発明によれば、ダイパッドの半導体チッ
プ搭載面にハーフエッチングを施すので、ダイパッドの
裏面をハーフエッチングする場合と異なり、エッチング
バラツキや表面凹凸による治具や各種設備とのガタ発生
のおそれがなくなり、生産性の向上及び品質の向上を図
ることができる。また、ハーフエッチングしてはある
が、ダイパッド外周にはハーフエッチングを施さないエ
リアを備えるので、ダイパッド外周は厚いままであり、
ダイパッドの強度低下のおそれは小さい。また、このよ
うにダイパッドをハーフエッチングしてあるため、パッ
ケージ上面へのワイヤの飛び出しが無くなり、品質向上
を図れるとともに、パッケージ設計の自由度が広がる。
さらに、ディプレス加工を施しているので、ダイパッド
の強度が上がる。また、パッケージの薄肉化のため等
で、ワイヤの低ループ化を行った場合も、ダイパッドと
ワイヤとの接触等の干渉が防がれ、両者の干渉による電
気的ショート等の問題を避けることができる。
プ搭載面にハーフエッチングを施すので、ダイパッドの
裏面をハーフエッチングする場合と異なり、エッチング
バラツキや表面凹凸による治具や各種設備とのガタ発生
のおそれがなくなり、生産性の向上及び品質の向上を図
ることができる。また、ハーフエッチングしてはある
が、ダイパッド外周にはハーフエッチングを施さないエ
リアを備えるので、ダイパッド外周は厚いままであり、
ダイパッドの強度低下のおそれは小さい。また、このよ
うにダイパッドをハーフエッチングしてあるため、パッ
ケージ上面へのワイヤの飛び出しが無くなり、品質向上
を図れるとともに、パッケージ設計の自由度が広がる。
さらに、ディプレス加工を施しているので、ダイパッド
の強度が上がる。また、パッケージの薄肉化のため等
で、ワイヤの低ループ化を行った場合も、ダイパッドと
ワイヤとの接触等の干渉が防がれ、両者の干渉による電
気的ショート等の問題を避けることができる。
【００１４】なお上述の特開平６−３５００１０号公
報、特開平８−２１３５２９号公報、特開平７−２１１
８５２号公報には、ハーフエッチング構造を開示してい
るものもあるが、いずれもノンリードタイプパッケージ
構造の半導体装置に係るものではなく、また、本発明の
主要な構成を示すものではない。
報、特開平８−２１３５２９号公報、特開平７−２１１
８５２号公報には、ハーフエッチング構造を開示してい
るものもあるが、いずれもノンリードタイプパッケージ
構造の半導体装置に係るものではなく、また、本発明の
主要な構成を示すものではない。
【００１５】
【発明の実施の形態】以下、本発明の好ましい実施の形
態について、その具体例を図面を参照して説明する。な
お当然のことではあるが、本発明は図示実施の形態例に
限定されるものではない。
態について、その具体例を図面を参照して説明する。な
お当然のことではあるが、本発明は図示実施の形態例に
限定されるものではない。
【００１６】本実施の形態例は、樹脂封止型半導体装置
であって、ノンリードフラットタイプパッケージ型半導
体装置について、本発明を適用したものである。
であって、ノンリードフラットタイプパッケージ型半導
体装置について、本発明を適用したものである。
【００１７】図１に、本実施の形態例のリードフレーム
構造を、平面で示す。図２及び図３に、本実施の形態例
の半導体装置の断面図を示す。図１中、ダイパッド３に
ついて特に網点を施して示す部分が、ハーフエッチング
部７である（図２も参照）。このハーフエッチング部７
は、図２に示すように、ダイパッド３の半導体チップ５
の搭載面に設け、逆の側（裏面）はエッチングしない。
ダイパッド３の外周は、図１に白抜きで示すように、ハ
ーフエッチング無しの部分９とする（図２も参照）。す
なわち、ダイパッド３の外周稜部は図２に示すように、
ハーフエッチングを施さずにリードフレームの板厚のま
ま残されており、枠がついたような形となっている。こ
のようにダイパッド３の半導体チップ５の搭載面は、そ
の外周縁部を残してハーフエッチングされてなる。
構造を、平面で示す。図２及び図３に、本実施の形態例
の半導体装置の断面図を示す。図１中、ダイパッド３に
ついて特に網点を施して示す部分が、ハーフエッチング
部７である（図２も参照）。このハーフエッチング部７
は、図２に示すように、ダイパッド３の半導体チップ５
の搭載面に設け、逆の側（裏面）はエッチングしない。
ダイパッド３の外周は、図１に白抜きで示すように、ハ
ーフエッチング無しの部分９とする（図２も参照）。す
なわち、ダイパッド３の外周稜部は図２に示すように、
ハーフエッチングを施さずにリードフレームの板厚のま
ま残されており、枠がついたような形となっている。こ
のようにダイパッド３の半導体チップ５の搭載面は、そ
の外周縁部を残してハーフエッチングされてなる。
【００１８】本実施の形態例においては、リードフレー
ム２は、ダイパッド３を支える支持部をなす吊りリード
２１がダイパッドステーをなしており、該吊りリード
（ダイパッドステー）２１の部分において、パッケージ
上面すなわち半導体チップ搭載面側の方向に屈曲加工さ
れて屈曲部８（ディプレス部）が形成されている（図１
及び図３参照）。この屈曲（ディプレス）加工により、
図２及び図３に示すようにダイパッド３は上方へオフセ
ットされた構造になっている。
ム２は、ダイパッド３を支える支持部をなす吊りリード
２１がダイパッドステーをなしており、該吊りリード
（ダイパッドステー）２１の部分において、パッケージ
上面すなわち半導体チップ搭載面側の方向に屈曲加工さ
れて屈曲部８（ディプレス部）が形成されている（図１
及び図３参照）。この屈曲（ディプレス）加工により、
図２及び図３に示すようにダイパッド３は上方へオフセ
ットされた構造になっている。
【００１９】また本実施の形態例においては、図２に示
すように、ダイパッド３の外周のエッジをテーパ形状に
する。このテーパ１０により、ワイヤ６とダイパッド３
との干渉が防止され、接触によるショート等の問題が避
けられる。図２中、符号Ｇで、このダイパッド３のテー
パ１０によるワイヤ６との干渉の防止構造を示す。
すように、ダイパッド３の外周のエッジをテーパ形状に
する。このテーパ１０により、ワイヤ６とダイパッド３
との干渉が防止され、接触によるショート等の問題が避
けられる。図２中、符号Ｇで、このダイパッド３のテー
パ１０によるワイヤ６との干渉の防止構造を示す。
【００２０】上記のように本実施の形態例によれば、ダ
イパッド３の半導体チップ搭載面にハーフエッチングを
施し、ダイパッド３の裏面はハーフエッチングしないの
で、エッチングバラツキや表面凹凸による治具や各種設
備とのガタ発生のおそれがない。よって、生産性の向上
及び品質の向上を図ることができる。また、ダイパッド
３の外周にはハーフエッチングを施さないエリア（符号
９で示すハーフエッチング無しの部分）を備えるので、
ダイパッド外周は厚いままである。よって、ダイパッド
の強度は低下しない。かつ、このようにダイパッド３を
ハーフエッチングしてあるため、パッケージ上面へのワ
イヤ６の飛び出しが無く、品質向上を図れるとともに、
パッケージ設計の自由度が広がる。さらに、屈曲部８
（ディプレス部）を設けたので、ダイパッド３の強度が
上がる。また上述のように、パッケージの薄肉化のため
等で、ワイヤ６の低ループ化を行った場合も、ダイパッ
ド３とワイヤ６との接触等の干渉が防がれ、両者の干渉
による電気的ショート等の問題を避けることができる。
イパッド３の半導体チップ搭載面にハーフエッチングを
施し、ダイパッド３の裏面はハーフエッチングしないの
で、エッチングバラツキや表面凹凸による治具や各種設
備とのガタ発生のおそれがない。よって、生産性の向上
及び品質の向上を図ることができる。また、ダイパッド
３の外周にはハーフエッチングを施さないエリア（符号
９で示すハーフエッチング無しの部分）を備えるので、
ダイパッド外周は厚いままである。よって、ダイパッド
の強度は低下しない。かつ、このようにダイパッド３を
ハーフエッチングしてあるため、パッケージ上面へのワ
イヤ６の飛び出しが無く、品質向上を図れるとともに、
パッケージ設計の自由度が広がる。さらに、屈曲部８
（ディプレス部）を設けたので、ダイパッド３の強度が
上がる。また上述のように、パッケージの薄肉化のため
等で、ワイヤ６の低ループ化を行った場合も、ダイパッ
ド３とワイヤ６との接触等の干渉が防がれ、両者の干渉
による電気的ショート等の問題を避けることができる。
【００２１】
【発明の効果】上述したように、本発明によれば、ノン
リードタイプパッケージ構造等の半導体装置及びこれに
用いるリードフレームにおいて、ダイパッドの強度不足
や設備・治具との不具合による生産性の悪化や品質の劣
化という問題が解決できる。また、ワイヤを低ループ化
してもダイパッドとの干渉は防がれ、電気的ショートな
どのおそれは無い。
リードタイプパッケージ構造等の半導体装置及びこれに
用いるリードフレームにおいて、ダイパッドの強度不足
や設備・治具との不具合による生産性の悪化や品質の劣
化という問題が解決できる。また、ワイヤを低ループ化
してもダイパッドとの干渉は防がれ、電気的ショートな
どのおそれは無い。
【図１】 本発明の実施の形態例１に係るリードフレー
ムの構造を示す平面図である。
ムの構造を示す平面図である。
【図２】 本発明の実施の形態例１に係る半導体装置の
構造を示す断面図である。
構造を示す断面図である。
【図３】 本発明の実施の形態例１に係る半導体装置の
構造を示す断面図である。
構造を示す断面図である。
【図４】 従来技術を示し、ノンリードタイプパッケー
ジ構造を説明する図である。
ジ構造を説明する図である。
【図５】 従来技術を示し、ノンリードタイプパッケー
ジ構造の内部構造を説明する図である。
ジ構造の内部構造を説明する図である。
【図６】 従来の構造例を示す断面図である（ハーフエ
ッチング仕様）。
ッチング仕様）。
【図７】 従来の構造例を示す断面図である（ディプレ
ス仕様）。
ス仕様）。
【図８】 従来技術の問題点を示す図である。
【図９】 従来技術の問題点を示す図である。
【図１０】 従来技術の問題点を示す図である。
【図１１】 従来技術の問題点を示す図である。
１・・・半導体装置（ノンリードタイプパッケージ半導
体装置）、２・・・リードフレーム、２１・・・吊りリ
ード、３・・・ダイパッド、４１・・・インナーリー
ド、４・・・リード端子（外部非突出型）、５・・・半
導体チップ、６・・・ワイヤ（導体配線）、７・・・ハ
ーフエッチング部、８・・・屈曲部（ディプレス部）、
９・・・ハーフエッチング無しの部分、１０・・・テー
パ部。
体装置）、２・・・リードフレーム、２１・・・吊りリ
ード、３・・・ダイパッド、４１・・・インナーリー
ド、４・・・リード端子（外部非突出型）、５・・・半
導体チップ、６・・・ワイヤ（導体配線）、７・・・ハ
ーフエッチング部、８・・・屈曲部（ディプレス部）、
９・・・ハーフエッチング無しの部分、１０・・・テー
パ部。
Claims (2)
- 【請求項１】 ダイパッド上に載置された半導体チップ
と、 前記ダイパッドを支持する吊りリードと、 前記半導体チップと導体配線により電気的に接続された
リード端子と、 少なくとも前記リード端子の裏面の一部を露出させた以
外の、前記ダイパッド、前記吊りリード、前記半導体チ
ップ及び導体配線の領域を樹脂で封止した半導体装置に
おいて、 前記ダイパッドの半導体チップ搭載面は、 外周稜部のテーパ部と、 外周縁部を残してハーフエッチングされてなる、前記半
導体チップが載置される凹部とが形成され、 前記吊りリードに、前記リード端子の露出面側に曲げら
れた屈曲部とが形成されていることを特徴とする半導体
装置。 - 【請求項２】 少なくとも、 半導体チップを載置するダイパッドと、 前記ダイパッドを支持する吊りリードとを有するリード
フレームにおいて、 前記ダイパッドが、 外周稜部に形成されたテーパ部と、 前記テーパ部が形成された外周縁部を残してハーフエッ
チングされ、前記半導体チップが載置される凹部とを有
し、 前記吊りリードが、 前記ダイパッドの前記凹部が形成された面の反対面側に
向かって凸になる形状で曲げられた屈曲部を有すること
を特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000176548A JP2001358279A (ja) | 2000-06-13 | 2000-06-13 | 半導体装置及びリードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000176548A JP2001358279A (ja) | 2000-06-13 | 2000-06-13 | 半導体装置及びリードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001358279A true JP2001358279A (ja) | 2001-12-26 |
Family
ID=18678265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000176548A Pending JP2001358279A (ja) | 2000-06-13 | 2000-06-13 | 半導体装置及びリードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001358279A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004004005A1 (ja) * | 2002-07-01 | 2004-01-08 | Renesas Technology Corp. | 半導体装置およびその製造方法 |
| WO2005022633A1 (en) * | 2003-08-29 | 2005-03-10 | Infineon Technologies Ag | Chip support of a lead frame for an integrated circuit package |
| KR100541494B1 (ko) * | 2002-01-09 | 2006-01-16 | 마츠시타 덴끼 산교 가부시키가이샤 | 리드프레임 및 그 제조방법, 수지봉입형 반도체장치 및 그제조방법 |
-
2000
- 2000-06-13 JP JP2000176548A patent/JP2001358279A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100541494B1 (ko) * | 2002-01-09 | 2006-01-16 | 마츠시타 덴끼 산교 가부시키가이샤 | 리드프레임 및 그 제조방법, 수지봉입형 반도체장치 및 그제조방법 |
| US8193091B2 (en) | 2002-01-09 | 2012-06-05 | Panasonic Corporation | Resin encapsulated semiconductor device and method for manufacturing the same |
| WO2004004005A1 (ja) * | 2002-07-01 | 2004-01-08 | Renesas Technology Corp. | 半導体装置およびその製造方法 |
| WO2005022633A1 (en) * | 2003-08-29 | 2005-03-10 | Infineon Technologies Ag | Chip support of a lead frame for an integrated circuit package |
| US7411280B2 (en) | 2003-08-29 | 2008-08-12 | Infineon Technologies Ag | Chip support of a leadframe for an integrated circuit package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3169919B2 (ja) | ボールグリッドアレイ型半導体装置及びその製造方法 | |
| US6084292A (en) | Lead frame and semiconductor device using the lead frame | |
| JP4030200B2 (ja) | 半導体パッケージおよびその製造方法 | |
| WO2004004005A1 (ja) | 半導体装置およびその製造方法 | |
| US20050051877A1 (en) | Semiconductor package having high quantity of I/O connections and method for fabricating the same | |
| US6979886B2 (en) | Short-prevented lead frame and method for fabricating semiconductor package with the same | |
| JP2001015668A (ja) | 樹脂封止型半導体パッケージ | |
| JP2000294711A (ja) | リードフレーム | |
| JP2000114426A (ja) | 片面樹脂封止型半導体装置 | |
| JP2001358279A (ja) | 半導体装置及びリードフレーム | |
| JP4767115B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006269719A (ja) | 電子装置 | |
| JP2005311099A (ja) | 半導体装置及びその製造方法 | |
| JP2000183269A (ja) | Ｂｇａ型樹脂封止半導体装置 | |
| KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
| JP2003188332A (ja) | 半導体装置およびその製造方法 | |
| KR100321149B1 (ko) | 칩사이즈 패키지 | |
| KR0167276B1 (ko) | 비엘피 패키지 및 그 제조방법 | |
| JP2006049682A (ja) | 半導体装置及びその製造方法 | |
| JP2005135938A (ja) | 半導体装置およびその製造方法 | |
| KR20010053792A (ko) | 반도체 패키지 제조용 리드프레임 | |
| KR100253708B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR200313831Y1 (ko) | 바텀리드패키지 | |
| KR100658904B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
| JP2004200719A (ja) | 半導体装置 |