KR100321149B1 - 칩사이즈 패키지 - Google Patents

칩사이즈 패키지 Download PDF

Info

Publication number
KR100321149B1
KR100321149B1 KR1019990048914A KR19990048914A KR100321149B1 KR 100321149 B1 KR100321149 B1 KR 100321149B1 KR 1019990048914 A KR1019990048914 A KR 1019990048914A KR 19990048914 A KR19990048914 A KR 19990048914A KR 100321149 B1 KR100321149 B1 KR 100321149B1
Authority
KR
South Korea
Prior art keywords
board
lead
lead frame
encapsulant
semiconductor chip
Prior art date
Application number
KR1019990048914A
Other languages
English (en)
Other versions
KR20010045583A (ko
Inventor
이남수
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990048914A priority Critical patent/KR100321149B1/ko
Publication of KR20010045583A publication Critical patent/KR20010045583A/ko
Application granted granted Critical
Publication of KR100321149B1 publication Critical patent/KR100321149B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process

Abstract

본 발명은 칩 사이즈 패키지를 개시한다. 개시된 본 발명은, 반도체 칩의 밑면에 리드 프레임이 접착제로 부착된다. 리드 프레임의 인너 리드가 금속 와이어로 반도체 칩의 본딩 패드에 연결되는데, 인너 리드의 두께는 리드 프레임의 원래 두께와 동일하다. 리드 프레임의 밑면이 부분 식각되어서, 수 개의 돌출부가 형성된다. 각 돌출부 밑면과 리드 프레임의 아우터 리드가 노출되도록, 전체 결과물이 봉지제로 몰딩된다. 특히, 리드 프레임의 아우터 리드는 봉지제로부터 양측을 통해서 노출되고, 그의 외측면이 하부를 향하게 포밍된다. 돌출부 밑면에는 솔더 볼이 마운트되고, 솔더 볼과 아우터 리드가 보드에 각각 실장된다. 특히, 아우터 리드의 하단이 솔더 볼보다는 높은 위치에 있도록 포밍되어야 하는데, 그 이유는 아우터 리드의 하단이 솔더 볼보다 낮은 위치에 있는 상태에서, 그의 하단과 솔더 볼이 보드에 실장되면, 높은 위치에 있는 솔더 볼이 보드에 연결되지 않게 되는 사태를 방지하기 위함이다.

Description

칩 사이즈 패키지{chip size package}
본 발명은 칩 사이즈 패키지에 관한 것으로서, 보다 구체적으로는 기판에 실장되는 복수개의 솔더 볼을 갖는 칩 사이즈 패키지에 관한 것이다.
패키지의 한 예로서, 가장 범용으로 사용되고 있는 에스오제이(SOJ:Small Outline J-lead) 타입이 있고, 특수한 경우에 사용하는 지프(ZIP: Zigzag Inline Package) 타입이 있으며, 또 규격화되고 있는 메모리 카드(memory card)에 적합하도록 구성된 티에스오피(TSOP: Thin Small Outline Package) 타입 등이 있다.
이러한 패키지 제조 방법을 개략적으로 설명하면 다음과 같다.
먼저, 웨이퍼를 스크라이빙 라인을 따라 절단하는 소잉(sawing) 공정을 진행하여 개개의 반도체 칩으로 분리한 다음, 리드 프레임의 인너 리드를 각 반도체 칩에 부착하는 다이 어태치 공정을 진행한다.
이후, 일정 온도에서 일정 시간 동안 큐어링(curing)을 실시한 후, 반도체 칩의 패드와 리드 프레임의 인너 리드를 금속 와이어로 상호 연결시켜 전기적으로 연결시키는 와이어 본딩 공정을 수행한다.
와이어 본딩이 끝나면, 봉지제를 사용하여 반도체 칩을 몰딩하는 몰딩 공정을 수행한다. 이와 같이 반도체 칩을 몰딩해야만, 외부의 열적, 기계적 충격으로 부터 반도체 칩을 보호할 수가 있는 것이다.
상기와 같은 몰딩 공정이 완료된 후에는 아우터 리드을 도금하는 플래팅 공정, 아우터 리드를 지지하고 있는 댐바를 절단하는 트림 공정 및 기판에 실장이 용이하도록 아우터 리드를 소정 형태로 절곡 형성하는 포밍 공정을 진행하여, 패키지를 제조한다.
이러한 공정으로 제작되는 일반적인 패키지에 대해, 패키지의 경박화를 위해 제시된 칩 사이즈 패키지는 기판에 실장되는 수 개의 솔더 볼이 어레이식으로 배열된 구조로 이루어진다.
종래의 칩 사이즈 패키지 구조를 도 1을 참고로 하여 설명한다. 도 1에 도시된 바와 같이, 반도체 칩(1)의 밑면에 리드 프레임(3)이 접착제(7)로 부착되어 있다. 리드 프레임(3)의 인너 리드(3a)가 금속 와이어(4)로 반도체 칩(1)의 본딩 패드(2)에 연결되어 있다. 한편, 리드 프레임(3)의 밑면은 부분 식각되어서, 복수개의 돌출부(3b)가 리드 프레임(3)의 밑면에 형성되어 있다. 리드 프레임(3)의 돌출부(3b)와 인너 리드(3a)로부터 양측으로 연장된 아우터 리드가 노출되도록 전체 결과물이 봉지제(5)로 몰딩되어 있다. 봉지제(5)에서 노출된 돌출부(3b) 밑면에 솔더 볼(6)이 마운팅되어 있다. 특히, 아우터 리드가 봉지제(5)로부터 양측으로 노출되어 있으므로, 반도체 칩(1) 구동중에 발생되는 열이 아우터 리드를 통해서 외부로 용이하게 발산될 수가 있다.
그런데, 도 1에 도시된 칩 사이즈 패키지는 전술된 잇점 외에도 여러 가지 잇점을 갖고 있다. 그러나, 솔더 볼을 외부 접속 단자로 사용하는 모든 패키지가 안고 있는 근본적인 문제는 여전히 해결하고 있지 못하고 있는 상태이다.
근본적인 문제란 솔더 볼의 접합 강도이다. 보다 구체적으로 설명하면, 솔더 볼은 보드에 실장되어서, 패키지와 보드 사이에서 신호 전달 역할을 하게 된다. 따라서, 솔더 볼은 패키지와 보드간에 2개의 계면을 갖게 되는데, 이 계면들에서 크랙이 발생되므로써, 솔더 볼의 접합 강도가 취약해지는 것이 바로 근본적인 문제이다. 이러한 문제는 패키지 개발사들이 공통적으로 안고 있으면서 근본적으로는 해결하지 못하고 있는 상태이다.
솔더 볼의 계면들에서 크랙이 발생되는 원인을 도 2 내지 도 4를 참고로 하여 보다 구체적으로 설명한다. 도 2는 도 1에 도시된 칩 스캐일 패키지가 보드에 실장된 상태를 도시하고 있다. 즉, 솔더 볼(6)이 보드(8)에 실장되어서, 반도체 칩(1)과 보드(8)가 전기적으로 접속된 상태이다. 따라서, 반도체 칩(1)이 구동되면, 그의 전기 신호가 리드 프레임(3)과 솔더 볼(6)을 통해서 보드(8)로 전달되거나 또는 그 반대로 전달되므로써, 신호 전달이 이루어지게 된다. 이러한 반도체칩(1) 구동중에는 고온의 열이 자연적으로 발생하게 되므로, 이 열에 의해서 보드(8)와 봉지제(5)가 팽창하게 되고, 열이 제거되면 다시 수축하게 된다. 즉, 보드(8)와 봉지제(5)는 팽창과 수축 작용을 반복하게 되는데, 이러한 신축 동작시에 솔더 볼(6)의 계면에 크랙이 발생된다.
봉지제(5)의 열팽창계수보다 보드(8)의 열팽창계수가 크다는 것은 주지된 사실이다. 그러므로, 도 3 및 도 4와 같은 팽창과 수축시, 수직선을 중심으로 솔더 볼(6)의 하단이 좌측과 우측 각각으로 치우치게 되는 결과가 초래된다. 솔더 볼(6)이 상기와 같이 좌우로 치우치게 되는 현상이 반복되면, 당연히 솔더 볼(6)의 계면에서 크랙이 발생되어, 이러한 상태로 일정 시간이 경과하게 되면 전기 신호 경로가 오픈되는 사태가 초래된다.
솔더 볼의 계면이 크랙이 발생되는 원인은 전술된 설명이 주된 것이지만, 솔더 볼의 배치 위치와 자체 형상에도 있다. 기존의 패키지에서는, 솔더 볼의 기능을 하는 리드 프레임의 아우터 리드가 봉지제로부터 양측으로 노출되어서, 소정의 형상으로 포밍된 후 보드에 실장되도록 되어 있다. 즉, 아우터 리드는 반도체 칩의 하부가 아니라 양측에 배치되므로써, 반도체 칩과 보드간의 열팽창계수 차이로 인한 스트레스 영향을 덜 받게 된다. 또한, 솔더 볼의 형상은 명칭대로 구이므로, 보드와 접촉되는 면적이 평면인 아우터 리드보다는 절대적으로 좁아서, 솔더 볼의 접합 강도가 약화될 수밖에 없다.
본 발명은 이러한 사실들을 전제로 해서, 본원인이 선출원한 칩 스캐일 패키지가 갖고 있는 장점은 그대로 유지하면서 솔더 볼의 접합 강도를 획기적으로 강화시킬 수 있는 칩 스캐일 패키지를 제공하는데 목적이 있다.
도 1은 종래의 칩 사이즈 패키지를 나타낸 단면도.
도 2는 도 1에 도시된 패키지가 보드에 실장된 상태를 나타낸 단면도.
도 3 및 도 4는 도 2의 상태에서 열팽창계수 차이로 인해 솔더 볼이 좌우측으로 치우치게 되는 현상을 나타낸 도면.
도 5는 본 발명의 실시예 1에 따른 칩 사이즈 패키지를 나타낸 단면도.
도 6은 본 발명의 주요부인 아우터 리드를 포밍하는 방법을 나타낸 설명도.
도 7은 본 실시예 1에 따른 칩 사이즈 패키지가 보드에 실장된 상태를 나타낸 단면도.
도 8은 도 7의 Ⅶ 부위를 확대해서 나타낸 아우터 리드의 실장 상태 사시도.
도 9 및 도 10은 본 발명의 실시예 2에 따른 칩 사이즈 패키지를 보드에 실장하는 과정을 순차적으로 나타낸 사시도.
도 11은 본 발명의 실시예 3에 따른 칩 사이즈 패키지가 보드에 실장된 상태를 나타낸 단면도.
도 12는 본 발명의 실시예 4에 따른 칩 사이즈 패키지가 보드에 실장된 상태를 나타낸 단면도.
도 13은 본 발명의 실시예 5에 따른 칩 사이즈 패키지가 보드에 실장된 상태를 나타낸 단면도.
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 반도체 칩 11 ; 본딩 패드
20 ; 리드 프레임 21 ; 인너 리드
22 ; 돌출부 23 ; 아우터 리드
30 ; 접착제 40 ; 금속 와이어
50 ; 봉지제 60 ; 솔더 볼
80 ; 보드 90 ; 솔더 페이스트
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 칩 스캐일 패키지는 다음과 같은 구성으로 이루어진다.
반도체 칩의 밑면에 리드 프레임이 접착제로 부착된다. 리드 프레임의 인너 리드가 금속 와이어로 반도체 칩의 본딩 패드에 연결되는데, 인너 리드의 두께는 리드 프레임의 원래 두께와 동일하다. 리드 프레임의 밑면이 부분 식각되어서, 수 개의 돌출부가 형성된다. 각 돌출부 밑면과 리드 프레임의 아우터 리드가 노출되도록, 전체 결과물이 봉지제로 몰딩된다. 특히, 리드 프레임의 아우터 리드는 봉지제로부터 양측을 통해서 노출되고, 그의 외측면이 하부를 향하게 포밍된다. 돌출부 밑면에는 솔더 볼이 마운트되고, 솔더 볼과 아우터 리드가 보드에 각각 실장된다. 특히, 아우터 리드의 하단이 솔더 볼보다는 높은 위치에 있도록 포밍되어야 하는데, 그 이유는 아우터 리드의 하단이 솔더 볼보다 낮은 위치에 있는 상태에서, 그의 하단과 솔더 볼이 보드에 실장되면, 높은 위치에 있는 솔더 볼이 보드에 연결되지 않게 되는 사태를 방지하기 위함이다.
상기된 본 발명의 구성에 의하면, 리드 프레임의 아우터 리드도 보드에 실장되므로써, 반도체 칩과 보드간의 열팽창계수 차이로 인해 발생되는 스트레스가 반도체 칩 하부에 위치한 솔더 볼의 계면으로 전달되는 것을 아우터 리드가 억제하게 된다. 즉, 보드에 실장된 아우터 리드가 보드의 열팽창을 억제하게 되므로써, 솔더 볼의 하단이 좌우로 치우치는 현상이 억제된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
[실시예 1]
도 5는 본 발명의 실시예 1에 따른 칩 사이즈 패키지를 나타낸 단면도이고, 도 6은 본 발명의 주요부인 아우터 리드를 포밍하는 방법을 나타낸 설명도이며, 도 7은 본 실시예 1에 따른 칩 사이즈 패키지가 보드에 실장된 상태를 나타낸 단면도이고, 도 8은 도 7의 Ⅶ 부위를 확대해서 나타낸 아우터 리드의 실장 상태 사시도이다.
도 5에 도시된 바와 같이, 본 발명의 실시예 1에 따른 칩 사이즈 패키지는 종래 기술로 인용된 도 1에 도시된 패키지 구조와 거의 동일하다. 다만, 리드 프레임의 구조가 약간 상이한데, 이 상이한 부분이 패키지의 접합 강도에 커다란 영향을 주게 된다.
도 5에 도시된 칩 사이즈 패키지에 대해 다시 설명한다. 도 5에 도시된 바와 같이, 반도체 칩(10)은 상면과 하면을 갖는데, 본딩 패드(11)는 반도체 칩(10)의 하면 중앙에 배치된다. 리드 프레임(20)이 접착제(30)를 매개로 반도체 칩(10)의 밑면에 접착된다. 리드 프레임(20)의 밑면은 종래 기술에서 언급된 바와 같이, 부분 식각되어서, 자연적으로 수 개(3개)의 돌출부(22)가 리드 프레임(20)의 밑면에 형성된다. 절반 정도의 두께가 식각되어 제거된 리드 프레임(20)의 인너 리드(21)가 금속 와이어(40)를 매개로 본딩 패드(11)에 전기적으로 연결된다. 봉지제(50)는 종래 구조와 마찬가지로, 돌출부(22)의 밑면과 리드 프레임(20)의 아우터 리드(21), 즉 인너 리드(21)로부터 외곽으로 연장된 부분만이 노출되도록 전체 결과물을 몰딩한다. 솔더 볼(60)은 봉지제(50)로부터 노출된 돌출부(22) 밑면에 마운트된다.
여기서, 도 1에 도시된 종래 구조에서는, 봉지제로부터 노출되는 아우터 리드의 길이가 매우 짧다. 그 이유는, 종래의 아우터 리드는 열발산만이 주된 목적이므로, 봉지제로부터 노출되기만 하면 되기 때문이다. 그러나, 도 5에서 명백히 알 수 있는 바와 같이, 본 발명의 리드 프레임(20)의 아우터 리드(23), 즉 봉지제(50)로부터 노출되는 부분은 종래보다는 매우 길다. 그 이유는, 이 아우터 리드(23)가 열발산 뿐만이 아니라 보드에 실장되어 솔더 볼(60)의 접합 강도를 강화시키는 기능도 하기 때문이다.
따라서, 아우터 리드(23)는 전술된 바와 같이 보드에 실장될 수 있는 형상으로 이루어져야 하므로, 도 6에서와 같이 2개의 포밍 다이(70)를 사용해서 원래는 수평 연장되는 아우터 리드(23)를 그의 외측면이 하부를 향하도록, 즉 보드(80)에 대해 직교하는 방향을 향하도록 포밍한다. 이러한 포밍 공정은 기존의 패키지 공정에서 사용되는 포밍 다이(70)를 이용하면 되므로, 본 발명에 따른 패키지를 위해 별도의 공구나 설비를 제작할 필요는 없다.
한편, 도 6과 같은 포밍 공정시 유의할 점이 하나가 있는데, 그것은 바로 아우터 리드(23)의 하단 위치가 솔더 볼(60)의 하단보다는 약간 높은 위치에 있어야 한다는 것이다. 그 이유는, 도 7과 같이 솔더 볼(60)과 아우터 리드(23)를 같이 보드(80)에 실장할 때, 솔더 볼(60)이 보드(80)에 연결되지 않게 되는 경우를 방지하기 위함이다. 즉, 아우터 리드(23)가 솔더 볼(60)보다 더 밑에 위치하게 되면, 아우터 리드(23)가 먼저 보드(80)에 접촉하게 되므로, 이로 인하여 솔더 볼(60)이 보드(60)에 전기적으로 연결되지 않게 되는 사태를 방지하기 위함이다.
도 7은 본 발명의 실시예 1에 따른 칩 사이즈 패키지가 보드에 실장된 상태를 도시하고 있다. 도시된 바와 같이, 솔더 볼(60) 뿐만이 아니라 아우터 리드(23)도 솔더 페이스트(90)를 매개로 보드(80)에 같이 실장된다. 여기서, 전기 신호는 오직 솔더 볼(60)을 경유하게 되고, 절대로 아우터 리드(23)로는 흐르지 않게 된다. 즉, 아우터 리드(23)는 후술되겠지만, 솔더 볼(60)의 접합 강도 강화를 위해 보드(60)에 실장되므로, 아우터 리드(23)를 통해서는 전기 신호가 보드(80)로 전달되지 않아야 한다. 이를 위해서, 솔더 볼(60)은 보드(80)의 전극 패드, 즉 회로가 연결된 전극 패드에 연결되지만, 아우터 리드(23)는 절연체 또는 회로가 연결되지 않은 전극 패드상에 견고히 접합되기만 하면 된다.
도 8은 아우터 리드(23)가 솔더 페이스트(90)를 매개로 보드(80)에 견고히 실장된 상태를 확대해서 상세히 도시하고 있다. 종래에는, 패키지와 보드(80)가 접촉하는 면적이 오직 솔더 볼(60)로만 국한되어 매우 협소하다는 문제가 있었지만, 본 발명에서는 도 8과 같이 솔더 볼(60) 뿐만이 아니라 아우터 리드(23)의 평면이 추가되므로, 접촉 면적이 대폭 확장된다. 이와 같이 패키지와 보드(80)간의 접촉 면적이 확장되면, 즉 패키지의 실장 면적이 확장되면, 실장 강도가 강화됨은 당연하다. 결과적으로, 솔더 볼(60)의 접합 강도 역시 강화됨은 명백하다.
게다가, 보드(80)에 실장된 아우터 리드(23)는 다음과 같은 작용을 하게 되므로써, 솔더 볼(60)의 접합 강도를 한층 더 강화시킨다. 솔더 볼(60)의 계면에서크랙이 발생되는 원인은 종래 기술에서 상세히 언급되었으므로, 반복하여 설명하지는 않는다. 즉, 열팽창계수 차이로 인해서 보드(80)가 반도체 칩(10)보다 2배 정도 이상으로 신축하는 것이 크랙의 주된 요인이므로, 보드(80)의 신축 정도가 줄면 당연히 크랙 발생도 억제된다. 도 7 및 도 8에서와 같이, 아우터 리드(23)가 넓은 면적에 걸쳐 보드(80)에 실장된 상태이므로, 이 아우터 리드(23)에 의해 보드(80)의 신축 동작이 방해받게 된다. 따라서, 보드(80)의 신축 정도가 반도체 칩(10)과 거의 동일한 정도로 제한되므로, 도 3 및 도 4와 같이 솔더 볼의 하단이 좌우로 치우치는 현상이 억제된다.
[실시예 2]
도 9 및 도 10은 본 발명의 실시예 2에 따른 칩 사이즈 패키지를 보드에 실장하는 과정을 순차적으로 나타낸 사시도이다.
먼저, 도 9에 도시된 바와 같이, 아우터 리드(23)의 하단면은 실시예 1과 같이 단순 평면이 아니라, 돌기부(24)를 갖는다. 또한, 돌기부(23)가 삽입되는 비아홀(82)이 보드(80)에 형성된다. 도 10과 같이, 솔더 페이스트(90)를 매개로 아우터 리드(23)와 보드(80)간의 접합은 금속 접합이 되어야 하므로, 도 9와 같이 비아홀(82)의 내벽과 주위 부분이 금속막으로 도금됨은 당연하다.
즉, 본 실시예 2에서는 아우터 리드(23)의 하단이 단순히 보드(80)에 맞대어진 상태로 실장되는 것이 아니라 그의 돌기부(24)가 도금된 비아홀(82)에 삽입된 상태로 실장된다는 점에서 실시예 1과 약간 상이하다.
이러한 구조를 채용하는 이유 역시 솔더 볼(60)의 접합 강도를 더욱 강화시키기 위함이다. 즉, 아우터 리드(23)를 보드(80)에 실장시키는 이유는 보드(80)의 신축 정도를 줄이기 위함이고, 이러한 기능은 아우터 리드(23)가 보다 견고히 보드(80)에 실장될수록 더욱 잘 발휘될 수가 있다. 따라서, 아우터 리드(23)가 실시예 1과 같이 단순히 보드(80)에 맞대어지는 것보다는, 본 실시예 2와 같이 삽입식으로 결합되면, 아우터 리드(23)의 기능이 더욱 향상될 것임은 명백하다.
[실시예 3]
도 11은 본 발명의 실시예 3에 따른 칩 사이즈 패키지가 보드에 실장된 상태를 도시하고 있다. 도시된 바와 같이, 아우터 리드(25)가 하부를 향하는 것이 아니라 보드(80)와 평행하게 연장된다. 즉, 아우터 리드(25)는 2개소에서 절곡되어서, 수평하게 연장된 부분의 밑면 전체가 솔더 페이스트(90)를 매개로 보드(80)에 실장된다. 아우터 리드(25)의 이러한 구조 역시도 접촉 면적을 보다 늘이기 위함이고, 접촉 면적의 증대에 따른 효과는 전술된 바와 같다.
[실시예 4]
도 12는 본 발명의 실시예 4에 따른 칩 사이즈 패키지가 보드에 실장된 상태를 도시하고 있다. 도 12에 도시된 바와 같이, 실시예 4에 따른 리드 프레임은 도 1에 도시된 종래 패키지의 리드 프레임 구조와 동일하고, 대신에 본 발명에 따른 원리 적용을 위해서 리드(101)를 갖는 방열판(100)이 채용된다.
방열판(100)은 봉지제(50)로 몰딩전에 반도체 칩(10)의 상면에 접착되어서, 그의 상면과 리드(101)만이 봉지제(50)로부터 노출된다. 특히, 리드(101)는 봉지제(50)의 양측을 통해 노출된다. 따라서, 봉지제(50)로부터 노출된방열판(100)의 상면과 리드(101)는 우선적으로 열발산 기능을 하게 된다. 특히, 전술된 바대로 본 발명의 원리가 적용되도록, 리드(101)는 리드 프레임(20) 대신에 보드(80)에 실장되므로써, 앞서 기술된 리드 프레임의 아우터 리드가 행하는 기능을 대신 발휘하게 된다.
이러한 구조는 효과적인 열발산을 위해 방열판(100)을 갖는 칩 사이즈 패키지에서, 전기 신호 전달 경로를 위한 리드 프레임 구조는 그대로 유지시키면서 방열판(100)의 형상만을 변경하므로써, 솔더 볼(60)의 접합 강도를 강화시키기 위함이다.
[실시예 5]
도 13은 실시예 4에서 변형된 실시예 5에 따른 칩 사이즈 패키지가 보드에 실장된 상태를 도시하고 있다. 도시된 바와 같이, 방열판(110)이 실시예 4와 같이 봉지제(50) 내부에 위치하지 않고 외부에 위치한다. 따라서, 방열판(110)은 몰딩 공정후 패키지에 적용된다.
그러므로, 방열판(110)은 봉지제(50)에 의해 직접 지지를 받지 못하게 되고, 대신에 몰딩시 봉지제(50)의 상면에는 대략 사다리꼴 형상의 걸림홈(112)이 형성된다. 한편, 방열판(110)에는 걸림홈(112)에 삽입되는 걸림부(51)가 돌출,형성된다. 방열판(110)이 실시예 4와 같이 리드(111)를 갖는 것은 동일하다. 이 리드(111)가 보드(80)에 실장되어, 전술된 효과를 발휘함은 물론이다.
이상에서 설명한 바와 같이 본 발명에 의하면, 봉지제의 양측을 통해 노출된리드 프레임의 아우터 리드가 보드에 실장되므로써, 보드의 신축 동작이 억제되어 솔더 볼의 계면에 크랙 발생이 억제된다.
또한, 보드에 실장되는 아우터 리드로 인해서 패키지의 실장 면적이 대폭 확장되므로, 패키지의 접합 강도 역시도 강화된다. 결과적으로, 솔더 볼의 접합 강도가 대폭 강화된다.
이상에서는 본 발명에 의한 칩 사이즈 패키지를 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (8)

  1. 본딩 패드를 갖는 반도체 칩;
    인너 및 아우터 리드로 구성되어 상기 반도체 칩의 본딩 패드 형성면에 접착되고, 밑면에는 최소한 하나 이상의 돌출부가 형성된 리드 프레임;
    상기 리드 프레임의 인너 리드와 반도체 칩의 본딩 패드를 전기적으로 연결하는 금속 와이어;
    상기 리드 프레임의 돌출부 밑면과 아우터 리드가 노출되도록, 전체 결과물을 몰딩하는 봉지제; 및
    상기 봉지제로부터 노출된 돌출부 밑면에 마운트되어, 보드에 실장되는 솔더 볼을 포함하고,
    상기 아우터 리드는 봉지제의 양측을 통해 노출되어서, 상기 보드의 신축을 억제하기 위해 상기 솔더 볼과 함께 보드에 실장되는 것을 특징으로 하는 칩 사이즈 패키지.
  2. 제 1 항에 있어서, 상기 보드와 평행한 아우터 리드의 면에, 상기 보드에 형성된 비아홀에 삽입되는 돌기부가 형성된 것을 특징으로 하는 칩 사이즈 패키지.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 아우터 리드는 보드와 직교하는 방향으로 연장되는 것을 특징으로 하는 칩 사이즈 패키지.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 아우터 리드는 보드와 평행하게 연장되는 것을 특징으로 하는 칩 사이즈 패키지.
  5. 제 1 항에 있어서, 상기 보드와 평행한 아우터 리드의 면은, 상기 솔더 볼이 아우터 리드보다 보드에 먼저 접촉하도록, 상기 솔더 볼의 하단보다 높게 위치하는 것을 특징으로 하는 칩 사이즈 패키지.
  6. 본딩 패드를 갖는 반도체 칩;
    인너 및 아우터 리드로 구성되어 상기 반도체 칩의 본딩 패드 형성면에 접착되고, 밑면에는 최소한 하나 이상의 돌출부가 형성된 리드 프레임;
    상기 리드 프레임의 인너 리드와 반도체 칩의 본딩 패드를 전기적으로 연결하는 금속 와이어;
    상기 리드 프레임의 돌출부 밑면과 아우터 리드가 노출되도록, 전체 결과물을 몰딩하는 봉지제;
    상기 봉지제로부터 노출된 돌출부 밑면에 마운트되어, 보드에 실장되는 솔더 볼; 및
    상기 반도체 칩의 본딩 패드 형성면 반대편에 배치되어 상기 봉지제에 의해 지지되고, 상기 봉지제로부터 양측을 통해 노출되어서 상기 보드의 신축을 억제하기 위해 상기 솔더 볼과 함께 보드에 실장되는 리드를 갖는 방열판을 포함하는 것을 특징으로 하는 칩 사이즈 패키지.
  7. 제 6 항에 있어서, 상기 방열판은 반도체 칩의 본딩 패드 형성면의 반대면에 접착되고, 상기 접합면의 반대면은 봉지제로부터 노출된 것을 특징으로 하는 칩 사이즈 패키지.
  8. 제 6 항에 있어서, 상기 방열판에 걸림부가 형성되고, 상기 걸림부가 삽입되는 걸림홈이 상기 봉지제에 형성된 것을 특징으로 하는 칩 사이즈 패키지.
KR1019990048914A 1999-11-05 1999-11-05 칩사이즈 패키지 KR100321149B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990048914A KR100321149B1 (ko) 1999-11-05 1999-11-05 칩사이즈 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990048914A KR100321149B1 (ko) 1999-11-05 1999-11-05 칩사이즈 패키지

Publications (2)

Publication Number Publication Date
KR20010045583A KR20010045583A (ko) 2001-06-05
KR100321149B1 true KR100321149B1 (ko) 2002-03-18

Family

ID=19618781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990048914A KR100321149B1 (ko) 1999-11-05 1999-11-05 칩사이즈 패키지

Country Status (1)

Country Link
KR (1) KR100321149B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900235B1 (ko) * 2007-11-30 2009-05-29 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20010045583A (ko) 2001-06-05

Similar Documents

Publication Publication Date Title
KR860000410B1 (ko) 반도체장치 및 그 조립방법
KR940007757Y1 (ko) 반도체 패키지
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
JP2001313363A (ja) 樹脂封止型半導体装置
KR20020066483A (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
GB2317989A (en) Lead frames for semiconductor packages
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
US4278991A (en) IC Package with heat sink and minimal cross-sectional area
JPH11214606A (ja) 樹脂封止型半導体装置及びリードフレーム
KR19980042513A (ko) 반도체장치 및 반도체장치용 리이드프레임
KR100321149B1 (ko) 칩사이즈 패키지
JP2000196005A (ja) 半導体装置
KR100333386B1 (ko) 칩 스캐일 패키지
KR100372117B1 (ko) 다핀형 리드프레임
KR100440789B1 (ko) 반도체 패키지와 이것의 제조방법
KR100575859B1 (ko) 볼 그리드 어레이 패키지
KR0152902B1 (ko) 버텀리드형 반도체 패키지의 구조 및 그 제조방법
JP3036597B1 (ja) 半導体装置用リードフレーム
KR100253314B1 (ko) 스터드 비지에이 패키지 및 그 제조방법
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
KR100324932B1 (ko) 칩 사이즈 패키지
KR100207903B1 (ko) 단차진 구멍이 형성된 다이 패드를 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지
JPH0250438A (ja) 半導体記憶装置
JP3574718B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee