JP2000196005A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000196005A JP2000196005A JP36787498A JP36787498A JP2000196005A JP 2000196005 A JP2000196005 A JP 2000196005A JP 36787498 A JP36787498 A JP 36787498A JP 36787498 A JP36787498 A JP 36787498A JP 2000196005 A JP2000196005 A JP 2000196005A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead
- external terminal
- sealing resin
- terminal portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
脂封止型半導体装置において、リード10の外部端子部
13と封止樹脂20との境界部P部での外部端子部の下
面13b上への薄バリの発生を抑制する。 【解決手段】リ−ド10の連結部12が外部端子部13
と接続する第1の端部の外部端子部の下面13b側の面
に連結部12の幅全体を横断する凹部を形成する。
Description
装置に関し、特に薄型の半導体装置を実現するSON
(Small Outline Non‐lead P
ackage)構造のように、リードの外部端子部の一
部が下面が露出しながら封止樹脂に埋め込まれ且つ外部
端子部の下面と封止樹脂底面とがほぼ平坦になっている
構造の樹脂封止型半導体装置のリードの構造に関する。
する要求はますます強まっている。この要求への一つの
対応策として、SON(Small Outline
Non‐lead Package)構造のように、封
止樹脂底面からリードを露出させた構造の樹脂封止型半
導体装置が提案されている。
第1の従来例を模式的に示す図であり、図8(a)は、
図1のA−A’部断面に相当する第1の従来例の断面
図、図8(b)は、第1の従来例の樹脂封止半導体装置
100を裏面から見た平面図である。
100のデプレス曲げ加工されたリード110は、半導
体チップ140と例えばボンディング線150で電気的
に接続される内部端子部111,連結部112及び外部
端子部113を含んでなり、内部端子部111と連結部
112との接続部及び連結部112と外部端子部113
との接続部でそれぞれ曲げ加工が施されている。また半
導体チップ140はアイランド130に図示されていな
い導電性接着剤等を介して搭載・固着され、内部端子部
111,連結部112,外部端子部113の一部,アイ
ランド130及び半導体チップ140が封止樹脂120
で封止されている。更に、外部端子部113の下面は封
止樹脂120の底面とほぼ平坦になっており且つ封止樹
脂120で被覆されず、露出している。
40940号公報には、この種の樹脂封止型半導体装置
が、そのの製造方法と共に開示されている。
開示されている製造方法を示す断面図である。図9を参
照すると、第2の従来例の半導体装置200では、平板
状の支持部271の一方の面に凸状の電極210,23
0が設けられたリードフレーム270を用い、この電極
230上に接着剤231を塗布して集積回路素子240
を搭載し、電極210と集積回路素子240とを接続体
250によって接続し、少なくとも集積回路素子240
と接続体250とを封止樹脂220で覆った後に、支持
部271の他方の面を電極210が露出するまで除去す
る(例えば、砥石290を備えた平面研削盤による研削
による)ことにより、外部接続用端子が形成されてい
る。
おいては、図8(a)に示すようにリードのデプレス加
工の際、連結部112と外部端子部113との接続部で
の曲げ加工ではエッジ(角部)が得られず、R部(丸
み)がついてしまう。このため、樹脂封止の際に、図8
(b)に示すようにリードと封止樹脂の境界部(図8
(b)のQ部)に薄い樹脂バリが不規則に発生し、外部
端子部の露出面の形状が安定しないという欠点が有り、
この樹脂バリを低減することが求められていた。
いると、電極210(リード)と封止樹脂220の境界
部での薄い樹脂バリの不規則な発生は抑制されるが、通
常の組立工程の他に裏面研磨加工という追加工程が必要
であり、組立加工費が上がってしまうという問題があっ
た。
底面からリードを露出させた構造の樹脂封止型半導体装
置において、リードの外部端子部と封止樹脂との境界部
での外部端子部上への薄い樹脂バリの発生を抑制して外
部端子部露出面の形状を安定化させた封止型半導体装置
を、樹脂封止後の裏面研磨加工のような工程追加をする
ことなく、安価に提供することを目的とするものであ
る。
半導体チップと、この半導体チップと電気的に接続され
ているリードと、前記半導体チップ及び少なくとも前記
リードの一部を封止する封止樹脂とを含む半導体装置に
おいて、前記リードは少なくとも、前記半導体チップと
電気的に接続される内部端子部と、前記半導体装置を回
路基板に実装する際にこの回路基板上の導体に接続され
る外部端子部と、前記内部端子部と前記外部端子部とを
連結する連結部とを含んでなり、この連結部の前記外部
端子部と接続している第1の端部に前記連結部を幅方向
に横断する凹部を有し、少なくとも前記半導体チップと
前記リードの前記内部端子部と前記凹部を含む前記連結
部と前記外部端子部の一部が前記封止樹脂に封止され且
つ前記外部端子部の下面は前記封止樹脂の底面に露出し
ていることを特徴としている。
少なくとも凹部でデプレス曲げ加工されており、また凹
部形成面はこの曲げ方向に対して反対側が好ましい。
化学的なエッチング或いはコイニング処理により形成す
ることができる。
しながら良好なデプレス曲げ加工形状を得るために、リ
ード厚さの1/4〜2/3程度であることが好ましい。
装置を回路基板に実装する際に回路基板上の導体と当接
する外部端子部の面が、封止樹脂の底面と平坦になるよ
うに、或いは連結部に形成されている凹部の深さを超え
ない範囲で封止樹脂の底面から突出させることができ
る。
して説明する。
リードを具備している例を用いるが、向かい合う2辺の
みに具備した場合でも同様に適用できることはいうまで
もない。
1の実施形態を模式的に示す図であり、図1は外観斜視
図、図2(a)は図1におけるA−A’部の断面図、図
2(b)はリード10の要部を示すための拡大断面図、
図3は図1の半導体装置を底面側から(図中B方向か
ら)見た平面図である。
体装置は、内端子部11,連結部12,外部端子部13
からなりデプレス曲げ加工されたリード10と、アイラ
ンド30に搭載された半導体チップ40と、半導体チッ
プ40とリード10を電気的に接続するボンディング線
50とを備え、リード10の内部端子部11,連結部1
2及び外部端子部13の一部,アイランド30,半導体
チップ40並びにボンディング線50が封止樹脂20で
封止されている。リード10のデプレス曲げ加工は、第
1の端部15及び第2の端部16でそれぞれ曲げ加工が
施されている。また、第1の端部15には、この第1の
端部15での曲げ方向と反対側の面(外部端子部の下面
13b側の面)に凹部14が連結部12の幅方向全体に
渡って形成されており、この凹部14も封止樹脂20で
封止されている。
一部は封止樹脂20で封止されているが、下面13bは
封止樹脂20の底面とほぼ平坦になっておりかつ封止樹
脂20で被覆されないで露出して外部電極となってい
る。
現するためのリードフレームについて簡単に説明する。
れるリードフレーム70の模式的な平面図、図5は図4
のリードを中心とした部分を拡大した図であり、図5
(a)はリードを中心とした部分の拡大平面図、図5
(b)は図5(a)のX−X’部の断面図であり、図5
(c)は図5(b)を上方から見た模式的な平面図であ
る。
法の一例は次の如くである。
技術を用いてリード10、アイランド30等の形成した
後、各リード10の外部端子部13の部分と連結部12
の部分との境界部の連結部側(第1の端部15)に所定
の開口幅hの凹部14をあらかじめ形成する。この時ア
イランド30を支持している吊りリード31について
も、凹部32を形成しても良い。その後、所定のエリア
にメッキ等の表面処理を施した後、公知の曲げ加工技術
を用いてリード10のデプレス曲げ加工を行う。必要に
応じてアイランドの吊りリード31にもデプレス曲げ加
工を施す。
用いられるリードフレーム70が完成する。
15でのデプレス曲げ加工方向と反対側の面、言い換え
ると外部端子部の下面13bに連続する面である。
的なエッチングの他に、コイニング技術による方法も可
能である。凹部14の深さd(図5(b)参照)は、曲
げ加工時の立ち上がりの急峻さとリード強度とを考慮す
ると、連結部12のリード厚さDの1/4〜2/3が好
ましい。また、凹部14の開口幅hは、0.2mm程度以
上有れば十分であり、連結部12全体の厚さを薄くし
て、凹部14とすることもできる。
ドフレーム70を用いて次のように行われる。
ム70のアイランド30に不図示の導電性接着剤(例え
ば銀ペースト)等を介して搭載・固着(ダイボンド)し
た後、この半導体チップ40と内部端子部11とを金線
等の金属細線によるボンディング線50にてワイヤーボ
ンディングし、封止樹脂20にてトランスファーモール
ド封止することによって、本発明の半導体装置1が製造
できる。
ダイボンド,ワイヤーボンディング,トランスファーモ
ールド封止等いずれの工程においても使用する製造装置
は従来から使用されているもので対応可能であり、特別
な新規製造装置の準備或いは既存製造装置の改造等は不
要である。
実施形態について説明する。これらの実施形態において
も、使用されるリードフレームに対する凹部の加工は、
第1の実施形態のものと同様にして施されたものが用い
られるのでその説明は省略する。
第3の実施形態の半導体装置の図1におけるA−A’部
の断面を模式的に示す断面図である。これら第2,第3
の実施形態においては、いずれも内部端子部11と半導
体チップ40とがバンプ60を介して接続されている。
の半導体装置1では、半導体チップ40はフェイスダウ
ンで樹脂封止されており、その裏面には金属等の高熱伝
導率材料で形成された放熱板80が不図示の熱伝導性接
着剤(銀ペースト等)により固着され、且つこの放熱板
80の半導体チップ40搭載面と反対側の面は、封止樹
脂20から露出しながら且つ封止樹脂20とほぼ平坦に
なっている。従って、本実施形態の半導体装置は熱放散
に優れており、消費電力が大きく発熱量の多い半導体チ
ップにより効果的である。
施形態の半導体装置1では、デプレス曲げ加工された内
部端子部11の下面側に半導体チップ40がバンプ60
を介して接続されており、半導体装置1をよりいっそう
薄型にする場合に適用してより効果的である。
態について説明する。
1におけるA−A’部の断面を模式的に示す断面図であ
る。
体装置1では、この半導体装置1が回路基板に実装され
る際に、当該回路基板上の導体と当接する外部端子部3
の下面3bが、封止樹脂20の底面よりtだけ(但し、
0<t<凹部14の深さd)突出している。このように
することで、半導体装置1を回路基板に実装する際に、
回路基板上に多少の凹凸が存在しても、安定して実装す
ることが可能となる。
リード10のデプレス曲げ加工が施される連結部12の
第1の端部15の曲げ方向に対して反対側の面に凹部1
4が形成されているので、連結部12の立ち上がりが凹
部14のない従来例に比べて極めて急峻になっている。
部端子部13の端部と封止樹脂20の境界部(図2
(a),図3のP部)が明瞭になり、封止樹脂20でト
ランスファーモールド封止する際の外部端子部13での
薄バリ発生を大幅に抑制することができるという大きな
効果が得られた。
より、外部端子部の下面13bを安定した形状で確実に
露出させることができ、バリ取り工程を簡易化できて余
分なストレスを加えることもないのでパッケージクラッ
クを回避でき、更に実装性が向上すると云った大きな効
果が得られた。
凹部を形成したことにより応力が緩和され、デプレス曲
げ加工の再現性が向上するという効果も得られた。
製造時に凹部を設けるという追加加工を施すのみで、従
来からの組立工程で実現可能であり、新規製造装置のた
めの設備投資或いは既存の製造装置の改造等を要するこ
となく実現できることも大きな効果である。
に示す外観斜視図である。
(a)はA−A’部全体の断面図、(b)はリード要部
を示すための拡大断面図である。
見た平面図である。
フレームの模式的な平面図である。
た図であり、(a)はリードを中心とした部分の拡大平
面図、(b)は(a)のX−X’部断面図、(c)は
(b)を上方から見た模式的な平面図である。
する図であり、(a),(b)はそれぞれ、第2,第3
の実施形態の半導体装置の図1におけるA−A’部断面
を模式的に示す断面図である。
おけるA−A’部断面を模式的に示す断面図である。
は相当する第1の従来例の断面図、(b)は第1の従来
例の樹脂封止半導体装置を裏面から見た平面図である。
Claims (11)
- 【請求項1】 半導体チップと、この半導体チップと電
気的に接続されているリードと、前記半導体チップ及び
少なくとも前記リードの一部を封止する封止樹脂とを含
む半導体装置において、前記リードは少なくとも、前記
半導体チップと電気的に接続される内部端子部と、前記
半導体装置を回路基板に実装する際にこの回路基板上の
導体に接続される外部端子部と、前記内部端子部と前記
外部端子部とを連結する連結部とを含んでなり、この連
結部の前記外部端子部と接続している第1の端部に前記
連結部を幅方向に横断する凹部を有し、少なくとも前記
半導体チップと前記リードの前記内部端子部と前記凹部
を含む前記連結部と前記外部端子部の一部が前記封止樹
脂に封止され且つ前記外部端子部の下面は前記封止樹脂
の底面に露出していることを特徴とする半導体装置。 - 【請求項2】 リードが、少なくとも凹部でデプレス曲
げ加工されている請求項1記載の半導体装置。 - 【請求項3】 リードの凹部形成面が、このリードのデ
プレス曲げ加工の曲げ方向と反対側の前記リードの面で
ある請求項2記載の半導体装置。 - 【請求項4】 凹部が、化学的なエッチングにより形成
された請求項1乃至3いずれか1項に記載の半導体装
置。 - 【請求項5】 凹部が、コイニング処理により形成され
た請求項1乃至3いずれか1項に記載の半導体装置。 - 【請求項6】 凹部の深さが、リードの連結部の厚さの
1/4〜2/3である請求項1乃至5いずれか1項に記
載の半導体装置。 - 【請求項7】 リードが、少なくとも連結部の第1の端
部でデプレス曲げ加工されている請求項1乃至6いずれ
か1項に記載の半導体装置。 - 【請求項8】 半導体チップと、この半導体チップと電
気的に接続されているリードと、前記半導体チップ及び
少なくとも前記リードの一部を封止する封止樹脂とを含
む半導体装置において、前記リードは少なくとも、前記
半導体チップと電気的に接続される内部端子部と、前記
半導体装置を回路基板に実装する際にこの回路基板上の
導体に接続される外部端子部と、前記内部端子部と前記
外部端子部とを連結する連結部とを含んでなり、この連
結部の厚さが前記外部端子部の厚さの1/3〜3/4で
あり、少なくとも前記半導体チップと前記リードの前記
内部端子部と前記連結部と前記外部端子部の一部が前記
封止樹脂に封止され且つ前記外部端子部の下面は前記封
止樹脂の底面に露出しているていることを特徴とする半
導体装置。 - 【請求項9】 リードの外部端子部と連結部との第1の
接続部において、デプレス曲げ加工の曲げ方向に対して
反対側の前記リードの表面が段差を有している請求項8
記載の半導体装置。 - 【請求項10】 外部端子部の下面が、封止樹脂の底面
と平坦である請求項1乃至9いずれか1項に記載の半導
体装置。 - 【請求項11】 外部端子部の下面が、封止樹脂の底面
より突出しており、且つその突出量が連結部に形成され
ている凹部の深さを超えない請求項1乃至7いずれか1
項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36787498A JP3153197B2 (ja) | 1998-12-24 | 1998-12-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36787498A JP3153197B2 (ja) | 1998-12-24 | 1998-12-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000196005A true JP2000196005A (ja) | 2000-07-14 |
JP3153197B2 JP3153197B2 (ja) | 2001-04-03 |
Family
ID=18490424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36787498A Expired - Fee Related JP3153197B2 (ja) | 1998-12-24 | 1998-12-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3153197B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005191240A (ja) * | 2003-12-25 | 2005-07-14 | Renesas Technology Corp | 半導体装置及びその製造方法 |
WO2008088291A1 (en) * | 2007-01-16 | 2008-07-24 | Infineon Technologies Ag | Method of semiconductor packaging and/or a semiconductor package |
JP2010166100A (ja) * | 2010-05-06 | 2010-07-29 | Panasonic Corp | 樹脂封止型半導体装置 |
US8193091B2 (en) | 2002-01-09 | 2012-06-05 | Panasonic Corporation | Resin encapsulated semiconductor device and method for manufacturing the same |
CN111279471A (zh) * | 2017-11-10 | 2020-06-12 | 新电元工业株式会社 | 电子模块 |
JP7425581B2 (ja) | 2019-11-14 | 2024-01-31 | 日清紡マイクロデバイス株式会社 | 半導体装置およびその製造方法 |
-
1998
- 1998-12-24 JP JP36787498A patent/JP3153197B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8193091B2 (en) | 2002-01-09 | 2012-06-05 | Panasonic Corporation | Resin encapsulated semiconductor device and method for manufacturing the same |
JP2005191240A (ja) * | 2003-12-25 | 2005-07-14 | Renesas Technology Corp | 半導体装置及びその製造方法 |
WO2008088291A1 (en) * | 2007-01-16 | 2008-07-24 | Infineon Technologies Ag | Method of semiconductor packaging and/or a semiconductor package |
US7939381B2 (en) | 2007-01-16 | 2011-05-10 | Infineon Technologies Ag | Method of semiconductor packaging and/or a semiconductor package |
DE112007003268B4 (de) * | 2007-01-16 | 2015-09-17 | Infineon Technologies Ag | Verfahren zum Halbleiterpacken und/oder Halbleiterpackung |
JP2010166100A (ja) * | 2010-05-06 | 2010-07-29 | Panasonic Corp | 樹脂封止型半導体装置 |
CN111279471A (zh) * | 2017-11-10 | 2020-06-12 | 新电元工业株式会社 | 电子模块 |
CN111279471B (zh) * | 2017-11-10 | 2023-09-15 | 新电元工业株式会社 | 电子模块 |
JP7425581B2 (ja) | 2019-11-14 | 2024-01-31 | 日清紡マイクロデバイス株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3153197B2 (ja) | 2001-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6621152B2 (en) | Thin, small-sized power semiconductor package | |
JP3243116B2 (ja) | 半導体装置 | |
JP3521758B2 (ja) | 半導体装置の製造方法 | |
US7948068B2 (en) | Semiconductor device having a chip mounting portion and a plurality of suspending leads supporting the chip mounting portion and each suspension lead having a bent portion | |
US5652461A (en) | Semiconductor device with a convex heat sink | |
US6590281B2 (en) | Crack-preventive semiconductor package | |
JP2000243887A (ja) | 半導体装置とその製造方法 | |
JP3540793B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP3153197B2 (ja) | 半導体装置 | |
JP3427492B2 (ja) | 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法 | |
JPH1174439A (ja) | 樹脂モールドパッケージ | |
JP2001035961A (ja) | 半導体装置及びその製造方法 | |
JP2000243880A (ja) | 半導体装置とその製造方法 | |
EP0723293B1 (en) | Semiconductor device with a heat sink and method of producing the heat sink | |
JPH08139241A (ja) | リードフレームおよびそれを用いた半導体集積回路装置 | |
JP2001267484A (ja) | 半導体装置およびその製造方法 | |
JP2000150725A (ja) | 半導体装置およびその製造方法 | |
WO2023228898A1 (ja) | リードフレーム及びその製造方法 | |
JP2002026192A (ja) | リードフレーム | |
KR100321149B1 (ko) | 칩사이즈 패키지 | |
KR100370480B1 (ko) | 반도체 패키지용 리드 프레임 | |
JPH0851181A (ja) | 樹脂封止型半導体装置 | |
JPH0817988A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2003204019A (ja) | 凸型ヒートシンク付き半導体装置の製造方法及び凸型ヒートシンクの製造方法 | |
JPH10154723A (ja) | 樹脂封止型半導体装置のワイヤボンド構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000801 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010109 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080126 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |