JP2005191240A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005191240A
JP2005191240A JP2003430092A JP2003430092A JP2005191240A JP 2005191240 A JP2005191240 A JP 2005191240A JP 2003430092 A JP2003430092 A JP 2003430092A JP 2003430092 A JP2003430092 A JP 2003430092A JP 2005191240 A JP2005191240 A JP 2005191240A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
sealing body
resin sealing
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003430092A
Other languages
English (en)
Other versions
JP2005191240A5 (ja
Inventor
Nagahiro Fukaya
修大 深谷
Toshiyuki Shintani
俊幸 新谷
Hajime Hasebe
一 長谷部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003430092A priority Critical patent/JP2005191240A/ja
Priority to TW93135256A priority patent/TW200522328A/zh
Priority to US11/002,804 priority patent/US7410834B2/en
Priority to KR1020040109225A priority patent/KR20050065340A/ko
Priority to CNA2004101048856A priority patent/CN1638111A/zh
Publication of JP2005191240A publication Critical patent/JP2005191240A/ja
Publication of JP2005191240A5 publication Critical patent/JP2005191240A5/ja
Priority to US12/169,921 priority patent/US20080268576A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 半導体装置の実装信頼性の向上を図る。
【解決手段】 半導体装置のリードは、樹脂封止体の主面と前記主面とは反対側の裏面との間に位置する第１の面と、前記第１の面の反対側に位置し、かつ前記樹脂封止体の裏面から露出する第２の面と、半導体チップ側に位置する第１の先端面と、前記第１の先端面の反対側に位置し、かつ前記樹脂封止体の側面から露出する第２の先端面と、前記第２の面から前記第１の面側に窪み、かつ前記第２の先端面に連なる凹部とを有し、
前記第２の面及び前記凹部の内壁面は、前記リードの第２の先端面よりも半田濡れ性が高いメッキ層で覆われている。
【選択図】 図５

Description

本発明は、半導体装置及びその製造技術に関し、特に、ノンリード型半導体装置に適用して有効な技術に関するものである。
集積回路が搭載された半導体チップを樹脂封止してなる半導体装置においては、様々なパッケージ構造のものが提案され、製品化されている。その中の１つに、例えばＱＦＮ（Ｑuad Ｆlat Ｎon-Ｌeaded Ｐackage ）型と呼称される半導体装置が知られている。このＱＦＮ型半導体装置は、半導体チップの電極と電気的に接続されたリードを外部接続用端子として樹脂封止体の裏面から露出させたパッケージ構造になっているため、半導体チップの電極と電気的に接続されたリードを樹脂封止体の側面から突出させて所定の形状に折り曲げ成型したパッケージ構造、例えばＱＦＰ（Ｑuad Ｆlat Ｐackage）型と呼称される半導体装置と比較して、平面サイズの小型化を図ることができる。
ＱＦＮ型半導体装置は、その製造においてリードフレームが使用される。リードフレームは、金属板に精密プレスによる打ち抜き加工やエッチング加工を施して所定のパターンを形成することによって製造される。リードフレームは、外枠部及び内枠部を含むフレーム本体で区画された複数の製品形成領域を有し、各製品形成領域には、半導体チップを搭載するためのチップ支持体（タブ，ダイパッド，チップ搭載部）や、このチップ支持体の周囲に先端部（一端部）を臨ませる複数のリード等が配置されている。チップ支持体は、リードフレームのフレーム本体から延在する吊りリードによって支持されている。リードは、その一端部（先端部）と反対側の他端部がリードフレームのフレーム本体に支持されている。
このようなリードフレームを使用してＱＦＮ型半導体装置を製造する場合、リードフレームのチップ支持体に半導体チップを固定し、その後、半導体チップの電極とリードとを導電性のワイヤで電気的に接続し、その後、半導体チップ、ワイヤ、チップ支持体、吊りリード等を樹脂封止して樹脂封止体を形成し、その後、リードフレームの不要な部分を切断除去する。
ＱＦＮ型半導体装置の樹脂封止体は、大量生産に好適なトランスファ・モールディング法（移送成形法）によって形成される。トランスファ・モールディング法による樹脂封止体の形成は、成形金型（モールディング金型）のキャビティ（樹脂充填部）の内部に、半導体チップ、リード、チップ支持体、吊りリード、ボンディングワイヤ等が配置されるように、成形金型の上型と下型との間にリードフレームを位置決めし、その後、成形金型のキャビティの内部に熱硬化性樹脂を注入することによって行われる。
なお、ＱＦＮ型半導体装置については、例えば特開２０００−２９９４００号公報に記載されている。
特開２０００−２９９４００公報
電気機器の薄型化及び小型化に伴い、特に携帯電話やデジタルカメラ等の携帯機器に組み込まれるＱＦＮ型半導体装置においても、薄型化及び小型化が要求されている。
ＱＦＮ型半導体装置の小型化（平面サイズの縮小）は、半導体チップの側面と樹脂封止体の側面との間の距離を短くすることによって行うことができる。しかしながら、半導体チップの側面と樹脂封止体の側面との間の距離を短くするためには、リードの長さを短くする必要があるため、リードの外部接続用端子部（半田付け部）の長さも短くなってしまう。リードの外部接続用端子部の長さが短くなると、配線基板に半導体装置を半田付け実装する時、リードと半田材との接合面積が小さくなり、配線基板の電極パッド（ランド、フットプリント）と半導体装置のリードとの接合強度が小さくなるため、配線基板から半導体装置が剥がれるといった実装不良が発生する可能性が高くなる。
一方、ＱＦＮ型半導体装置においても、配線基板に半田付け実装する時の半田濡れ性を確保するため、リードの外部接続用端子部に、リードの第２の先端面よりも半田濡れ性が高いメッキ層が形成されている。しかしながら、ＱＦＮ型半導体装置の製造では、一般的に、樹脂封止体を形成した後にメッキ処理を施し、メッキ処理の後にリードを切断しているため、リードの樹脂封止体側面から突出する先端面（チップ側の先端面と反対側の先端面）にはメッキ層が形成されていない。このため、リードの先端面における半田の濡れ上がりが悪い。
そこで、本発明者は、リードのメッキ層に着目し、配線基板の電極パッドとリードの外部接続用端子部との接合強度について検討した結果、本発明を成した。
本発明の目的は、半導体装置の実装信頼性向上を図ることが可能な技術を提供することにある。
本発明の他の目的は、半導体装置の小型化を図ることが可能な技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
本発明の半導体装置は、互いに反対側に位置する主面及び裏面と、前記主面に配置された複数の電極とを有する半導体チップと、
前記半導体チップの複数の電極に夫々電気的に接続された複数のリードと、
前記半導体チップ、複数のリードを封止する樹脂封止体とを有し、
前記複数のリードは、前記樹脂封止体の主面と、前記主面とは反対側の裏面との間に位置する第１の面と、前記第１の面の反対側に位置し、前記樹脂封止体の裏面から露出する第２の面と、前記半導体チップ側に位置する第１の先端面と、前記第１の先端面の反対側に位置し、前記樹脂封止体の側面から突出する第２の先端面と、前記第２の面から前記第１の面側に窪み、前記第２の先端面に連通する凹部とを有し、
前記第２の面及び前記凹部の壁面は、前記リードの第２の先端面よりも半田濡れ性が高いメッキ層で覆われている。
前述した手段によれば、配線基板に半導体装置を半田付け実装する時、リードの第２の先端面に半田が濡れ上がるため、リードと半田材との接合面積が増加し、配線基板の電極パッドと半導体装置のリードとの接合強度が増大する。この結果、半導体装置の実装信頼性の向上を図ることができる。
また、凹部の深さに相当する分、リードと半田材との接合面積が増加し、配線基板の電極パッドと半導体装置のリードとの接合強度が増大するため、更に半導体装置の実装信頼性の向上を図ることができる。
また、リードの第２の先端面に半田材が濡れ上がることによってリードと半田材との接合面積が増加し、また、凹部の深さに相当する分、リードと半田材との接合面積が増加するため、半導体装置の小型化に起因してリードの第２の面の長さが短くなっても、配線基板から半導体装置が剥がれるといった実装不良の発生を抑制することができる。即ち、実装信頼性を確保しつつ半導体装置の小型化を図ることができる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本発明によれば、半導体装置の実装信頼性向上を図ることができる。
本発明によれば、半導体装置の小型化を図ることができる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
（実施形態１）
本実施形態１では、外部接続用端子部として樹脂封止体の裏面にリードを露出させるノンリード型半導体装置の一種であるＱＦＮ型半導体装置に本発明を適用した例について説明する。
図１乃至図１８は、本発明の実施形態１の半導体装置に係わる図であり、
図１は、半導体装置の外観構造を示す模式的平面図（上面図）、
図２は、半導体装置の外観構造を示す模式的底面図（下面図）、
図３は、図２の一部を拡大した模式的底面図（下面図）、
図４は、半導体装置の内部構造を示す図（（ａ）は樹脂封止体の上部を除去した状態の模式的平面図，（ｂ）は（ａ）のａ−ａ線に沿う模式的断面図）、
図５は、図４（ｂ）の一部を拡大した模式的断面図、
図６は、半導体装置の外観構造の一部を示す模式的側面図、
図７は、図５のリードの裏面側を示す模式的斜視図、
図８は、半導体装置の製造に使用されるリードフレームの一部を示す模式的平面図（上面図）、
図９は、図８の一部を拡大した模式的平面図、
図１０は、図９のｂ−ｂ線に沿う模式的断面図、
図１１は、図９の反対側の裏面を示す模式的底面図（下面図）である。
図１２は、半導体装置の製造工程を示す図（（ａ）はチップ搭載工程を示す模式的断面図，（ｂ）はワイヤボンディング工程を示す模式的断面図）、
図１３は、図１２に続く樹脂封止工程を示す図（（ａ）は成形金型にリードフレームを位置決めした状態を示す模式的断面図，（ｂ）は樹脂封止した状態を示す模式的断面図）、
図１４は、図１３（ａ）の一部を拡大した模式的断面図、
図１５は、図１３に続くメッキ工程を示す模式的断面図、
図１６は、図１５に続く切断工程を示す模式的断面図、
図１７は、半導体装置を実装した状態を示す模式的断面図、
図１８は、図１７の一部を拡大した模式的断面図である。
なお、図面を見易くするため、一部の図面においては、後述するメッキ層の図示を省略している。
本実施形態の半導体装置１ａは、図４（ａ），（ｂ）に示すように、半導体チップ２、複数のリード５、チップ支持体（ダイパッド，タブ）７、４本の吊りリード７ａ、複数のボンディングワイヤ８、及び樹脂封止体９等を有するパッケージ構造になっている。半導体チップ２、複数のリード５、チップ支持体７、４本の吊りリード７ａ、及び複数のボンディングワイヤ８等は、樹脂封止体９によって封止されている。
半導体チップ２は、その厚さ方向と交差する平面形状が方形状になっており、本実施形態１では例えば正方形になっている。半導体チップ２は、これに限定されないが、例えば、半導体基板、この半導体基板の主面に形成された複数のトランジスタ素子、前記半導体基板の主面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層、この多層配線層を覆うようにして形成された表面保護膜（最終保護膜）等を有する構成になっている。
半導体チップ２は、互いに反対側に位置する主面（回路形成面）２ｘ及び裏面２ｙを有し、半導体チップ２の主面２ｘ側には集積回路が構成されている。集積回路は、主に、半導体基板の主面に形成されたトランジスタ素子、及び多層配線層に形成された配線によって構成されている。
半導体チップ２の主面２ｘには、複数のボンディングパッド（電極）３が形成されている。複数のボンディングパッド３は、半導体チップ２の各辺に沿って配置されている。複数のボンディングパッド３は、半導体チップ２の多層配線層のうちの最上層の配線層に形成され、各々のボンディングパッド３に対応して半導体チップ２の表面保護膜に形成されたボンディング開口によって露出されている。
樹脂封止体９は、図１及び図２に示すように、厚さ方向と交差する平面形状が方形状になっており、本実施形態１では例えば正方形になっている。樹脂封止体９は、互いに反対側に位置する主面（上面）９ｘ及び裏面（下面，実装面）９ｙを有し、樹脂封止体９の平面サイズ（外形サイズ）は、半導体チップ２の平面サイズ（外形サイズ）よりも大きくなっている。
樹脂封止体９は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたビフェニール系の熱硬化性樹脂で形成されている。樹脂封止体９の形成方法としては、大量生産に好適なトランスファ・モールディング法を用いている。トランスファ・モールディング法は、ポット、ランナー、樹脂注入ゲート、及びキャビティ等を備えた成形金型（モールド金型）を使用し、ポットからランナー及び樹脂注入ゲートを通してキャビティの内部に熱硬化性樹脂を注入して樹脂封止体を形成する方法である。
樹脂封止型半導体装置の製造においては、複数の製品形成領域（デバイス形成領域）を有するリードフレームを使用し、各製品形成領域に搭載された半導体チップを各製品形成領域毎に個別に樹脂封止する個別方式のトランスファ・モールディング法や、複数の製品形成領域を有するリードフレームを使用し、各製品形成領域に搭載された半導体チップを一括して樹脂封止する一括方式のトランスファ・モールディング法が採用されている。本実施形態１の半導体装置１ａの製造では、例えば個別方式のトランスファ・モールディング法を採用している。
複数のリード５は、図４（ａ），（ｂ）に示すように、樹脂封止体９の４辺に沿って配置されている。また、複数のリード５は、樹脂封止体９の側面側９ｚから半導体チップ２に向かって延在している。
半導体チップ２の複数のボンディングパッド３は、複数のリード５と夫々電気的に接続されている。本実施形態１において、半導体チップ２のボンディングパッド３とリード５との電気的な接続は、ボンディングワイヤ８で行われており、ボンディングワイヤ８の一端部は、半導体チップ２のボンディングパッド３に接続され、ボンディングワイヤ８の一端部と反対側の他端部は、半導体チップ２の外側（周囲）において、リード５に接続されている。ボンディングワイヤ８としては、例えば金（Ａｕ）ワイヤを用いている。また、ワイヤ８の接続方法としては、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング（ボールボンディング）法を用いている。
図４（ａ），（ｂ）及び図５に示すように、複数のリード５の各々は、樹脂封止体９の主面９ｘと裏面（主面とは反対側の面）９ｙとの間に位置する第１の面５ｘと、第１の面５ｘの反対側に位置し、かつ樹脂封止体９の樹脂で覆われることなく、樹脂封止体９の裏面９ｙから露出する第２の面５ｙと、半導体チップ２側に位置する第１の先端面５ｍ１と、第１の先端面５ｍ１の反対側に位置する第２の先端面５ｍ２と、第２の面５ｙから第１の面５ｘ側に窪む凹部６とを有する構成になっている。
本実施形態１において、第１の面５ｘは、ボンディングワイヤ８が接続されるボンディング面として使用されている。また、第１の面５ｘは、樹脂封止体９の内外に亘って延在し、かつ樹脂封止体９の側面９ｚから突出している。第２の面５ｙは、外部接続用端子部として使用されている。また、第２の面５ｙは、樹脂封止体９の裏面９ｙから露出して樹脂封止体９の側面９ｚの外側に引き出されている。第１の先端面５ｍ１は、第１の面５ｘ及び第２の面５ｙと連なっている。第２の先端面５ｍ２は、樹脂封止体９の側面９ｚから突出しており、第１の面５ｘ及び第２の面５ｙと連なっている。
本実施形態１において、凹部６は、図５乃至図７に示すように、リード５の第２の先端面５ｍ２で終端し、第２の先端面５ｍ２から露出している。また、凹部６は、リード５の幅方向において互いに反対側に位置する両側面（２つの側面）から離間して設けられ、第２の先端面５ｍ２側から第１の先端面５ｍ１側に向かって延びている。また、凹部６は、図３乃至図５に示すように、樹脂封止体９の側面よりも外側に設けられている。凹部６の内壁面は、第２の面５ｙ及び第２の先端面５ｍ２と連なっている。
このような凹部６を有するリード５は、リードフレームの製造において、所定のリードパターンを形成する時のエッチングを工夫することによって形成することができる。
図５及び図６に示すように、第２の面５ｙ及び凹部６の内壁面を含むリード５の表面は、配線基板に半導体装置１ａを半田付け実装する時の半田材に対して濡れ性がリード５よりも高いメッキ層１０で覆われている。具体的には、メッキ層１０は、リード５の第２の面５ｙの全域、凹部６の内壁面の全域、及びリード５の第１の面５ｘの非封止部分（樹脂封止体９の側面の外側に位置する部分）の全域を覆うように形成されている。
リード５の第２の先端面５ｍ２は、後で説明するが、半導体装置１ａの製造プロセス中の切断工程において、リードフレームのフレーム本体からリード５を切断分離することによって形成される。一方、メッキ層１０は、リード５の切断工程前のメッキ工程において形成される。従って、リード５の第２の先端面５ｍ２は、基本的にメッキ層１０で覆われていない。しかしながら、本実施形態１においては、リード５の第２の面５ｙを覆うメッキ層１０に加えて、凹部６の内壁面を覆うメッキ層１０が第２の先端面５ｍ２で終端し、第２の先端面５ｍ２から露出している。
メッキ層１０は、配線基板に半導体装置１ａを半田付け実装する時の半田濡れ性を確保する目的で形成されるため、実装時に使用される半田材の材料に応じて材料選定される。また、メッキ層１０としては、実装時に使用される半田材と同一組成の材料を選定することが望ましい。本実施形態１では、例えば、実装時に使用されるＳｎ（錫）−Ｂｉ（ビスマス）組成のＰｂ（鉛）フリー半田材に対応して、これと同一組成のＳｎ−Ｂｉメッキ層を用いている。このＳｎ−Ｂｉメッキ層は、例えば大量生産に好適な電解メッキ法で容易に形成することができる。
チップ支持体７は、図４（ｂ）及び図５に示すように、半導体チップ２の外形サイズよりも小さくなっており、その厚さは、リード５の第１の面５ｘと第２の面５ｙとの間における厚さよりも薄くなっている。チップ支持体７は、互いに反対側に位置する主面及び裏面を有し、チップ支持体７の主面には接着材４を介在して半導体チップ２の裏面２ｙが接着され、チップ支持体７の裏面は樹脂封止体９の樹脂で覆われている。
４本の吊りリード７ａは、図２及び図３に示すように、樹脂封止体９の４つの角部からチップ支持体７に向かって延在している。吊りリード７ａは、チップ支持体７と一体的に形成され、かつこのチップ支持体７から樹脂封止体９の角部に向かって延びる第１の部分（チップ支持体７側）と、この第１部分と一体的に形成され、かつこの第１の部分から樹脂封止体９の角部に向かって延びる第２の部分（樹脂封止体９の角部側）とを有する構成になっている。第１の部分は、チップ支持体７とほぼ同一の厚さで形成され、樹脂封止体９の内部に配置されている。第２の部分は、リード５の第１の面と第２の面との間における部分の厚さとほぼ同一の厚さで形成され、リード５の第２の面５ｙと同一側の面が樹脂封止体９の裏面９ｙから露出している。
なお、本実施形態１の半導体装置１ａは、樹脂封止体９と一体的に形成され、リード５間において樹脂封止体９の側面９ｚから突出する樹脂体（突出樹脂）９ａを有する構成になっている。この樹脂体９ａは、トランスファモールディング法に基づいて樹脂封止体９を形成する時、成形金型のキャビティから成型金型の合わせ面におけるリード間に樹脂が流れ込むことによって形成される。樹脂体９ａは、本実施形態１のように残存させる場合もあるし、製造プロセス中において除去する場合もある。
次に、半導体装置１ａの製造に使用されるリードフレームについて、図８乃至図１１を用いて説明する。
図８に示すように、リードフレームＬＦは、例えば、外枠部及び内枠部を含むフレーム本体（支持体）１５で区画された複数の製品形成領域（デバイス形成領域）１６を行列状に配置した多連構造になっている。各製品形成領域１６には、図９乃至図１１に示すように、複数のリード５、チップ支持体７、４本の吊りリード７ａ等が配置されている。複数のリード５は、４つのリード群に分かれて配置され、各リード群のリード５はフレーム本体１５と一体的に形成されている。また、チップ支持体７は、４本の吊りリード７ａを介してフレーム本体１５と一体的に形成されている。
複数のリード５の各々は、第１の面５ｘ、第２の面５ｙ、第１の先端面５ｍ１、及び凹部６を有する構成になっている。ここで、図９乃至図１１において、符号１８は、フレーム本体１５からリード５を切断分離する時の切断ラインであり、符号１９は、樹脂封止されるモールディングライン（封止ライン）である。切断ライン１８は、フレーム本体１５とモールディングライン１９との間に位置している。また、図１１においては、凹部６をハッチングして示している。
凹部６は、リード５を切断した後の切断面から露出する位置、即ち切断ライン１８の位置に設けられている。本実施形態１において、凹部６は、切断ライン１８を跨ぐ（横切る）ようにして設けられている。なお、図５に示すリード５において、第２の先端面５ｍ２は、図５に示す切断ライン１８でリード５を切断した時の切断面である。従って、先端面５ｍ２から凹部６が露出するリード５は、本実施形態１のように切断ライン１８を跨ぐようにして凹部６を設けるか、若しくは切断ライン１８に一部が係るようにして凹部６を設けることによって形成することができる。
チップ支持体７、及び吊りリード７ａの第１の部分（図示せず）は、リード５の第１の面５ｘと第２の面５ｙとの間における厚さよりも薄くなっている。チップ支持体７、吊りリード７ａの第１の部分、並びに凹部６は、リードフレームＬＦの製造において、所定のリードパターンを形成する時のエッチングを工夫することによって形成される。
このように構成されたリードフレームＬＦは、Ｃｕ（銅）、又はＣｕ系合金、又はＦｉ（鉄）−Ｎｉ（ニッケル）系合金等からなる金属板に、エッチング加工、又はプレス加工、又はエッチング加工及びプレス加工を施して所定のリードパターンを形成することによって製造される。
次に、半導体装置１ａの製造について、図１２乃至図１６を用いて説明する。
まず、図８乃至図１１に示すリードフレームＬＦを準備すると共に、図４に示す半導体チップ２を準備する。
次に、図１２（ａ）に示すように、リードフレームＬＦの各製品形成領域１６に半導体チップ２を搭載する。半導体チップ２の搭載は、チップ支持体７の主面に接着材４を介在して半導体チップ２の裏面２ｙを接着固定することによって行われる。
次に、リードフレームＬＦの各製品形成領域１６において、図１２（ｂ）に示すように、半導体チップ２の複数のボンディングパッド３と複数のリード５とを複数のボンディングワイヤ８で夫々電気的に接続する。ボンディングワイヤ８は、半導体チップ２のボンディングパッド３を１次接続、リード５の第１の面５ｘを２次接続とする正ボンディング方式のネイルヘッドボンディング法で行われる。
次に、図１３（ａ）に示すように、成形金型２０の上型２０ａと下型２０ｂとの間にリードフレームＬＦを位置決めする。リードフレームＬＦの位置決めは、リードフレームＬＦの裏面（リード５の第２の面５ｙと同一側の面）と下型２０ｂの合わせ面との間にシート２２が介在する状態で行われる。シート２２としては、例えば、モールディング時の加熱温度に耐え、成形金型の型締め力（クランプ力，挟み力）で押し潰すことが可能な樹脂製のものが使用される。
また、リードフレームＬＦの位置決めは、リードフレームＬＦの各製品形成領域１６毎に設けられた各々のキャビティ２１の内部において、半導体チップ２、リード５、チップ支持体７、吊りリード７ａ、ボンディングワイヤ８等が位置する状態で行われる。
また、リードフレームＬＦの位置決めは、キャビティ２１と上型２０ａの合わせ面に亘ってリード５が位置し、リード５の非封止部分が上型２０ａの合わせ面と下型２０ｂの合わせ面との間に位置する状態で行われる。
また、リードフレームＬＦの位置決めは、リード５の非封止部分、及びこのリード５の非封止部分と対応するシート２２の部分を上型２０ａの合わせ面と下型２０ｂの合わせ面とで上下方向から締め付ける（押さえる）ことによって行われる。
また、リードフレームＬＦの位置決めは、リード５がシート２２に食い込むように、上型２０ａと下型２０ｂとの締め付け力（クランプ力，挟み力）によってシート２２を潰した状態で行われる。
また、リードフレームＬＦの位置決めは、リード５の凹部６が、キャビティ２１の外側（モールディングライン１９の外側）、即ち上型２０ａの合わせ面と下型２０ｂの合わせ面との間に配置する状態で行われる。
次に、前述のようにリードフレームＬＦを位置決めした状態で、成形金型２０のポットからカル部、ランナー及び樹脂注入ゲートを通してキャビティ２１の内部に例えばエポキシ系の熱硬化性樹脂を加圧注入して、図１３（ｂ）に示すように樹脂封止体９を形成する。半導体チップ２、リード５、チップ支持体７、吊りリード７ａ、ボンディングワイヤ８等は、樹脂封止体９によって封止され、リード５の第２の面５ｙは、樹脂封止体９の裏面９ｙから露出する。
この工程において、凹部６は、リード５の幅方向において互いに反対側に位置する両側面（２つの側面）から離間して設けられており、しかもリード５の第２の面５ｙは、シート２２に押し付けられているため、凹部６の中に樹脂が浸入する不具合を抑制することができる。
次に、リードフレームＬＦの裏面に貼り付いたシート２２を剥がして成形金型２０からリードフレームＬＦを取り出し、その後、樹脂封止体９の硬化を促進するキュア工程を施した後、図１５に示すように、リード５の第２の面５ｙ及び凹部６の内壁面を含むリードフレームＬＦの表面にメッキ層１０を形成する。メッキ層１０の形成は、例えば大量生産に好適な電解メッキ法で行われる。
次に、切断装置にリードフレームＬＦを搬送し、切断ライン１８（図１１参照）に沿ってリード５を切断する。リード５の切断は、図１６に示すように、リード５の非封止部分（樹脂封止体９の側面から突出する部分）、及びフレーム本体１５を切断金型２５のパンチガイド２６と受け台２７とで上下方向から押さえた後、パンチガイド２６側から受け台２７側に向かってカットパンチ２８を上昇し、このカットパンチ２８と受け台２７による剪断動作によって行われる。
この工程において、凹部６は、リード５を切断した時の切断面から露出する位置（切断ライン１８）に設けられているため、切断後の切断面（第２の先端面５ｍ２）から露出する。また、凹部６の内壁面はメッキ層１０で覆われているため、リード５の第２の面５ｙに設けられたメッキ層１０に加え、凹部６の内壁面に設けられたメッキ層１０が切断面（第２の先端面５ｍ２）から露出する。これにより、図１乃至図６に示す半導体装置１ａがほぼ完成する。
また、リード５の切断方法として、パンチガイド２６側から受け台２７側に向かってカットパンチ２８を上昇させる方法にとらわれることなく、受け台２７側からパンチガイド２６側に向かってカットパンチ２８を下降させる方法でも良い。また更には、ダイシングブレードによる切断方法でも良い。
次に、半導体装置１ａの実装について、図１７及び図１８を用いて説明する。
図１７及び図１８に示すように、半導体装置１ａは、配線基板３０に半田付け実装される。半田付け実装は、例えばリフローソルダリング法で行われる。具体的には、まず、配線基板３０の実装面の電極パッド（ランド，フットプリント）３１上にペースト状の半田材を例えばスクリーン印刷法で供給し、その後、配線基板３０の電極パッド３１上に半導体装置１ａの外部接続用端子部（リード５の第２の面５ｙ）が位置するように位置決めた後、配線基板３０の実装面に半導体装置１ａを搭載し、その後、配線基板３０を例えば赤外線リフロー炉に搬送し、その後、半田材を溶融し、その後、凝固させる。これにより、半導体装置１ａのリード５は、配線基板３０の電極パッド３１に半田材３２によって固着され、電気的にかつ機械的に接続される。
ここで、従来のリードの第２の先端面（樹脂封止体の側面から突出する先端面）には、メッキ層が形成されていないため、配線基板に半導体装置を半田付け実装する時、リードの第２の先端面に半田材が濡れ上がらない。これに対し、本実施形態１のリード５は、図５に示すように、第２の面５ｙから第１の面５ｘ側に窪み、第２の先端面５ｍ２に連なる凹部６を有し、更に凹部６の内壁面に設けられたメッキ層１０が第２の先端面５ｍ２から露出しているため、図１７及び図１８に示すように、リード５の第２の先端面５ｍ２に半田材３２が濡れ上がり、リード５の第２の先端面５ｍ２に半田フィレットが形成される。このようにリード５の先端面５ｍ２に半田材３２が濡れ上がることにより、リード５と半田材３２との接合面積が増加し、配線基板３０の電極パッド３１と半導体装置１ａのリード５との接合強度が増大するため、半導体装置１ａの実装信頼性向上を図ることができる。
また、凹部６の深さに相当する分、リード５と半田材３２との接合面積が増加し、配線基板３０の電極パッド３１と半導体装置１ａのリード５との接合強度が増大するため、更に半導体装置１ａの実装信頼性向上を図ることができる。
ＱＦＮ型半導体装置の小型化（平面サイズの縮小）は、半導体チップ２の側面と樹脂封止体９の側面９ｚとの間の距離を短くすることによって行うことができる。しかしながら、半導体チップ２の側面と樹脂封止体９の側面９ｚとの間の距離を短くするためには、リード５の長さを短くする必要があり、リード５の第２の面（外部接続用端子部）５ｙの長さが短くなってしまう。リード５の第２の面５ｙの長さが短くなると、半導体装置の半田付け実装時において、リード５と半田材との接合面積が小さくなり、配線基板３０の電極パッド３１とリード５との接合面積が小さくなるため、配線基板３０から半導体装置１ａが剥がれるといった実装不良が発生する可能性が高くなる。
これに対し、本実施形態１では、前述のように、リード５の第２の先端面５ｍ２に半田材３２が濡れ上がることによってリード５と半田材３２との接合面積が増加し、また、凹部６の深さに相当する分、リード５と半田材３２との接合面積が増加するため、半導体装置１ａの小型化に起因してリード５の第２の面５ｙの長さが短くなっても、配線基板３０から半導体装置１ａが剥がれるといった実装不良の発生を抑制することができる。即ち、実装信頼性を確保しつつ半導体装置１ａの小型化を図ることができる。
なお、本発明者の検討によれば、リード５と半田材３２との接合面積増加は、リード５の第２の面５ｙから第１の面５ｘ側に窪み、リード５の幅方向において互いに反対側に位置するリード５の両側面に連なる凹部をリード５の切断部（切断ライン１８）に設けて置くことでも行うことができる。しかしながら、このような凹部の場合、モールディング工程において、リード間に流れ込んだ樹脂が凹部の中に浸入し、凹部が樹脂で覆われてしまうため、メッキ層１０を形成するまえに樹脂を除去する必要があり、製造コストの増加を招く。これに対し、本実施形態１の凹部６は、リード５の両側面から離間して設けられているため、リード間に流れ込んだ樹脂が凹部６の中に浸入することはない。
また、リード５と半田材３２との接合面積増加は、リード５の切断部に、リード５の第１の面５ｘと第２の面５ｙに亘って貫通する貫通孔を設けて置くことでも行うことができる。このような貫通孔の場合は、リード間に流れ込んだ樹脂が浸入することはないが、成形金型２０の上型２０ａの合わせ面とリード５の第１の面５ｘとは密着性が低いため、この両者の間に極わずかな樹脂が流れ込み、この流れ込んだ樹脂が貫通孔に浸入する。このことは、貫通孔として設けることに限らず、リード５の第１の面５ｘ側に凹部を形成する場合についても、同様のことが言える。リード５の第１の面５ｘ側から樹脂が浸入すると、凹部が樹脂で覆われてしまうため、メッキ層１０を形成する前に樹脂を除去する必要があり、製造コストの増加を招く。リード５が塑性変形する程に成形金型２０の締め付け力を増加すれば、上型２０ａの合わせ面とリード５の第１の面５ｘとの間への樹脂の流れ込みを抑制できるが、製造歩留まりの低下を招く。更には、貫通孔を設けるとリード５の体積が減少するため、リード５の強度低下となり、実装不良を招く虞がある。これに対し、本実施形態１の凹部６は、リード５の第１の面５ｘに連なっていないため、リード５が塑性変形する程に成形金型２０の締め付け力を増加する必要がない。また、リード５の第２の面５ｙと下型２０ｂの合わせ面との間にはシート２２が設けられており、下型２０ｂの合わせ面とリード５の第２の面５ｙとの密着性よりもリード５の第２の面５ｙとシート２２との密着性の方が高いため、シート２２とリード５の第２の面５ｙとの間に樹脂が流れ込むことはない。
このように、本実施形態１によれば、半導体装置１ａの実装信頼性向上を図ることができる。また、実装信頼性を確保しつつ半導体装置１ａの小型化を図ることができる。また、実装信頼性の高い半導体装置１ａを高歩留まりで製造することができる。また、実装信頼性の高い半導体装置１ａを低コストで製造することができる。
（実施形態２）
本実施形態２では、リードに抜け防止手段を設けた半導体装置に本発明を適用した例について説明する。
図１９は、本発明の実施形態２である半導体装置の内部構造の一部を示す模式的断面図、
図２０は、図１９のリードの模式的底面図（下面図）である。
図１９に示すように、本実施形態２の半導体装置１ｂは、基本的に前述の実施形態１と同様の構成になっており、リード５の構成が異なっている。
即ち、リード５は、図１９及び図２０に示すように、前述の構成に加えて、第１の面５ｘの反対側に位置し、かつ第２の面５ｙよりも第１の面５ｘ側に位置する第３の面５ｙ１を有する構成になっている。第３の面５ｙ１は、第１の先端面５ｍ１に連なり、樹脂封止体９の中に位置し、樹脂封止体９の樹脂で覆われている。第３の面５ｙ１は、樹脂封止体９からリード５が剥離する不具合を抑制する目的で設けられている。
リード５に第３の面５ｙ１を設けてリード抜け防止を図った場合、リード５の第２の面５ｙの長さが短くなり、配線基板３０に半導体装置１ｂを半田付け実装する時、リード５と半田材３２との接合面積が小さくなり、配線基板３０の電極パッド３１と半導体装置１ｂのリード５との接合強度が低下するが、リード５には凹部６が設けられているため、第３の面５ｙ１を設けたことによる接合面積の縮小を抑制することができる。従って、本発明は、リード５に抜け防止手段を設けた半導体装置に有効である。
第３の面５ｙ１は、リードフレームの製造において、エッチングを工夫することによって容易に形成することができる。また、リードフレームの製造において、リードを形成した後、リードに折り曲げ成形を施すことによっても容易に形成することができる。この場合、第１の面５ｘは、高さ位置が異なる部分を含む構成、具体的には、ワイヤが接続される第１の部分と、この第１の部分よりも高さ位置が低い第２の部分とを有する構成になる。
（実施形態３）
本実施形態３では、リードに設けられる凹部の形状を変えた第１の変形例について説明する。
図２１は、本発明の実施形態３である半導体装置の内部構造の一部を示す模式的断面図、
図２２は、図２１のリードの模式的底面図（下面図）である。
前述の実施形態１の凹部６は、樹脂封止体９の側面９ｚよりも外側に設けられている。本実施形態３の凹部６は、図２１に示すように、樹脂封止体９の側面９ｚの外側と内側に亘って設けられている。凹部６は、図２２に示すように、リード５の第２の先端面５ｍ２から露出し、リード５の幅方向において向かい合う両側面及び第１の先端面５ｍ１から離間して設けられている。このような構成にすることにより、前述の実施形態１と比較して、半導体装置１ｃを半田付け実装した時、リード５と半田材３２との接合面積が増加し、配線基板３０の電極パッド３１と半導体装置１ｃのリード５との接合強度が増大するため、更に半導体装置１ｃの実装信頼性向上を図ることができる。
（実施形態４）
本実施形態４では、リードに設けられる凹部の形状を変えた第２の変形例について説明する。
図２３は、本発明の実施形態４である半導体装置の内部構造の一部を示す模式的断面図、
図２４は、図２３のリードの模式的底面図（下面図）である。
前述の実施形態１及び２では、リード５の第２の先端面５ｍ２に連なる凹部６について説明したが、本実施形態４の凹部６は、リード５の幅方向において向かい合う両側面、第１の先端面５ｍ１、並びに第２の先端面５ｍ２から離間して設けられている。更に、本実施形態４の凹部６は、樹脂封止体９の側面９ｚの外側と内側に亘って点在するように複数設けられている。このような構成にすることにより、配線基板３０に半導体装置１ｄを半田付け実装する時、リード５と半田材３２との接合面積が増加し、配線基板３０の電極パッド３１と半導体装置１ｄのリード５との接合強度が増大するため、本実施形態４においても半導体装置１ｄの実装信頼性向上を図ることができる。また、実装信頼性を確保しつつ半導体装置１ｄの小型化を図ることができる。
（実施形態５）
本実施形態５では、リードに設けられる凹部の形状を変えた第３の変形例について説明する。
図２５は、本発明の実施形態５である半導体装置の内部構造を示す要部模式的断面図、
図２６は、図２５のリードの模式的底面図（下面図）である。
本実施形態５のリード５は、樹脂封止体９の主面９ｘと裏面９ｙとの間に位置する第１の面５ｘと、第１の面５ｘの反対側に位置し、かつ樹脂封止体９の裏面９ｙから露出する第２の面５ｙと、半導体チップ２側に位置する第１の先端面５ｍ１と、第１の先端面５ｍ１の反対側に位置し、かつ樹脂封止体９の側面９ｚから露出する第２の先端面５ｍ２と、第２の面５ｙから第１の面５ｘ側に窪む複数の凹部６とを有し、複数の凹部６の中の少なくとも１つは、リード５の第２の先端面５ｍ２に連なっており、第２の面５ｙ、及び複数の凹部６の各々の内壁面は、リード５の第２の先端面５ｍ２よりも半田濡れ性が高いメッキ層１０で覆われている。複数の凹部６は、樹脂封止体９の側面９ｚの外側と内側に亘って点在している。
このように構成されたリード５を有する半導体装置１ｅにおいても、前述の実施形態１と同様の効果が得られる。
（実施形態６）
本実施形態６では、樹脂封止体の裏面からチップ支持体を露出させた半導体装置に本発明を適用した例について説明する。
図２７は本発明の実施形態６である半導体装置の外観構造を示す模式的底面図（下面図）、
図２８は、図２７のｃ−ｃ線に沿う要部模式的断面図である。
本実施形態６の半導体装置１ｆは、図２７及び図２８に示すように、チップ支持体７の主面（チップ搭載面）７ｘに接着材４を介在して半導体チップ２の裏面２ｙが接着され、チップ支持体７の主面７ｘと反対側の裏面７ｙが樹脂封止体９の裏面９ｙから露出するパッケージ構造になっている。チップ支持体９には、その裏面７ｙからその主面７ｘ側に窪む凹部３５が設けられている。凹部３５は、チップ支持体７の周縁から離間して設けられ、チップ支持体７の側面には連なっていない。凹部３５の内壁面は、図示していないが、前述の凹部６と同様にメッキ層１０で覆われている。
半導体チップ２は、集積回路の動作時に発熱する。この発熱量が大きい場合、本実施形態６のように、樹脂封止体９の裏面９ｙからチップ支持体７を露出させ、配線基板に設けられた接続用パッドにチップ支持体７を半田付けして放熱向上を図っている。また、集積回路として高周波回路を搭載する場合、回路動作の安定化を図るため、チップ支持体７を電位固定している。チップ支持体７の電位固定は、樹脂封止体９の裏面９ｙからチップ支持体７を露出させ、配線基板３０に設けられた電源用電極パッドにチップ支持体７を半田付けすることによって行われる。即ち、チップ支持体７の露出は、放熱性向上や回路動作の安定化を目的に行われる。
このようにチップ支持体７に凹部３５を設けることにより、配線基板に半導体装置１ｆを半田付け実装する時、チップ支持体７と半田材との接合面積が増加するため、チップ支持体７を半田付けする半導体装置１ｆにおいても実装信頼性の向上を図ることができる。
（実施形態７）
本実施形態７では、フェィスダウン構造のＱＦＮ型半導体装置に本発明を適用した例について説明する。
図２９は、本発明の実施形態７である半導体装置の内部構造を示す要部模式的断面図である。
図２９に示すように、本実施形態７の半導体装置１ｇは、半導体チップ２のボンディングパッド３とリード５とを電気的に接続する手段として、突起状電極３６を用いている。突起状電極３６は、半導体チップ２のボンディングパッド３とリード５の第１の面５ｘとの間に介在され、両者を電気的にかつ機械的に接続している。このようなフェィスダウン構造の半導体装置１ｇにおいても、前述の実施形態１と同様の効果が得られる。
（実施形態８）
前述の実施形態１では、個別方式のトランスファモールディング法を用いて半導体装置を製造する例について説明したが、本実施形態８では、一括方式の戸欄ファモールディング法で半導体装置を製造する例について説明する。
図３０は、本実施形態８の半導体装置の内部構造を示す図（（ａ）は樹脂封止体の上部を除去した状態の模式的平面図，（ｂ）は（ａ）のｄ−ｄ線に沿う模式的断面図）、
図３１は、図３０（ｂ）の一部を拡大した模式的断面図、
図３２は、本実施形態８の半導体装置の製造に使用されるリードフレームの模式的平面図、
図３３は、図３２の一部を拡大して裏面側を示す模式的底面図、
図３４は、本実施形態８の半導体装置の製造工程を示す図（（ａ）はワイヤボンディング工程を示す模式的断面図，（ｂ）は樹脂封止工程を示す模式的断面図）、
図３５は、図３４に続く半導体装置の製造工程を示す図（（ａ）はメッキ工程を示す模式的断面図，（ｂ）は切断工程を示す模式的断面図）、
図３６は、図３５（ｂ）に示す樹脂封止工程において形成された樹脂封止体を示す模式的平面図である。
図３０及び図３１に示すように、本実施形態８の半導体装置１ｈは、基本的に前述の実施形態１と同様の構成になっており、以下の構成が異なっている。
即ち、樹脂封止体９は、その主面９ｘと裏面９ｙとの外形サイズがほぼ同一になっており、樹脂封止体９の側面９ｚは、その主面９ｘ及び裏面９ｙに対してほぼ垂直になっている。また、リード５の第２の先端面５ｍ２は、樹脂封止体９の側面９ｚとほぼ同一（面一）になっている。
本実施形態８の半導体装置１ｈの製造においては、複数の製品形成領域を有するリードフレームＬＦ１（図３２及び図３３参照）を使用し、各製品形成領域１６に搭載された半導体チップを一括して樹脂封止する一括方式のトランスファ・モールディング法が採用されている。一括方式のトランスファ・モールディングを採用する場合、樹脂封止体を形成した後、リードフレーム及び樹脂封止体は、リードフレームの製品形成領域毎に分割（個片化）される。以下、半導体装置１ｈの製造について、図３３乃至図３５を用いて説明する。
まず、図３２及び図３３に示すリードフレームＬＦ１を準備し、その後、リードフレームＬＦ１の各製品形成領域１６において、図３４（ａ）に示すように、チップ支持体７に半導体チップ２を接着固定し、その後、リードフレームＬＦの各製品形成領域１６において、図３４（ａ）に示すように、半導体チップ２の複数のボンディングパッド３と複数のリード５とを複数のボンディングワイヤ８で夫々電気的に接続する。
次に、リードフレームＬＦの各製品形成領域１６に配置された半導体チップ２を一括して樹脂封止し、図３４（ｂ）及び図３５に示すように、複数の製品形成領域１６を１つの樹脂封止体９で封止する。各製品形成領域１６において、リード５の第２の面５ｙは、樹脂封止体９の裏面９ｙから露出する。
次に、各製品形成領域１６において、図３５（ａ）に示すように、リード５の第２の面５ｙ及び凹部６の内壁面に、これらを覆うメッキ層１０を例えば電解メッキ法で形成する。
次に、図３５（ｂ）に示すように、例えばダイシングブレード３７を使用し、リードフレームＬＦ１及び樹脂封止体９を切断ライン１８に沿ってダイシングして個片の樹脂封止体９を形成する。これにより、図３０及び図３１に示す本実施形態８の半導体装置１ｈがほぼ完成する。
このように、本実施形態８においても、前述の実施形態１と同様の効果が得られる。
(実施形態９)
本実施形態９では、チップ支持体７が樹脂封止体９の主面９ｘに露出するＱＯＮ（Ｑuad Ｏut-line Ｎon-leaded Ｐackage）型半導体装置に本発明を適用した例について説明する。
図３７は本発明の実施形態９である半導体装置の内部構造を示す模式的断面図である。
図３７に示すように、半導体装置１ｊは、チップ支持体７に半導体チップ２の主面２ｘを樹脂封止体９の裏面９ｙと対向するように搭載され、チップ支持体７は樹脂封止体９の主面９ｘに露出している。このチップ支持体７は半導体チップ２の主面２ｘの面積よりも大きく形成されており、放熱性を向上することができる。半導体チップ２のボンディングパッド３とリード５との電気的な接続は、ボンディングワイヤ８で行われており、ボンディングワイヤ８の一端部は、半導体チップ２のボンディングパッド３に接続され、ボンディングワイヤ８の一端部と反対側の他端部は、半導体チップ２の外側（周囲）において、アップセットされたリード５の裏面（第３の面５ｙ２）に接続されている。このようなＱＯＮ型半導体装置１ｊにおいても、前述の実施形態１と同様の効果が得られる。
また、本実施形態９では、チップ支持体７は半導体チップ２の主面２ｘの面積よりも大きいもので説明したが、これに限定されるものではなく、半導体チップ２の主面２ｘの面積よりも小さいものでも良い。
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、本発明は、ノンリード型半導体装置の一種であるＳＯＮ（Ｓmall Ｏutline Ｎon-leaded Ｐackage）型半導体装置に適用することができる。
本発明の実施形態１である半導体装置の外観構造を示す模式的平面図（上面図）である。 本発明の実施形態１である半導体装置の外観構造を示す模式的底面図（下面図）である。 図２の一部を拡大した模式的底面図である。 本発明の実施形態１である半導体装置の内部構造を示す図（（ａ）は樹脂封止体の上部を除去した状態の模式的平面図，（ｂ）は（ａ）のａ−ａ線に沿う模式的断面図）である。 図４（ｂ）の一部を拡大した模式的断面図である。 本発明の実施形態１である半導体装置の外観構造の一部を示す模式的側面図である。 図５のリードの裏面側を示す模式的斜視図である。 本発明の実施形態１である半導体装置の製造に使用されるリードフレームの一部を示す模式的平面図である。 図８の一部を拡大した模式的平面図である。 図９のｂ−ｂ線に沿う模式的断面図である。 図９の反対側の裏面を示す模式的底面図である。 本発明の実施形態１である半導体装置の製造工程を示す図（（ａ）はチップ搭載工程を示す模式的断面図，（ｂ）はワイヤボンディング工程を示す模式的断面図）である。 図１２に続く半導体装置の製造工程において、樹脂封止工程を示す図（（ａ）は成形金型にリードフレームを位置決めした状態を示す模式的断面図，（ｂ）は樹脂封止した状態を示す模式的断面図）である。 図１３（ａ）の一部を拡大した模式的断面図である。 図１３に続く半導体装置の製造工程において、メッキ工程を示す模式的断面図である。 図１５に続く半導体装置の製造工程において、切断工程を示す模式的断面図である。 本発明の実施形態１である半導体装置を実装した状態を示す模式的断面図である。 図１７の一部を拡大した模式的断面図である。 本発明の実施形態２である半導体装置の内部構造の一部を示す模式的断面図である。 図１９のリードの模式的底面図（下面図）である。 本発明の実施形態３である半導体装置の内部構造の一部を示す模式的断面図である。 図２１のリードの模式的底面図（下面図）である。 本発明の実施形態４である半導体装置の内部構造の一部を示す模式的断面図である。 図２３のリードの模式的底面図（下面図）である。 本発明の実施形態５である半導体装置の内部構造の一部を示す模式的断面図である。 図２５のリードの模式的底面図（下面図）である。 本発明の実施形態６である半導体装置の外観構造を示す模式的底面（下面図）である。 図２７のｃ−ｃ線に沿う模式的断面図である。 本発明の実施形態７である半導体装置の内部構造を示す模式的断面図である。 本発明の実施形態８である半導体装置の内部構造を示す図（（ａ）は樹脂封止体の上部を除去した状態の模式的平面図，（ｂ）は（ａ）のｄ−ｄ線に沿う模式的断面図）である。 図３０（ｂ）の一部を拡大した模式的断面図である。 本発明の実施形態８である半導体装置の製造に使用されるリードフレームの模式的平面図である。 図３２の一部を拡大して反対側の裏面を示す模式的底面図である。 本発明の実施形態８である半導体装置の製造工程を示す図（（ａ）はワイヤボンディング工程を示す模式的断面図，（ｂ）は樹脂封止工程を示す模式的断面図）である。 図３４に続く半導体装置の製造工程を示す図（（ａ）はメッキ工程を示す模式的断面図，（ｂ）は切断工程を示す模式的断面図）である。 図３５（ｂ）に示す樹脂封止工程において形成された樹脂封止体を示す模式的平面図である。 本発明の実施形態９である半導体装置の内部構造を示す模式的断面図である。
符号の説明
１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ, １ｈ,１ｊ…半導体装置、２…半導体チップ、３…電極（ボンディングパッド）、４…接着材、５…リード、５ｘ，５ｙ，５ｙ１…面、５ｍ１，５ｍ２…先端面、６…凹部、７…チップ支持体、８…ボンディングワイヤ、９…樹脂封止体、９ａ…突出樹脂（リード間樹脂）、１０…メッキ層、ＬＦ…リードフレーム、１５…フレーム本体、１６…製品形成領域、１８…切断ライン、１９…モールディングライン、２０…成形金型、２０ａ…上型、２０ｂ…下型、２１…キャビティ、２２…樹脂シート、２５…切断金型、３０…配線基板、３１…電極パッド、３２…半田材、３５…凹部、３６…突起状電極。

Claims (26)

  1. 互いに反対側に位置する主面及び裏面と、前記主面に配置された複数の電極とを有する半導体チップと、
    前記半導体チップの複数の電極に夫々電気的に接続された複数のリードと、
    前記半導体チップ、前記複数のリードを封止する樹脂封止体とを有し、
    前記複数のリードは、前記樹脂封止体の主面と、前記主面とは反対側の裏面との間に位置する第１の面と、
    前記第１の面の反対側に位置し、かつ前記樹脂封止体の裏面から露出する第２の面と、
    前記半導体チップ側に位置する第１の先端面と、
    前記第１の先端面の反対側に位置し、かつ前記樹脂封止体の側面から露出する第２の先端面と、
    前記第２の面から前記第１の面側に窪み、かつ前記第２の先端面に連なる凹部とを有し、
    前記第２の面及び前記凹部の内壁面は、前記リードの前記第２の先端面よりも半田濡れ性が高いメッキ層で覆われていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記凹部は、前記リードの第２の先端面で終端し、前記第２の先端面から露出していることを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記メッキ層は、前記リードの第２の先端面で終端し、前記第２の先端面から露出していることを特徴とする半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記凹部は、前記リードの幅方向において互いに反対側に位置する前記リードの２つの側面から離間して設けられていることを特徴とする半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記第２の先端面は、切断面であることを特徴とする半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記第１及び第２の面は、前記第２の先端面に連なり、
    前記第２の先端面は、前記樹脂封止体の側面から突出していることを特徴とする半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記凹部は、前記樹脂封止体の外側に設けられていることを特徴とする半導体装置。
  8. 請求項１に記載の半導体装置において、
    前記凹部は、前記樹脂封止体の側面の外側と内側に亘って設けられていることを特徴とする半導体装置。
  9. 請求項１に記載の半導体装置において、
    更に、前記半導体チップの複数の電極と前記複数のリードの第１の面とを夫々電気的に接続する複数のボンディングワイヤを有することを特徴とする半導体装置。
  10. 請求項９に記載の半導体装置において、
    更に、前記リードよりも厚さが薄いチップ支持体を有し、
    前記半導体チップは、その裏面が前記チップ支持体の第１の面に接着され、
    前記チップ支持体の第１の面と反対側の第２の面は、前記樹脂封止体の樹脂で覆われていることを特徴とする半導体装置。
  11. 請求項１に記載の半導体装置において、
    更に、チップ支持体を有し、
    前記チップ支持体は、前記半導体チップが接着された第１の面と、前記第１の面の反対側に位置し、かつ前記樹脂封止体の裏面から露出する第２の面と、前記第２の面から前記第１の面側に窪み、かつ前記樹脂封止体の裏面から露出する凹部とを有することを特徴とする半導体装置。
  12. 請求項１に記載の半導体装置において、
    半導体チップの複数の電極は、前記複数のリードの第１の面に突起状電極を介在して夫々電気的に接続されていることを特徴とする半導体装置。
  13. 互いに反対側に位置する主面及び裏面と、前記主面に配置された複数の電極とを有する半導体チップと、
    前記半導体チップの複数の電極に夫々電気的に接続された複数のリードと、
    前記半導体チップ、前記複数のリードを封止する樹脂封止体とを有し、
    前記複数のリードは、前記樹脂封止体の主面と前記主面とは反対側に裏面との間に位置する第１の面と、
    前記第１の面の反対側に位置し、かつ前記樹脂封止体の裏面から露出する第２の面と、
    前記第２の面から前記第１の面側に窪む凹部とを有し、
    前記第２の面及び前記凹部の内壁面は、前記リードの第２の先端面よりも半田濡れ性が高いメッキ層で覆われていることを特徴とする半導体装置。
  14. 請求項１３に記載の半導体装置において、
    前記凹部は、複数設けられていることを特徴とする半導体装置。
  15. 互いに反対側に位置する主面及び裏面と、前記主面に配置された複数の電極とを有する半導体チップと、
    前記半導体チップの複数の電極に夫々電気的に接続された複数のリードと、
    前記半導体チップ、複数のリードを封止する樹脂封止体とを有し、
    前記複数のリードは、前記樹脂封止体の主面と前記樹脂封止体の主面とは反対側の裏面との間に位置する第１の面と、
    前記第１の面の反対側に位置し、かつ前記樹脂封止体の裏面から露出する第２の面と、
    前記半導体チップ側に位置する第１の先端面と、
    前記第１の先端面の反対側に位置し、かつ前記樹脂封止体の側面から露出する第２の先端面と、
    前記第２の面から前記第１の面側に窪む複数の凹部とを有し、
    前記複数の凹部の中の少なくとも１つは、前記リードの第２の先端面に連なっており、
    前記第２の面、及び前記複数の凹部の各々の内壁面は、前記リードの前記第２の先端面よりも半田濡れ性が高いメッキ層で覆われていることを特徴とする半導体装置。
  16. 請求項１５に記載の半導体装置において、
    前記第１及び第２の面は、前記第２の先端面に連なり、
    前記第２の先端面は、前記樹脂封止体の側面から突出し、
    前記複数の凹部は、前記樹脂封止体の側面の外側と内側に亘って点在していることを特徴とする半導体装置。
  17. 樹脂封止体で封止された半導体チップ及びリードを有し、前記リードは、前記樹脂封止体の内外に亘って延在し、かつ前記樹脂封止体の側面から突出する第１の面と、前記第１の面の反対側に位置し、かつ前記樹脂封止体の裏面から露出して前記樹脂封止体の側面の外側に延びる第２の面と、前記第２の面から第１の面側に窪む凹部とを有するリードフレームを準備する工程と、
    前記リードの第２の面及び前記凹部の内壁壁面に、前記リードの第２の先端面よりも半田濡れ性が高いメッキ層を形成する工程と、
    切断後の切断面から前記凹部が露出するように前記リードを切断する工程とを有することを特徴とする半導体装置の製造方法。
  18. 請求項１７に記載の半導体装置の製造方法において、
    前記凹部は、前記リードの幅方向において互いに反対側に位置する前記リードの２つの側面から離間して設けられていることを特徴とする半導体装置の製造方法。
  19. 互いに反対側に位置する第１及び第２の面と、前記第２の面から前記第１の面側に窪む凹部とを備えたリードを有するリードフレームを準備する工程と、
    前記リードの一部を封止し、かつ前記リードの第２の面が裏面から露出する樹脂封止体を形成する工程と、
    前記リードの第２の面及び前記凹部の内壁面に、前記リードの第２の先端面よりも半田濡れ性が高いメッキ層を形成する工程と、
    切断後の切断面から前記凹部が露出するように前記リードを切断する工程とを有することを特徴とする半導体装置の製造方法。
  20. 請求項１９に記載の半導体装置の製造方法において、
    前記凹部は、前記リードの幅方向において互いに反対側に位置する前記リードの２つの側面から離間して設けられていることを特徴とする半導体装置の製造方法。
  21. 請求項１９に記載の半導体装置の製造方法において、
    前記リードフレームは、チップ支持体を更に有し、
    前記樹脂封止体形成工程の前に、前記チップ支持体に半導体チップを接着する工程と、前記半導体チップの電極と前記リードとをボンディングワイヤで電気的に接続する工程とを更に有することを特徴とする半導体装置の製造方法。
  22. 互いに反対側に位置する第１及び第２の面と、前記第２の面から前記第１の面側に窪む凹部とを備えたリードを有するリードフレームを準備する工程と、
    前記リードの一部を封止し、かつ前記リードの第２の面が裏面から露出する樹脂封止体を形成する工程と、
    前記凹部の内壁面を含む前記リードの第２の面に、前記リードの第２の先端面よりも半田濡れ性が高いメッキ層を形成する工程と、
    前記リードを切断する工程とを有することを特徴とする半導体装置の製造方法。
  23. 請求項２２に記載の半導体装置の製造方法において、
    前記凹部は、複数設けられていることを特徴とする半導体装置の製造方法。
  24. 請求項２２に記載の半導体装置の製造方法において、
    前記凹部は、前記リードの幅方向において互いに反対側に位置する前記リードの２つの側面から離間して設けられていることを特徴とする半導体装置の製造方法。
  25. 互いに反対側に位置する第１及び第２の面と、前記第２の面から前記第１の面側に窪む複数の凹部とを備えたリードを有するリードフレームを準備する工程と、
    前記リードの一部を封止し、かつ前記リードの第２の面が裏面から露出する樹脂封止体を形成する工程と、
    前記リードの第２の面及び前記複数の凹部の各々の内壁面に、前記リードの第２の先端面よりも半田濡れ性が高いメッキ層を形成する工程と、
    前記複数の凹部の中の少なくとも１つが切断後の切断面から露出するように前記リードを切断する工程とを有することを特徴とする半導体装置の製造方法。
  26. 請求項２５に記載の半導体装置の製造方法において、
    前記複数の凹部は、前記リードの幅方向において互いに反対側に位置する前記リードの２つの側面から離間して設けられていることを特徴とする半導体装置の製造方法。
JP2003430092A 2003-12-25 2003-12-25 半導体装置及びその製造方法 Pending JP2005191240A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003430092A JP2005191240A (ja) 2003-12-25 2003-12-25 半導体装置及びその製造方法
TW93135256A TW200522328A (en) 2003-12-25 2004-11-17 Semiconductor device and manufacturing method thereof
US11/002,804 US7410834B2 (en) 2003-12-25 2004-12-03 Method of manufacturing a semiconductor device
KR1020040109225A KR20050065340A (ko) 2003-12-25 2004-12-21 반도체장치 및 그 제조방법
CNA2004101048856A CN1638111A (zh) 2003-12-25 2004-12-24 半导体元件的制造方法
US12/169,921 US20080268576A1 (en) 2003-12-25 2008-07-09 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003430092A JP2005191240A (ja) 2003-12-25 2003-12-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005191240A true JP2005191240A (ja) 2005-07-14
JP2005191240A5 JP2005191240A5 (ja) 2007-02-15

Family

ID=34697596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003430092A Pending JP2005191240A (ja) 2003-12-25 2003-12-25 半導体装置及びその製造方法

Country Status (5)

Country Link
US (2) US7410834B2 (ja)
JP (1) JP2005191240A (ja)
KR (1) KR20050065340A (ja)
CN (1) CN1638111A (ja)
TW (1) TW200522328A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311137A (ja) * 2004-04-22 2005-11-04 Sony Corp 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
WO2007083490A1 (ja) * 2006-01-23 2007-07-26 Towa Corporation 電子部品の樹脂封止成形方法、ならびに、それに用いられる型組品およびリードフレーム
JP2008016469A (ja) * 2006-07-03 2008-01-24 Renesas Technology Corp 半導体装置
JP2008108872A (ja) * 2006-10-25 2008-05-08 Denso Corp モールドパッケージおよびその製造方法
JP2008187045A (ja) * 2007-01-30 2008-08-14 Matsushita Electric Ind Co Ltd 半導体装置用リードフレームとその製造方法、半導体装置
JP2008186891A (ja) * 2007-01-29 2008-08-14 Denso Corp モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造
JP2014067750A (ja) * 2012-09-24 2014-04-17 Seiko Instruments Inc 樹脂封止型半導体装置およびその製造方法
JP2018074067A (ja) * 2016-11-01 2018-05-10 旭化成エレクトロニクス株式会社 半導体装置
JP2018200994A (ja) * 2017-05-29 2018-12-20 大口マテリアル株式会社 リードフレーム及びその製造方法
JP2019047061A (ja) * 2017-09-06 2019-03-22 大日本印刷株式会社 半導体装置およびその製造方法
JP2020038914A (ja) * 2018-09-05 2020-03-12 ローム株式会社 半導体装置
KR20210123752A (ko) * 2020-04-06 2021-10-14 (주)포시스 반도체 패키지용 리드프레임의 리드 구조 및 그 리드 가공 방법
WO2022209819A1 (ja) * 2021-04-01 2022-10-06 ローム株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US8330270B1 (en) * 1998-06-10 2012-12-11 Utac Hong Kong Limited Integrated circuit package having a plurality of spaced apart pad portions
US8461694B1 (en) * 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8310060B1 (en) 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8492906B2 (en) 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US7608482B1 (en) * 2006-12-21 2009-10-27 National Semiconductor Corporation Integrated circuit package with molded insulation
JP2008218811A (ja) 2007-03-06 2008-09-18 Hitachi Metals Ltd 機能素子パッケージ
US8115285B2 (en) * 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
US20100044850A1 (en) 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
JP5549066B2 (ja) * 2008-09-30 2014-07-16 凸版印刷株式会社 リードフレーム型基板とその製造方法、及び半導体装置
US10199311B2 (en) * 2009-01-29 2019-02-05 Semiconductor Components Industries, Llc Leadless semiconductor packages, leadframes therefor, and methods of making
US10163766B2 (en) 2016-11-21 2018-12-25 Semiconductor Components Industries, Llc Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks
US9899349B2 (en) 2009-01-29 2018-02-20 Semiconductor Components Industries, Llc Semiconductor packages and related methods
JP2010238693A (ja) * 2009-03-30 2010-10-21 Toppan Printing Co Ltd 半導体素子用基板の製造方法および半導体装置
US8124447B2 (en) 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
JP5448727B2 (ja) * 2009-11-05 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
CN102117753A (zh) * 2010-01-05 2011-07-06 飞思卡尔半导体公司 封装半导体器件的方法
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
ITMI20120710A1 (it) * 2012-04-27 2013-10-28 St Microelectronics Srl Metodo per fabbricare dispositivi elettronici
US8841758B2 (en) 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
US8716066B2 (en) 2012-07-31 2014-05-06 Freescale Semiconductor, Inc. Method for plating a semiconductor package lead
US8890301B2 (en) 2012-08-01 2014-11-18 Analog Devices, Inc. Packaging and methods for packaging
US9070669B2 (en) 2012-11-09 2015-06-30 Freescale Semiconductor, Inc. Wettable lead ends on a flat-pack no-lead microelectronic package
US8535982B1 (en) 2012-11-29 2013-09-17 Freescale Semiconductor, Inc. Providing an automatic optical inspection feature for solder joints on semiconductor packages
KR101504897B1 (ko) * 2013-02-22 2015-03-23 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9589929B2 (en) * 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9190606B2 (en) * 2013-03-15 2015-11-17 Allegro Micosystems, LLC Packaging for an electronic device
US10345343B2 (en) 2013-03-15 2019-07-09 Allegro Microsystems, Llc Current sensor isolation
US20140299978A1 (en) * 2013-04-03 2014-10-09 Lingsen Precision Industries, Ltd. Quad flat non-lead package
US20140357022A1 (en) * 2013-06-04 2014-12-04 Cambridge Silicon Radio Limited A qfn with wettable flank
US9947636B2 (en) * 2014-06-02 2018-04-17 Stmicroelectronics, Inc. Method for making semiconductor device with lead frame made from top and bottom components and related devices
US20160148877A1 (en) * 2014-11-20 2016-05-26 Microchip Technology Incorporated Qfn package with improved contact pins
CN105895611B (zh) * 2014-12-17 2019-07-12 恩智浦美国有限公司 具有可湿性侧面的无引线方形扁平半导体封装
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
US10008472B2 (en) * 2015-06-29 2018-06-26 Stmicroelectronics, Inc. Method for making semiconductor device with sidewall recess and related devices
JP6577857B2 (ja) * 2015-12-21 2019-09-18 ルネサスエレクトロニクス株式会社 半導体装置
CN105470231A (zh) * 2015-12-25 2016-04-06 华天科技（西安）有限公司 一种采用半蚀刻工艺形成阶梯式框架引脚及其制造方法
US10388616B2 (en) * 2016-05-02 2019-08-20 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
JP6752639B2 (ja) 2016-05-02 2020-09-09 ローム株式会社 半導体装置の製造方法
US9847283B1 (en) 2016-11-06 2017-12-19 Nexperia B.V. Semiconductor device with wettable corner leads
US11227810B2 (en) * 2017-11-10 2022-01-18 Shindengen Electric Manufacturing Co., Ltd. Electronic module with a groove and press hole on the surface of a conductor
JP7037368B2 (ja) * 2018-01-09 2022-03-16 ローム株式会社 半導体装置および半導体装置の製造方法
JP7144157B2 (ja) * 2018-03-08 2022-09-29 エイブリック株式会社 半導体装置およびその製造方法
US11600557B2 (en) * 2018-08-21 2023-03-07 Texas Instruments Incorporated Packaged device having selective lead pullback for dimple depth control
CN109243988A (zh) * 2018-09-14 2019-01-18 上海凯虹科技电子有限公司 封装体及其封装方法
JP6827495B2 (ja) * 2019-05-16 2021-02-10 Ｔｏｗａ株式会社 半導体装置の製造方法
CN111668184B (zh) * 2020-07-14 2022-02-01 甬矽电子(宁波)股份有限公司 引线框制作方法和引线框结构
US11768230B1 (en) 2022-03-30 2023-09-26 Allegro Microsystems, Llc Current sensor integrated circuit with a dual gauge lead frame

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196005A (ja) * 1998-12-24 2000-07-14 Nec Corp 半導体装置
JP2000294719A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299400A (ja) 1999-04-14 2000-10-24 Sony Corp ノンリード・フラットパッケージ型半導体装置
JP3878781B2 (ja) * 1999-12-27 2007-02-07 株式会社ルネサステクノロジ 半導体装置の製造方法
US6452255B1 (en) * 2000-03-20 2002-09-17 National Semiconductor, Corp. Low inductance leadless package
US6608366B1 (en) * 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196005A (ja) * 1998-12-24 2000-07-14 Nec Corp 半導体装置
JP2000294719A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311137A (ja) * 2004-04-22 2005-11-04 Sony Corp 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP4635471B2 (ja) * 2004-04-22 2011-02-23 ソニー株式会社 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
WO2007083490A1 (ja) * 2006-01-23 2007-07-26 Towa Corporation 電子部品の樹脂封止成形方法、ならびに、それに用いられる型組品およびリードフレーム
JP2008016469A (ja) * 2006-07-03 2008-01-24 Renesas Technology Corp 半導体装置
JP2008108872A (ja) * 2006-10-25 2008-05-08 Denso Corp モールドパッケージおよびその製造方法
JP2008186891A (ja) * 2007-01-29 2008-08-14 Denso Corp モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造
JP2008187045A (ja) * 2007-01-30 2008-08-14 Matsushita Electric Ind Co Ltd 半導体装置用リードフレームとその製造方法、半導体装置
JP2014067750A (ja) * 2012-09-24 2014-04-17 Seiko Instruments Inc 樹脂封止型半導体装置およびその製造方法
JP2018074067A (ja) * 2016-11-01 2018-05-10 旭化成エレクトロニクス株式会社 半導体装置
JP2018200994A (ja) * 2017-05-29 2018-12-20 大口マテリアル株式会社 リードフレーム及びその製造方法
JP2019047061A (ja) * 2017-09-06 2019-03-22 大日本印刷株式会社 半導体装置およびその製造方法
JP2020038914A (ja) * 2018-09-05 2020-03-12 ローム株式会社 半導体装置
JP7210868B2 (ja) 2018-09-05 2023-01-24 ローム株式会社 半導体装置
US11894281B2 (en) 2018-09-05 2024-02-06 Rohm Co., Ltd. Semiconductor device including lead with varying thickness
KR20210123752A (ko) * 2020-04-06 2021-10-14 (주)포시스 반도체 패키지용 리드프레임의 리드 구조 및 그 리드 가공 방법
KR102363175B1 (ko) * 2020-04-06 2022-02-15 (주)포시스 반도체 패키지용 리드프레임의 리드 구조 및 그 리드 가공 방법
WO2022209819A1 (ja) * 2021-04-01 2022-10-06 ローム株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
CN1638111A (zh) 2005-07-13
US20050139982A1 (en) 2005-06-30
US20080268576A1 (en) 2008-10-30
TW200522328A (en) 2005-07-01
KR20050065340A (ko) 2005-06-29
US7410834B2 (en) 2008-08-12

Similar Documents

Publication Publication Date Title
JP2005191240A (ja) 半導体装置及びその製造方法
US6992385B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
US6911353B2 (en) Semiconductor device and method of manufacturing same
KR100369393B1 (ko) 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR101117848B1 (ko) 반도체 장치 및 그 제조 방법
JP5959386B2 (ja) 樹脂封止型半導体装置およびその製造方法
US8133759B2 (en) Leadframe
US7410835B2 (en) Method for fabricating semiconductor package with short-prevented lead frame
CN209785926U (zh) 半导体器件
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
KR20060042872A (ko) 반도체장치의 실장 방법
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
US9553068B2 (en) Integrated circuit (“IC”) assembly includes an IC die with a top metallization layer and a conductive epoxy layer applied to the top metallization layer
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP2006279088A (ja) 半導体装置の製造方法
JP4732138B2 (ja) 半導体装置及びその製造方法
JP2005191158A (ja) 半導体装置及びその製造方法
JP2010050288A (ja) 樹脂封止型半導体装置およびその製造方法
JP5119092B2 (ja) 半導体装置の製造方法
JP2005311099A (ja) 半導体装置及びその製造方法
JP2019145625A (ja) 半導体装置
JP2017108191A (ja) 半導体装置
JP2002164496A (ja) 半導体装置およびその製造方法
KR20070103591A (ko) 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090707