JP4635471B2 - 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム - Google Patents

半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム Download PDF

Info

Publication number
JP4635471B2
JP4635471B2 JP2004127295A JP2004127295A JP4635471B2 JP 4635471 B2 JP4635471 B2 JP 4635471B2 JP 2004127295 A JP2004127295 A JP 2004127295A JP 2004127295 A JP2004127295 A JP 2004127295A JP 4635471 B2 JP4635471 B2 JP 4635471B2
Authority
JP
Japan
Prior art keywords
mounting
semiconductor device
sealing material
external connection
chip component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004127295A
Other languages
English (en)
Other versions
JP2005311137A (ja
Inventor
広陽 細川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004127295A priority Critical patent/JP4635471B2/ja
Publication of JP2005311137A publication Critical patent/JP2005311137A/ja
Application granted granted Critical
Publication of JP4635471B2 publication Critical patent/JP4635471B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

本発明は、例えば半導体装置のはんだ接続における基板実装性及び実装信頼性の向上に好適な半導体装置及びその製造方法、その実装構造並びにリードフレームに関するものである。
近年、携帯電子機器の発展により、より小型／高密度でローコストな製品の要求が強くなってきている。これに伴い、半導体ＩＣパッケージは飛躍的に小型化、薄型化が進んできており、ＱＦＮ（Quad Flat Non-leaded package）や、ＬＧＡ（Land Grid Array）と称される外部端子が底面に露出するタイプの、いわゆるノンリード型パッケージが増えてきている。
まず、従来技術によるノンリード型パッケージ構造の一例を図１４に示す。即ち、図１４（ａ）はパッケージの底面図（（ｂ）のａ−ａ線概略断面図）、（ｂ）は（ａ）のｂ−ｂ線断面図であり、同図（ｂ）に示すように、ダイパッド３１上にダイボンド材４によって接着されたＩＣチップ１と外部接続端子３０とを金属ワイヤー３でボンディングした後、これらを絶縁性樹脂９で封止し、実装基板１５に実装されるが、同図（ａ）に示すように、パッケージ３５の外周に１列に配された外部接続端子３０の底面と実装基板１５の接続ランド３３との間が、面同士ではんだ３４を介して接続される。このように外部接続端子３０がパッケージ３５の外周に引き出されるためピン数の増設にも限界がある。
ところがパッケージ底面に外部接続端子３０が配置されたノンリード型パッケージが、図１７のように、基板実装時に実装基板１５上の接続ランド３３に正確にマウントされずに、例えばパッケージ３５が矢印方向にずれた場合、実装基板１５上の接続ランド３３とパッケージ３５の外部接続端子３０間に位置ずれが生じる。図１８（ａ）は図１７におけるＦ部の拡大図を示し、その状態で加熱リフローすると、溶融したはんだが図１８（ｂ）（図１８（ａ）のＦ'−Ｆ'線断面図）のような形状になるが、溶融したはんだ１３の表面張力により、パッケージ３５を図１８（ａ）における矢印の方向、つまり本来の実装基板１５の接続ランド３３上に戻す方向に力が加わる。
いわゆるセルフアライメント（パッケージを本来の位置に戻す作用）があるため、正確にマウントされなかった場合でもセルフアライメントの作用を期待できるが、外部接続端子３０や接続ランド３３のサイズ、又ははんだ３５の量が少ないことによって、セルフアライメントが作用しないことがある。
即ち、これらノンリード型パッケージは、外部端子リードが封止樹脂から突出したＬＱＦＰ（Low profile Quad Flat Package）のようなパッケージと比較すると、はんだの量が少ないためフィレットが形成されにくい。このため、セルフアライメント性が乏しく、また、使用過程において、実装基板と端子との熱膨張の差等を伴う温度サイクルに対し、耐久性が十分でないため、基板実装性や基板実装信頼性が低かった。
そこでこれに対応するために、ノンリード型パッケージの実装性、実装信頼性を向上させる試みが提案されるようになってきた。例えば、パッケージ底面内の端子表面に、凹部を設け、この部分にはんだが入り込むようにすることにより、はんだ量が増加するため、凹部がない場合に比べてはんだフィレットができやすく、基板実装性、実装信頼性が向上することが開示されている（後述の特許文献参照）。
具体的に説明すると、上記の特許文献によるパッケージ構造は、図１５に示すように、外部接続端子３０がパッケージ３５の外周に１列に並ぶペリフェラルタイプで、ＱＦＮと称されているパッケージであり、図１４に示した従来例と同様なノンリード型パッケージにおいて、図１５（ｂ）（図１５（ａ）のＥ−Ｅ線断面図）に示すように、外部接続端子３０に凹部３２が設けられている。
図１６（ａ）は、図１５（ａ）のＥ1部の拡大図を示し、この図のＥ'−Ｅ'線断面図である図１６（ｂ）に示すように、上記した凹部３２にも金属めっき膜１４が形成されるため、パッケージ３５の外部接続端子３０を実装基板１５の接続ランド３３に接続する際に、凹部３２にはんだ１３が入り込むことにより、パッケージ３５の外部接続端子３０の底面に付着するはんだ１３の量が多くなり、図１４に示した従来例に比べてフィレットを形成し易く、接合強度の向上も可能である。
特開２０００−２９４７１９号公報（第４頁第５欄４５行目〜４７行目、第４頁第６欄７行目〜１０行目、図４）
しかしながら、これら従来のパッケージ構造では、基板実装性（例えばセルフアライメント性）、基板実装信頼性（例えばパッケージを基板実装した状態での耐温度サイクル性）を向上させるのに限界があった。
即ち、ＱＦＮタイプでは、端子ピッチｐ（図１６（ａ）参照）はすでに０．４ｍｍが量産化されているが、外部接続端子３０を狭ピッチ化していくと、特許文献に示されたような凹部３２を端子３０に設けることは事実上困難になり、仮に設けられたとしても、凹部３２のサイズが小さすぎて、基板実装性や実装信頼性を向上させられなかった。例えば、０．４ｍｍピッチＱＦＮの場合、外部接続端子３０の幅は０．１３〜０．１５ｍｍ程度で、凹部３２を形成しようとしても、０．０５〜０．０８ｍｍ程度の幅の溝しか形成できず、これでは実装性、実装信頼性の向上に寄与しない。
また、セルフアライメント性についても、狭い幅の外部接続端子３０に設けた凹部３２に配されるはんだ１３の量は極めて少ないため、この程度のはんだの増加では十分なセルフアライメント性を発揮し難い。
そこで、本発明の目的は、実装基板に対する接続を十分な強度で位置精度良く行える半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレームを提供することにある。
即ち、本発明は、チップ部品が封止材によって封止され、前記チップ部品に接続された外部接続端子が前記封止材から露出していて実装基板に接続される半導体装置において、
前記封止材のコーナー部に実装補強部が設けられ、この実装補強部が前記外部接続端 子と共に前記実装基板に接合されるように構成された
ことを特徴とする、半導体装置（以下、本発明の半導体装置と称する。）に係るものである。
また、本発明は、チップ部品が封止材によって封止され、前記チップ部品に接続された外部接続端子が前記封止材から露出していて実装基板に接続される半導体装置を製造する方法において、
前記チップ部品を接続する端子部と、実装補強部に加工されるべき領域とを有する板 状体を支持体に支持する工程と、
前記板状体上に前記チップ部品を固定する工程と、
前記端子部に前記チップ部品を接続する工程と、
前記チップ部品を前記端子部と共に封止材によって封止する工程と、
前記支持体を除去して、前記封止材から前記端子部を前記外部接続端子として露出さ せる工程と、
前記封止材と共に前記板状体の所定箇所を切断して前記半導体装置に個片化し、かつ この半導体装置のコーナー部に実装補強部を形成する工程と
を有することを特徴とする、半導体装置の製造方法（以下、本発明の製造方法と称する。）に係るものである。
また、本発明は、チップ部品が封止材によって封止され、前記チップ部品に接続された外部接続端子が前記封止材から露出していて実装基板に接続された半導体装置の実装構造において、
前記封止材のコーナー部に実装補強部が設けられ、この実装補強部が前記外部接続端 子と共に前記実装基板に接合されている
ことを特徴とする、半導体装置の実装構造（以下、本発明の実装構造と称する。）に係るものである。
また、本発明は、チップ部品が封止材によって封止され、前記チップ部品に接続された外部接続端子が前記封止材から露出していて実装基板に接続される半導体装置の製造に用いられるリードフレームにおいて、
前記チップ部品の固定位置の外周辺に沿って設けられた第１のリード部分と、
前記外周辺のコーナー部に設けられた第２のリード部分とが、互いに連結されていて 、切断によって、前記第１のリード部分が前記外部接続端子となり、前記第２のリード 部分が実装補強部となるように構成された
ことを特徴とする、リードフレーム（以下、本発明のリードフレームと称する。）に係るものである。
本発明によれば、チップ部品の封止材のコーナー部に設けた実装補強部が、実装基板への外部接続端子の接続と共に実装基板に接合されるので、外部接続端子とは別に設けた実装補強部の接合面積が大きいことから、この接合材の面積及び量を多くすることができる。これによって、実装補強部の接合強度が大きく、かつこの接合部での接合材による溶融時の表面張力が向上するため、実装基板に対する外部接続端子の接続の強度が補強され（実装信頼性の向上）、かつ実装基板の接続ランドに対する位置ずれを解消して両者間の位置精度を向上させること（実装性の向上）ができる。しかも、チップ部品の外周辺に沿って外部接続端子を増やすことが可能であると共に、外部接続端子のピッチやサイズも小さくすることも可能である。
また、半導体装置の製造に用いるリードフレームが、実装補強部及び外部接続端子に加工されるべき各リード部分が互いに連結されているので、このリードフレームの所定箇所を切断するのみで、特別な製造装置を要することなく、実装信頼性及び実装性の高い半導体装置を容易かつ低コストに提供することができる。しかも、リードフレームのデザイン変更により、チップ部品の外周辺に沿って外部接続端子を増やすことが可能であると共に、外部接続端子のピッチやサイズも小さくすることも可能となる。
上記した本発明の半導体装置、その製造方法、実装構造、リードフレームにおいては、前記外部接続端子となる第１のリード部分と共に、導電材からなるリードフレームから加工された第２のリード部分が部分的に欠除されて、前記実装補強部が形成されていることが望ましい。
そして、切断によって前記第２のリード部分の角部が実装面側に凹部を形成してもよく、また切断によって前記第２のリード部分の角部の側面に凹部を形成してもよい。
即ち、前者は、前記板状体としてリードフレームを用い、前記外部接続端子及び前記実装補強部となる各リード部分を前記リードフレームに形成し、少なくとも前記実装補強部となるリード部分を部分的に欠除し、この欠除部を含む位置で前記個片化を行うことによって、前記実装補強部の実装面側に凹部を形成することができる。
また、後者は、前記欠除部によって、前記実装補強部の側面に凹部を形成するものであり、この場合、前記リード部及び前記封止材に貫通孔を形成すると共に、この貫通孔を含む位置で前記個片化を行うことによって、前記凹部を形成することができる。
そして、前記封止材から露出した前記実装補強部の表面に金属めっきを施すのが、はんだを付着させ易い点で望ましい。
また、前記実装補強部を外部接続端子と兼用させてもよい。
更に、前記チップ部品としての半導体チップを前記外部接続端子となる端子部にワイヤボンディングすることにより、配線の自由度があり望ましい。
ここにおいて、「接続」とは、基板上の接続ランドが配線の一部であり、これに対して導電性の接合材によって電気的に接続されることを意味する。また、「接合」とは、基板上の接続ランドに接合される状態を意味する。そしてこの接合状態において接続ランドとは電気的接続でなくてもよく、電気的に接続状態であってもよい。従って、この接合に用いられる接合材は、はんだ等の導電性接合材に限るものではない。
以下、本発明を実施するための最良の形態を図面参照下で具体的に説明する。
実施の形態１
図１は、本実施の形態による半導体装置１９Ａの樹脂封止されたパッケージ５を示し、（ａ）は底面図、（ｂ）は（ａ）のＡ−Ａ線断面図である。
図示の如く、このパッケージ５は、外部接続端子７が格子状に並んだ、いわゆるエリアアレイタイプのＬＧＡ構造パッケージである。なお、本実施の形態ではＬＧＡとして説明するが、端子配置がペリフェラルのＱＦＮに本実施の形態を適用してもよい。また、ダイパッドを露出させた構造で説明するが、ダイパッドを絶縁性樹脂で被覆した構造であってもよい。後述する他の実施の形態も同様。
即ち、図１（ｂ）に示すように、このパッケージ５は、後述するリードフレームに形成されたダイパッド６上にダイボンド材４を介してＩＣチップ１が接着され、ＩＣチップ１の電極パッド２とリードフレームに形成された外部接続端子７とが、金属ワイヤー３によってボンディングされた後、絶縁性樹脂９で封止された状態で個片化されたものであり、既述した従来例では、パッケージの底面に配置された外部接続端子の全てに凹部が設けられていたのとは異なり、外部接続端子７とは別に、パッケージ５のコーナー部２２に実装基板の回路とは電気的につながっていない実装補強部１０を設け、この実装補強部１０に凹部１１ａを形成する。
具体的には、図２（ａ）（図１のＡ1部の拡大図）及び図２（ｂ）（（ａ）のＡ'−Ａ'線断面図）に示すように、凹部１１ａの形状は、実装補強部１０の基板実装面側に半球状に形成されており、リードフレーム製作過程でハーフエッチングなどにより容易に形成することができる。実装補強部１０及び凹部１１ａの形状は、四角形、扇形など何でもよく、リードフレーム製造上、形成しやすい形状を選択してよい。
実際に基板実装性、実装信頼性に寄与するためには、図２（ａ）に示すように、実装補強部１０の領域の１辺の長さｌは、例えば０．３〜０．５ｍｍ程度の大きさ、凹部１１ａはｒ＝０．２〜０．３ｍｍ程度の大きさがあればよい。
このように、実装補強部１０を外部接続端子とは別に設けてここに凹部１１ａを形成することにより、実装補強部１０の実装面の表面積が増加するため、金属めっきを介して多くの量のはんだを付着させて接合強度を高めることができるので、これにより外部接続端子の接続を補強できる。従って、パッケージの小型化に伴い、外部接続端子サイズが小さくなっても、実装信頼性が向上すると共に、実装補強部１０がパッケージコーナーにあるため、セルフアライメントが効きやすいことにより実装性が向上する。
即ち、図３（ａ）（既述した図１７及び図１８に対応する図）に示すように、パッケージ５が実装基板１５に対して正確にマウントされなかった場合、実装基板１５の接続ランド１７に対する外部接続端子７の位置ずれや、実装基板１５の基板ランド１６に対する実装補強部１０の位置ずれが生じ易い。
このような場合、外部接続端子７においてもはんだ１３によるセルフアライメント作用は生じるものの、はんだ量が少ないためパッケージ５全体を矢印方向に戻す力が小さく、有効に作用し難いが、リフロー時にパッケージ５のコーナー部２２における実装補強部１０の量的に多いはんだ１３の表面張力によって、図３（ｂ）のように、パッケージ５を正常な位置に戻すことができる。
このようなセルフアライメントは、端子や接続ランドサイズが大きいか、またははんだ量が多いほど効果があり、更にパッケージ中央よりも周辺部（例えばパッケージコーナー）の方がより効果が大きい。
図４及び図５により本実施の形態の半導体装置１９Ａの製造プロセスを説明する。
図４は、本実施の形態によるリードフレーム２０の一部分の底面図（但し、裏面をハーフエッチングした状態）を示す。図示の如く、このリードフレーム２０は、最終的にＩＣパッケージとなるエリアがマトリックス状に配置されており、各エリア同士は、連結バー２３にて区画、結合している。外部接続端子７、実装補強部１０は連結バー２３に接続されており、実装補強部１０は縦横に走るこの連結バー２３の交点（パッケージエリアのコーナー部２２）に位置する（これは後述する実施の形態も同様）。
図５に示す製造プロセスは、図４におけるＤ−Ｄ線断面における断面図で示す。実装補強部１０の凹部１１ａは、図４に示すリードフレーム２０のコーナー部２２の中心を半球形に欠除して形成する。一般的にリードフレーム２０のコーナー部２２に対向する実装基板側には配線等が存在しないので支障がない。
このように、リードフレーム２０は特別の製造装置を用いなくても、リードフレームのデザインの変更によって、例えばチップ部品の外周辺に沿って外部接続端子を増やすことも可能であるため、外部接続端子のピッチやサイズを小さくしてピン数を増やすこともできる。後述する他の実施の形態も同様。
図５（ａ）は、リードフレーム２０の左側の底面に凹部１１ａが形成され、中央部にダイパッド６が位置し、これに連結片７ａで連結された外部接続端子７及びこの外部接続端子７を連結している連結バー２３、更にこの連結バー２３に連結された隣接パッケージエリアの外部接続端子７、この外部接続端子７に連結されたダイパッド６の一部分と、これらの底面に補強のためのリードフレームテープ２５を貼り付けた状態を示している。
次に、図５（ｂ）に示すように、ダイボンド材４によりＩＣチップ１をダイパッド６にダイボンドし、続いて図５（ｃ）に示すように、ＩＣチップ１の電極パッド２と外部接続端子７とを金属ワイヤー３で接続する。
次に、図５（ｄ）に示すように、リードフレーム２０全体を一括して片面を樹脂９で封止してパッケージ５を形成し、リードフレームテープ２５を剥離する。次に図５（ｅ）に示すように、パッケージ５の底面側に露出したリードフレーム２０に金属めっき（例えばＳｎ−Ａｇ−Ｃｕはんだめっき）１４を施す。これにより実装補強部１０の凹部の表面にもめっき膜が形成される。
また、リードフレーム２０において外部接続端子７の連結片７ａの部分はハーフエッチングされているので、封止する樹脂９がこの部分にも入り込むため外部接続端子７が補強されると共に、端子部のみが露出するため、付着するはんだ１３の領域が限られ、接続ランド１７との位置合せが良くなる。
最後は図５（ｆ）に示すように、連結バー２３の部分を完全に除去するようにダイシングカット１８を行い、パッケージ５を個片化する。これにより、個片化された半導体装置１９Ａを得て、これを図５（ｇ）に示すように、実装基板１５にペーストを印刷したはんだ１３を用いてリフローして接合することにより、実装補強部１０においては、図２（ｂ）に示したのと同様にフィレットが良好に形成され、接合強度が高められると同時に、隣接する外部接続端子７の接続を強化すると共に、実装補強部１０がパッケージ５のコーナー部２２に設けられているので、リフローによるはんだ溶融時の実装補強部１０のはんだの表面張力によって、位置ずれがあってもセルフアライメント作用によって位置精度を高めて実装することができる。
これは、実装補強部１０の凹部１１ａ全体がパッケージ５の底面に露出しているので、凹部１１ａの内面も同時に全面にわたり金属めっき１４が付着し、はんだ１３が凹部１１ａに入り込み、はんだ量の多い実装補強部１０を構成できるからである。なお、金属めっき１４は、リードフレーム２０の製造過程で予め施されていてもよい。
また、このような実装補強部１０を設けることにより、製造過程や製品化後において、様々な温度サイクルに伴う実装基板１５とＩＣチップ１の応力の差を実装補強部１０のはんだが吸収するため、外部接続端子７等の耐温度サイクル性が向上する。
本実施の形態によれば、実装補強部１０に量的に多いはんだ１３を配することができるため、パッケージ５のコーナー部２２の実装補強部１０の実装基板１５への接合強度が高められることにより、外部接続端子７の接続ランド１７への接続の強度が補強され、実装信頼性を高めることができると共に、実装補強部１０のはんだ１３によるセルフアライメント性により、実装基板１５に対して位置精度良くパッケージ５を実装して実装性を高めることができる（後述する実施の形態も同様）。
しかも、これに用いるリードフレーム２０が、特別な製造装置を用いることなく、リードフレームのデザインの変更だけで低コストにて形成でき、更にＩＣチップ１の外周辺に沿って外部接続端子７を増やすことができると共に、そのピッチやサイズを小さくして外部接続端子７を増やして多ピン化することもできる（後述する他の実施の形態も同様）。
実施の形態２
図６は、本実施の形態による半導体装置１９Ｂを示し、（ａ）は樹脂封止されたパッケージ５の底面図、（ｂ）は（ａ）のＢ−Ｂ線断面図である。
本実施の形態の前記した実施の形態１との相違点は、実装補強部の凹部を貫通孔によって形成する点であり、これ以外は実施の形態１と同様に形成されるので、共通点の説明は省略し、異なる点について説明する。
即ち、図６（ａ）におけるパッケージ５のコーナー部２２の凹部１２ａが欠除されているのは、パッケージ５の製造過程において、コーナー部２２にパッケージ５の厚さ方向に貫通孔を形成後に、この位置でダイシングしたことにより、穴の１／４円形がコーナー部２２に残るため、この貫通孔跡が凹部１２ａとして形成されたものである。
従って、図７（ｂ）（図６（ａ）のＢ1部分の拡大図である図７（ａ）のＢ'−Ｂ'線断面図）に示すように、凹部１２ａに面する実装補強部１０の側面にも金属めっき１４が付着するため、実装補強部１０の凹部１２ａのめっき膜上に十分な量のはんだ１３が配されて、良好なフィレットを形成して実装補強部１０の接合強度が高められる。
従って、各外部接続端子７の接続ランド１７への接続の強度が補強され、実装信頼性が向上すると共に、この実装補強部１０がパッケージ５のコーナー部２２に設けられているので、実装時の位置ずれがあっても実施の形態１と同様にセルフアライメントされ、基板実装性を高めることができる。
図８及び図９により本実施の形態の半導体装置１９Ｂの製造プロセスを説明する。
図８（ａ）は、本実施の形態によるリードフレーム２０の一部分の底面図、図８（ｂ）は、樹脂封止後にコーナー部２２に貫通孔１２を設けた状態の図８（ａ）と同じ部分の底面図を示す。図示の如く、上記した実施の形態１の場合は、本実施の形態と同じ段階のリードフレーム２０において、既にコーナー部２２に凹部１１ａが形成されていたが、本実施の形態のリードフレーム２０は凹部は設けられてはおらず、樹脂封止後に凹部を形成するための貫通孔１２が設けられる。
従って、図９（図８におけるＤ−Ｄ線断面図）に示す製造プロセスにおいて、図９（ａ）〜図９（ｄ）は、図５（ａ）〜図５（ｄ）における凹部１１ａがない点が異なるのみで、他は図５と同様な方法で作製される。
次に、図９（ｅ）に示すように、リードフレーム２０のコーナー部２２に貫通孔１２を設ける。貫通孔１２は金型パンチ２６又はドリル等により形成し、実装補強部１０となるコーナー部２２の中央に設ける。孔径は、例えばφ０．４〜０．６ｍｍであればよいが、これは実装補強部１０のサイズを考慮し、端子が変形しないサイズとするのが望ましい。
次に、図９（ｆ）に示すように、パッケージ５の底面に露出したリードフレーム２０の部分に金属めっき１４を施す。このめっきにより、貫通孔１２内のリードフレーム２０の側面にもめっき膜１４が形成され、このめっきによってリードフレーム２０の側面が保護されると共にはんだの付着性が高められる。
最後は図９（ｇ）に示すように、連結バー２３の部分を完全に除去するようにダイシングカット１８を行い、パッケージ５を個片化する。これにより、個片化された半導体装置１９Ｂを得て、これを図９（ｈ）に示すように、実装基板１５にペーストを印刷したはんだ１３を用いてリフロー接合することにより、実装補強部１０のはんだ１３が図７（ｂ）と同様に良好なフィレットを形成し、実装補強部１０の接合強度を高めると共に、外部接続端子７の接続の強度を補強する。更に、実装補強部１０がパッケージ５のコーナー部２２に設けられているので、リフローの際の溶融はんだ１３の表面張力によるセルフアライメントの作用によって、位置精度の高い実装を行うことができる。
本実施の形態によれば、通常は金属めっき１４が形成できないパッケージ側面（貫通孔の表面）にも金属めっき１４を付着させることができるので、はんだフィレットを高く形成できる。このように、実装補強部１０の形成方法が異なるのみで、この実装補強部１０が上記した実施の形態と同様に機能するため、実施の形態１と同様の効果を奏することができる。
実施の形態３
図１０は、本実施の形態による半導体装置１９Ｃを示し、（ａ）は樹脂封止されたパッケージ５の底面図、（ｂ）は（ａ）のＣ−Ｃ線断面図である。
本実施の形態の前記した実施の形態１との相違点は、実装補強部の凹部の形成方法が異なる点であり、これ以外は実施の形態１と同様に形成されるので、共通点の説明は省略し、異なる点について説明する。
即ち、本実施の形態を示す図１０は、既述した実施の形態１を示す図（図１参照）と同じであるが、実施の形態１の場合、リードフレーム２０の製造時にエッチング等により予め凹部を形成したのとは異なり、樹脂封止後にドリル等によって凹部１１ｂが形成されたものである。
従って、図１１（ｂ）（図１０（ａ）のＣ1部分の拡大図である図１１（ａ）のＣ'−Ｃ'線断面図）に示すように、凹部１１ｂの形状がドリルの刃先の形に形成されるが、この凹部１１ｂの面全体に金属めっき１４が付着するため、この実装補強部１０の凹部１１ｂのめっき膜上に十分な量のはんだ１３が配されるため、図示の如く良好なフィレットが形成され、実装補強部１０の接合強度が高められる。
従って、各外部接続端子７の接続ランド１７への接続の強度が補強されて実装信頼性が向上すると共に、実装補強部１０がパッケージコーナー部２２に設けられているので、実装時に位置ずれがあっても実施の形態１と同様にセルフアライメントされ、基板実装性を高めることができる。
図１２及び図１３により本実施の形態の半導体装置１９Ｃの製造プロセスを説明する。
図１２は、本実施の形態によるリードフレーム２０の一部分の底面図を示す。図示の如く、上記した実施の形態１の場合は、これと同じ製造段階のリードフレームはコーナー部２２に凹部が形成されていたが、この段階では凹部はなく、実施の形態２の場合と同じ状態である。
従って、図１３（図１２におけるＤ−Ｄ線断面図）に示す製造プロセスにおいて、図１３（ａ）〜図１３（ｄ）は、図５（ａ）〜図５（ｄ）における凹部１１ａがない（実施の形態２と同様）点が異なるのみで、他は図５と同様な方法で作製される。
次に、図１３（ｅ）に示すように、リードフレーム２０のコーナー部２２の底面に凹部１１ｂを形成する。即ち、図示のように、ドリル２８等により実装補強部１０となるコーナー部２２の中央部を欠除させる。径は実施の形態２と同じφ０．４〜０．６ｍｍ程度の穴を設け、凹部の深さを調整することにより、良好なはんだのフィレットを形成し易い。
次に、図１３（ｆ）に示すように、パッケージ５の底面に露出したリードフレーム２０に金属めっき１４を施す。このめっきにより、凹部１１ｂにもめっき膜１４が形成される。
最後は図１３（ｇ）に示すように、連結バー２３の部分を完全に除去するようにダイシングカット１８を行いパッケージ５を個片化する。これにより、個片化された半導体装置１９Ｃを得て、これを図１３（ｈ）に示すように実装基板１５にペーストを印刷したはんだ１３を用いて接合することにより、図１１（ｂ）と同様に、実装補強部１０のはんだ１３が良好なフィレットを形成し、実装補強部１０の接合強度を高めると共に、外部接続端子７の接続の強度を補強する。更に、実装補強部１０がパッケージ５のコーナー部２２に設けられているので、リフローの際の溶融はんだ１３の表面張力によるセルフアライメントの作用によって、位置精度の高い実装を行うことができる。
本実施の形態によれば、実装補強部１０の凹部１１ｂの形成方法が異なるのみで、これもドリルの深さをコントロールすることによって任意に凹部の深さを形成することにより、実装補強部１０が上記した実施の形態１と同様に機能するため、実施の形態１と同様の効果を奏することができる。
上記した各実施の形態は、本発明の技術的思想に基づいて種々に変形することができる。
例えば、各実施の形態はＬＧＡとして説明したが、ＢＧＡ（Ball Grid Array）によって実装する場合にも実施の形態を適用することができる。
また、上記した実施の形態は、実装補強部１０は回路につながっていないが、電気的につないで配線（例えば接地用又は信号用）として兼用してもよい。従って、例えばＩＣチップ１のアースが必要であれば、図４において仮想線で示すように、例えば吊りワイヤ２１等により実装補強部１０を介して接地線を形成することもできる。
また、上記した実施の形態におけるリードフレーム２２のダイパッド６の底面に、例えば凹部を設けて放熱面積を増やすことにより、熱抵抗が小さくなるため放熱性を高めることができる。また、このダイパッド６の底面と実装基板１５との間にはんだを配して実装補強することもできる。
また、図１４又は図１５に示した従来例のパッケージについても、外部接続端子とは別に例えばパッケージコーナー部に凹部を設け、実施の形態を適用して実装補強部を形成することもできる。
また、各実施の形態において、実装補強部１０となるリードフレーム２０のコーナー部２２の形状や大きさや、このコーナー部２２に形成する凹部の大きさや形状及び凹部の形成方法等は、実施の形態に限らず適宜であってよい。
本発明の実施の形態１による半導体装置を示し、（ａ）はパッケージの底面図、（ｂ）は（ａ）のＡ−Ａ線概略断面図である。 同、半導体装置の詳細を示し、（ａ）は図１（ａ）のＡ1部の拡大図、（ｂ）は図２（ａ）のＡ'−Ａ'線概略断面図である。 同、半導体装置のセルフアライメント性を示し、（ａ）は実装基板に対するパッケージの位置ずれ状態、（ｂ）はセルフアライメント後の状態の図である。 同、実施の形態１のリードフレームの一部分を示す底面図である。 同、実施の形態１の製造プロセスを示す概略断面図である。 本発明の実施の形態２による半導体装置を示し、（ａ）はパッケージの底面図、（ｂ）は（ａ）のＢ−Ｂ線概略断面図である。 同、半導体装置の詳細を示し、（ａ）は図６（ａ）のＢ1部の拡大図、（ｂ）は図７（ａ）のＢ'−Ｂ'線概略断面図である。 同、実施の形態２のリードフレームの一部分を示し、（ａ）は底面図、（ｂ）は同部分の樹脂封止後の状態である。 同、実施の形態２の製造プロセスを示す概略断面図である。 本発明の実施の形態３による半導体装置を示し、（ａ）はパッケージの底面図、（ｂ）は（ａ）のＣ−Ｃ線概略断面図である。 同、半導体装置の詳細を示し、（ａ）は図１０（ａ）のＣ1部の拡大図、（ｂ）は図１１（ａ）のＣ'−Ｃ'線概略断面図である。 同、実施の形態３のリードフレームの一部分を示す底面図である。 同、実施の形態３の製造プロセスを示す概略断面図である。 従来例による半導体装置の一例を示し、（ａ）はパッケージの底面図、（ｂ）は（ａ）のｂ−ｂ線断面図である。 同、半導体装置の他の一例を示し、（ａ）はパッケージの底面図、（ｂ）は（ａ）のＥ−Ｅ線概略断面図である。 同、半導体装置の詳細を示し、（ａ）は図１５のＥ1部の拡大図、（ｂ）は（ａ）のＥ'−Ｅ'線概略断面図である。 実装基板に対するパッケージの位置ずれ状態を示す図である。 同、位置ずれの詳細を示し、（ａ）は図１７のＦ部の拡大図、（ｂ）は（ａ）のＦ'−Ｆ'線概略断面図である。
符号の説明
１…ＩＣチップ、２…電極パッド、３…金属ワイヤー、４…ダイボンド材、
５…パッケージ、６…ダイパッド、７…外部接続端子、７ａ…連結片、９…絶縁性樹脂、
１０…実装補強部、１１ａ、１１ｂ、１２ａ…凹部、１２…貫通孔、
１３、１３ａ…はんだ（又ははんだフィレット）、１４…金属めっき、１５…実装基板、
１６、２９…基板ランド、１７…接続ランド、１７ａ…配線、１８…切断線、
１９Ａ、１９Ｂ、１９Ｃ…半導体装置、２０…リードフレーム、２１…接地線、
２２…コーナー部、２３…連結バー、２５…リードフレームテープ、２６…金属パンチ、
２８…ドリル、ｌ…長さ、ｒ…半径、ｐ…ピッチ

Claims (11)

  1. ダイパッド上に固定されたチップ部品が封止材によって封止され、前記チップ部品に接続された外部接続端子の一部が前記封止材から実装面側に露出していて実装基板に接続される半導体装置において、
    前記封止材のコーナー部に、前記ダイパッドとは分離された実装補強部の一部が前記 封止材から露出して設けられ、
    前記実装補強部の露出した角部の実装面側及び側面の欠除による凹部が形成され、
    この凹部を含む露出面を介して前記実装補強部も前記実装基板に接合されるように構 成された
    ことを特徴とする、半導体装置。
  2. 前記チップ部品としての半導体チップが前記外部接続端子となる端子部にワイヤボンディングされている、請求項１に記載した半導体装置。
  3. ダイパッド上に固定されたチップ部品が封止材によって封止され、前記チップ部品に接続された外部接続端子の一部が前記封止材から実装面側に露出していて実装基板に接続される半導体装置を製造する方法において、
    前記チップ部品を接続する端子部と、前記ダイパッドから分離された実装補強部に加 工されるべき領域とを有する板状体を支持体に支持する工程と、
    前記板状体の前記領域の一部を欠除して、実装面側及び側面に凹所を形成する工程と 、
    前記板状体上に前記チップ部品を固定する工程と、
    前記端子部に前記チップ部品を接続する工程と、
    前記チップ部品を前記端子部及び前記領域と共に前記封止材によって封止する工程と 、
    前記支持体を除去して、前記封止材から、前記端子部の一部を前記外部接続端子とし て露出させると共に前記領域の一部も露出させる工程と、
    前記封止材と共に前記板状体を前記凹所の位置で切断して前記半導体装置に個片化す ると同時に、この半導体装置のコーナー部において、露出した角部の実装面側及び側面 の欠除による凹部を有する前記実装補強部を形成する工程と
    を有することを特徴とする、半導体装置の製造方法。
  4. 前記板状体としてリードフレームを用い、前記外部接続端子及び前記実装補強部となる各リード部分を前記リードフレームに形成し、少なくとも前記実装補強部となるリード部分の一部を欠除し、この欠除による前記凹所の位置で前記個片化を行う、請求項３に記載した半導体装置の製造方法。
  5. 前記リード部分及び前記封止材に貫通孔を形成すると共に、この貫通孔を含む位置で前記個片化を行うことによって、前記凹部を形成する、請求項４に記載した半導体装置の製造方法。
  6. 前記封止材から露出した前記外部接続端子及び前記実装補強部の表面に金属めっきを施す、請求項４に記載した半導体装置の製造方法。
  7. 前記実装補強部を外部接続端子と兼用させる、請求項４に記載した半導体装置の製造方法。
  8. 前記チップ部品としての半導体チップを前記端子部にワイヤボンディングする、請求項３に記載した半導体装置の製造方法。
  9. 請求項１又は２に記載した半導体装置の実装構造において、
    前記封止材のコーナー部に設けられた前記実装補強部が前記外部接続端子と共に前記 実装基板に接合されている
    ことを特徴とする、半導体装置の実装構造。
  10. ダイパッド上に固定されたチップ部品が封止材によって封止され、前記チップ部品に接続された外部接続端子の一部が前記封止材から実装面側に露出していて実装基板に接続される半導体装置であって、
    前記封止材のコーナー部に、前記ダイパッドとは分離された実装補強部の一部が前記 封止材から露出して設けられ、
    前記実装補強部の露出した角部の実装面側及び側面の欠除による凹部が形成され、
    この凹部を含む露出面を介して前記実装補強部も前記実装基板に接合されるように構 成された
    半導体装置の製造に用いられるリードフレームにおいて、
    前記チップ部品の固定位置の外周辺に沿って設けられた第１のリード部分と、前記外 周辺のコーナー部に設けられた第２のリード部分とが、互いに連結されていて、切断に よって、前記第１のリード部分が前記外部接続端子となり、前記第２のリード部分が前 記実装補強部となるように構成された
    ことを特徴とする、リードフレーム。
  11. 前記第２のリード部分の一部が欠除されて、前記実装補強部が形成される、請求項１０に記載したリードフレーム。
JP2004127295A 2004-04-22 2004-04-22 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム Expired - Fee Related JP4635471B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004127295A JP4635471B2 (ja) 2004-04-22 2004-04-22 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004127295A JP4635471B2 (ja) 2004-04-22 2004-04-22 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム

Publications (2)

Publication Number Publication Date
JP2005311137A JP2005311137A (ja) 2005-11-04
JP4635471B2 true JP4635471B2 (ja) 2011-02-23

Family

ID=35439536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004127295A Expired - Fee Related JP4635471B2 (ja) 2004-04-22 2004-04-22 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム

Country Status (1)

Country Link
JP (1) JP4635471B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201324A (ja) * 2006-01-30 2007-08-09 Denso Corp 電子装置の実装構造および電子部品の実装方法
JP5217800B2 (ja) 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
DE102009032253B4 (de) * 2009-07-08 2022-11-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektronisches Bauteil
JP5552882B2 (ja) * 2010-04-26 2014-07-16 株式会社デンソー 表面実装型半導体パッケージの実装構造
KR101432487B1 (ko) * 2012-09-24 2014-08-21 에스티에스반도체통신 주식회사 반도체 기판과 반도체 패키지의 접합방법
JP5971133B2 (ja) * 2013-01-25 2016-08-17 株式会社デンソー 回路基板
JP5910950B2 (ja) * 2014-09-29 2016-04-27 大日本印刷株式会社 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
JP6417466B1 (ja) * 2017-11-28 2018-11-07 アオイ電子株式会社 半導体装置およびその製造方法
KR102514564B1 (ko) * 2021-06-28 2023-03-29 해성디에스 주식회사 홈이 형성된 리드를 포함하는 리드 프레임

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294719A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP2004165646A (ja) * 2002-10-24 2004-06-10 Matsushita Electric Ind Co Ltd リードフレーム，樹脂封止型半導体装置及びその製造方法
JP2005191240A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294719A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP2004165646A (ja) * 2002-10-24 2004-06-10 Matsushita Electric Ind Co Ltd リードフレーム，樹脂封止型半導体装置及びその製造方法
JP2005191240A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2005311137A (ja) 2005-11-04

Similar Documents

Publication Publication Date Title
US7608930B2 (en) Semiconductor device and method of manufacturing semiconductor device
US7183630B1 (en) Lead frame with plated end leads
US6545366B2 (en) Multiple chip package semiconductor device
KR100192760B1 (ko) 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지
US8102035B2 (en) Method of manufacturing a semiconductor device
US7662672B2 (en) Manufacturing process of leadframe-based BGA packages
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
US8133759B2 (en) Leadframe
JP2005191240A (ja) 半導体装置及びその製造方法
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
KR20040037575A (ko) 사선형 에칭부를 갖는 엠.엘.피（ｍｌｐ）형 반도체 패키지
JPH11354572A (ja) 半導体チップパッケ―ジ及びその製造方法
JPH02129951A (ja) 半導体装置の製造方法
JP2009283835A (ja) 半導体装置及びその製造方法
JP2018190882A (ja) 半導体装置
JP4038021B2 (ja) 半導体装置の製造方法
JP2004235217A (ja) 半導体装置及び電子装置の製造方法
JP4207791B2 (ja) 半導体装置
JP2005191158A (ja) 半導体装置及びその製造方法
TWI792588B (zh) 半導體封裝
JP3670636B2 (ja) 電子部品を実装した電子装置
JPH02181956A (ja) 半導体装置

Legal Events

Date Code Title Description
RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20070125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090108

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees