JP5552882B2 - 表面実装型半導体パッケージの実装構造 - Google Patents
表面実装型半導体パッケージの実装構造 Download PDFInfo
- Publication number
- JP5552882B2 JP5552882B2 JP2010101053A JP2010101053A JP5552882B2 JP 5552882 B2 JP5552882 B2 JP 5552882B2 JP 2010101053 A JP2010101053 A JP 2010101053A JP 2010101053 A JP2010101053 A JP 2010101053A JP 5552882 B2 JP5552882 B2 JP 5552882B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- semiconductor package
- solder
- electrode
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
なお、上記の応力とは、たとえば、信号用電極、半田およびプリント基板上のランド間における熱膨張係数の違いに起因して発生する応力、あるいは、振動により発生する応力などである。
したがって、実装面の電極とプリント基板上のランドとの接合部分における応力の集中を緩和することができるため、表面実装型半導体パッケージとプリント基板との接続不良が発生し難くすることができる。
しかも、第1補助電極は半田フィレットをも介して第1ランドに接合されているため、実装面の電極とプリント基板上のランドとの接合強度を補強することができるので、表面実装型半導体パッケージとプリント基板との接続不良がより一層発生し難くすることができる。
特に、各第1および第2補助電極のそれぞれが実装面の中心に対して略点対称に形成されているため、表面実装型半導体パッケージをより一層安定した状態で支持することができるので、半田の厚さをより一層均一化することができる。
しかし、第1ないし第15の特徴のいずれか1つを用いれば、上記の接合部分に発生する応力を緩和することができるため、接合部分にクラックが発生し難い。
したがって、半田の厚さ不足に起因する接続不良が発生し難くすることもできる。
しかし、前述した第1ないし第15の特徴のいずれか1つを用いれば、実装面の電極の両側に第1および第2の補助電極が形成されており、各補助電極が半田を介してプリント基板上に載置されることになるため、表面実装型半導体パッケージの支点を増やすことができる。しかも、第1補助電極のみが半田フィレットをも介して第1ランドに接合されているため、表面実装型半導体パッケージの揺れを小さくすることができる。
したがって、表面実装型半導体パッケージが炉内を移動するときの姿勢が安定すため、半田の厚さを均一にすることができるので、接続不良が発生し難くすることができる。
したがって、リフロー工程における表面実装型半導体パッケージの揺れを小さくすることができるため、半田の厚さをより一層均一化することができる。
したがって、表面実装型半導体パッケージの使用中に応力が実装面の外側から伝達した場合であっても、第1補助電極の接合部分にクラックが発生することによって応力を吸収し、実装面の電極の接合部分にクラックは発生しないようにすることができる。
この発明に係る第1実施形態について図を参照して説明する。図1は、この実施形態に係る表面実装型半導体パッケージの説明図であり、(a)は正面図、(b)は裏面図である。図2は、図1に示す表面実装型半導体パッケージの実装構造を示す左側面図である。図3は、図2に示す表面実装型半導体パッケージの実装構造の正面図である。図4は、図2のA−A矢視断面図である。図5は、図3の部分断面図であり、(a)はA−A矢視断面図、(b)はB−B矢視断面図、(c)はC−C矢視断面図である。
表面実装型半導体パッケージの主な構造について説明する。表面実装型半導体パッケージ1は、セラミックスにより形成されたパッケージ1aと、それに内蔵された加速度センサ10とを備える。加速度センサ10は、たとえば、加速度の印加によって変位する可動電極と、加速度の印加によっては変位しない固定電極とが対向して配置された構造を有し、加速度の印加により変位した可動電極と固定電極間の静電容量の変化に基づいて加速度を検出するものである。
次に、表面実装型半導体パッケージ1の主な製造方法について説明する。図6は、センサ出力用電極2、補助電極3および強化補助電極4の製造工程を示す説明図である。
したがって、表面実装型半導体パッケージ1の揺れによって半田9の厚さが不均一になり、半田9の厚さ不足が発生するおそれがないため、表面実装型半導体パッケージ1のプリント基板5に対する接続不良を発生し難くすることができる。
したがって、表面実装型半導体パッケージ1とプリント基板5との接続不良が発生し難い表面実装型半導体パッケージ1の実装構造を実現することができる。
この発明に係る第2実施形態について図を参照して説明する。図7は、この実施形態に係る表面実装型半導体パッケージの説明図であり、(a)は正面図、(b)は裏面図である。
この発明に係る第3実施形態について図を参照して説明する。図8は、この実施形態に係る表面実装型半導体パッケージの説明図であり、(a)は正面図、(b)は裏面図である。
この発明に係る第4実施形態について図を参照して説明する。図9は、この実施形態に係る表面実装型半導体パッケージの説明図であり、(a)は正面図、(b)は裏面図である。
センサ出力用電極2、補助電極3および強化補助電極4の形状および個数は、前述した各実施形態に記載した形状および個数に限定されるものではなく、変更することができる。また、センサ出力用電極2の延長部2aおよび強化補助電極4の延長部4aの高さ、幅および個数も前述した各実施形態に記載した高さ、幅および個数に限定されるものではなく、変更することができる。
2・・センサ出力用電極(端子)、2a・・延長部、3・・補助電極(第2金属層)、
4・・強化補助電極(第1金属層)、4a・・延長部、5・・プリント基板、
5a・・基板面、6・・ランド、7・・ランド(第2ランド)、
8・・ランド(第1ランド)、9・・半田、9a・・半田フィレット、
10・・加速度センサ。
Claims (15)
- 表面実装型半導体パッケージに内蔵される半導体装置と電気的に接続された電極を実装面に有する前記表面実装型半導体パッケージが、半田により前記電極とプリント基板上のランドとが電気的に接続されることによりプリント基板上に表面実装された表面実装型半導体パッケージの実装構造において、
前記実装面の電極の両側にそれぞれ形成された第1補助電極が、それぞれ前記半田を介して前記プリント基板上の第1ランドに接合されており、かつ、前記第1補助電極の外側にそれぞれ形成された第2補助電極が、それぞれ前記半田を介して前記プリント基板上の第2ランドに接合されており、さらに、前記第1補助電極のみが半田フィレットをも介して前記第1ランドに接合され、
前記各第1および第2金属層のそれぞれが前記実装面の中心に対して略点対称に形成されていることを特徴とする表面実装型半導体パッケージの実装構造。 - 表面実装型半導体パッケージに内蔵される半導体装置と電気的に接続された電極を実装面に有する前記表面実装型半導体パッケージが、半田により前記電極とプリント基板上の電極とが電気的に接続されることによりプリント基板上に表面実装された表面実装型半導体パッケージの実装構造において、
前記実装面の電極の両側にそれぞれ形成された第1補助電極が、それぞれ前記半田を介して前記プリント基板上の第1ランドに接合されており、かつ、各第1補助電極および実装面の電極の間にそれぞれ形成された第2補助電極が、それぞれ前記半田を介して前記プリント基板上の第2ランドに接合されており、さらに、前記第1補助電極のみが半田フィレットをも介して前記第1ランドに接合され、
前記各第1および第2金属層のそれぞれが前記実装面の中心に対して略点対称に形成されていることを特徴とする表面実装型半導体パッケージの実装構造。 - 各第2補助電極が前記実装面の長手方向の両端にそれぞれ形成されていることを特徴とする請求項1に記載の表面実装型半導体パッケージの実装構造。
- 各第2補助電極が前記実装面の長手方向の両端にそれぞれ複数個ずつ形成されていることを特徴とする請求項3に記載の表面実装型半導体パッケージの実装構造。
- 各第1補助電極が前記実装面の長手方向の両端にそれぞれ形成されていることを特徴とする請求項2に記載の表面実装型半導体パッケージの実装構造。
- 各第1補助電極が前記実装面の長手方向の両端にそれぞれ複数個ずつ形成されていることを特徴とする請求項5に記載の表面実装型半導体パッケージの実装構造。
- 各第1補助電極が前記実装面の長手方向の両端の各角部にそれぞれ形成されていることを特徴とする請求項6に記載の表面実装型半導体パッケージの実装構造。
- 前記実装面の電極が、前記実装面の長手方向に沿った両側縁にそれぞれ形成されていることを特徴とする請求項1ないし請求項7のいずれか1つに記載の表面実装型半導体パッケージの実装構造。
- 前記実装面の電極のそれぞれが前記実装面の中心に対して略点対称に形成されていることを特徴とする請求項1ないし請求項8のいずれか1つに記載の表面実装型半導体パッケージの実装構造。
- 前記実装面の電極が半田フィレットをも介して前記プリント基板上のランドに接合されていることを特徴とする請求項1ないし請求項9のいずれか1つに記載の表面実装型半導体パッケージの実装構造。
- 前記実装面の電極、各第1および第2補助電極の下面が前記実装面と面一であることを特徴とする請求項1ないし請求項10のいずれか1つに記載の表面実装型半導体パッケージの実装構造。
- 前記表面実装型半導体パッケージおよびプリント基板間に介在された半田は、リフロー工程において溶融されるものであることを特徴とする請求項1ないし請求項11のいずれか1つに記載の表面実装型半導体パッケージの実装構造。
- 前記実装面は、前記表面実装型半導体パッケージの厚さ方向の一面であることを特徴とする請求項1ないし請求項12のいずれか1つに記載の表面実装型半導体パッケージの実装構造。
- 前記半田が鉛フリー半田であることを特徴とする請求項1ないし請求項13のいずれか1つに記載の表面実装型半導体パッケージの実装構造。
- 各第1補助電極の少なくとも1つ以上は、前記半導体装置を初期設定するために用いるものであることを特徴とする請求項1ないし請求項14のいずれか1つに記載の表面実装型半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010101053A JP5552882B2 (ja) | 2010-04-26 | 2010-04-26 | 表面実装型半導体パッケージの実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010101053A JP5552882B2 (ja) | 2010-04-26 | 2010-04-26 | 表面実装型半導体パッケージの実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011233626A JP2011233626A (ja) | 2011-11-17 |
JP5552882B2 true JP5552882B2 (ja) | 2014-07-16 |
Family
ID=45322684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010101053A Expired - Fee Related JP5552882B2 (ja) | 2010-04-26 | 2010-04-26 | 表面実装型半導体パッケージの実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5552882B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3849203B2 (ja) * | 1996-02-23 | 2006-11-22 | 株式会社デンソー | 表面実装型半導体パッケージ、トランスデューサアッセンブリおよび表面実装型ユニット |
JP3423855B2 (ja) * | 1996-04-26 | 2003-07-07 | 株式会社デンソー | 電子部品搭載用構造体および電子部品の実装方法 |
US5936846A (en) * | 1997-01-16 | 1999-08-10 | Ford Global Technologies | Optimized solder joints and lifter pads for improving the solder joint life of surface mount chips |
JP2004228367A (ja) * | 2003-01-23 | 2004-08-12 | Sony Corp | 半導体装置、その実装構造及びその製造方法 |
JP4635471B2 (ja) * | 2004-04-22 | 2011-02-23 | ソニー株式会社 | 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム |
-
2010
- 2010-04-26 JP JP2010101053A patent/JP5552882B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011233626A (ja) | 2011-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6086018B2 (ja) | コイル部品 | |
EP2051376A1 (en) | Quartz crystal device | |
JP5958479B2 (ja) | 電子部品の実装構造体 | |
JP2010278139A (ja) | 半導体装置及びその製造方法 | |
JP5625405B2 (ja) | 表面実装型電子部品 | |
JP5552882B2 (ja) | 表面実装型半導体パッケージの実装構造 | |
JP2014229863A (ja) | チップ部品の表面実装構造 | |
KR20210131890A (ko) | 적층 세라믹 콘덴서 | |
JP2007200997A (ja) | 半田ペースト及び半田付け方法 | |
KR102644902B1 (ko) | 적층 세라믹 콘덴서 | |
JP2005251904A (ja) | 基板表面実装部品、基板回路、基板、ハンダ接続方法、及び基板回路の製造方法 | |
JP5773037B2 (ja) | 表面実装型電子部品 | |
JP2009049258A (ja) | 電子部品の実装方法 | |
JP4404063B2 (ja) | 接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品 | |
KR20210131901A (ko) | 적층 세라믹 콘덴서 | |
JP4766458B2 (ja) | チップ部品の実装基板への実装方法 | |
JP2002246752A (ja) | セラミック多層基板のビアホール構造 | |
JP5287102B2 (ja) | 電子部品および電子部品用基板ならびにそれらの製造方法 | |
JP3823881B2 (ja) | 回路基板間の接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品 | |
JP2007043341A (ja) | 表面実装型圧電発振器用パッケージ、及び表面実装型圧電発振器 | |
JP2008147492A (ja) | 搭載パッドおよび電子デバイス | |
JP2009130147A (ja) | チップ状電子部品およびチップ状電子部品の実装方法 | |
JP2015029142A (ja) | 積層セラミック部品 | |
JP4078968B2 (ja) | 表面実装部品の実装構造 | |
JP2011114032A (ja) | 電子部品収納用セラミックパッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140513 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5552882 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |