JP2010278139A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010278139A
JP2010278139A JP2009127874A JP2009127874A JP2010278139A JP 2010278139 A JP2010278139 A JP 2010278139A JP 2009127874 A JP2009127874 A JP 2009127874A JP 2009127874 A JP2009127874 A JP 2009127874A JP 2010278139 A JP2010278139 A JP 2010278139A
Authority
JP
Japan
Prior art keywords
bump
solder
semiconductor device
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009127874A
Other languages
English (en)
Other versions
JP5320165B2 (ja
Inventor
Kazuya Atokawa
和也 後川
Shozo Ochi
正三 越智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009127874A priority Critical patent/JP5320165B2/ja
Publication of JP2010278139A publication Critical patent/JP2010278139A/ja
Application granted granted Critical
Publication of JP5320165B2 publication Critical patent/JP5320165B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 狭ピッチ化に対応しつつ、コストアップに繋がる余分な工程を加えることなく電極間のショートを防止できる半導体装置及びその製造方法を提供する。
【解決手段】 半導体素子（３）は電極パッド（１）と電極パッド（１）上に設けられたバンプ（２）とを備え、半導体キャリア基板（４）は基板電極（９）を備え、バンプ（２）は空間部（Ｓ）が設けられ、バンプ（２）は半田（６）によって基板電極（９）に物理的かつ電気的に接続されると共に接続に供せられない半田（６）は空間部（Ｓ）に受容される。
【選択図】図１

Description

本発明は、フリップチップ実装された半導体素子を支持する半導体キャリア基板を備える半導体装置およびその製造方法に関する。
近年、半導体素子の実装分野では、デバイスの機能増大による多ピン化及び低コスト化の為のチップサイズシュリンクに伴う狭ピッチ化が進んでいる。特にフリップチップ実装時に、複数の隣接する電極端子間での半田によるショートの防止が要求されている。
以下に、図６および図７を参照して、従来の半導体装置について説明する。図６は従来の半導体装置の断面を示し、図７は図６におけるＢ部を拡大して示す。図６および図７に示すように、半導体装置ＳＣＡｃは、半導体素子３および半導体キャリア基板４が互いに接合されて構成されている。半導体素子３の主面上には複数の電極パッド１が形成され、電極パッド１上にはバンプ２ａが形成されている。半導体キャリア基板４には複数の基板電極９が設けられている。
半導体素子３はその主面側を下にして、支持体である多層回路基板よりなる半導体キャリア基板４に接合されている。つまり、基板電極９とそれに対応するバンプ２ａとは半田６により接合されている。そして、接合された半導体素子３と半導体キャリア基板４との隙間にはエポキシ系の封止樹脂７が充填被覆されている。
なお、半導体キャリア基板４は、その裏面（封止樹脂７の設けられている面の反対側）に外部端子８を有している。基板電極９と外部端子８とは、半導体キャリア基板４内に形成されたビア（図示せず）により、内部接続されている。
しかしながら、上述の構造を有する半導体装置では、フリップチップ実装時に、しばしは、バンプ２ａと基板電極９を接続するための接続材料である半田６が隣接する電極端子（電極パッド１同士、基板電極９同士、或いは対応しない電極パッド１と基板電極９、対応しない電極パッド１とバンプ２ａ、対応しないバンプ２ａと基板電極９）間をショートさせ、特性不良が発生するという問題がある。つまり、バンプ２ａと封止樹脂７の接続に必要以上の半田６の過剰な存在が、接続する必要のない部材（例えば、隣接する電極パッド１と基板電極９）を接続してしまうことが原因である。
この過剰な半田６を抑えるためには、用いる半田６の量を低減することも考えられるが、低減しすぎればバンプ２ａ（半導体素子３）と基板電極９（半導体キャリア基板４）との接合という、半田６の使用目的が損なわれることになる。このように、あらかじめ用意する半田６の量を正しく制限することは難しい。
この隣接する電極端子間でのショートを防ぐ手段として、半導体キャリア基板の電極側に溝を設ける方法は既に公知となっている。同方法においては、電極間のショートの原因となる過剰な半田６を電極間に設けた溝で受け止めて、隣接する電極などの不要な接触の防止を図っている。
特開２０００−２０８６７５号公報 特開２００１−５３４３２号公報
工数の観点からは、半導体キャリア基板の形成工程中に溝を形成すべきである。しかしながら、隣接電極間の狭ピッチ化に伴う微細加面での追従が困難である。その為に、半導体キャリア基板の形成後に、別プロセスにて溝を形成する方法が採られている。このように、半導体キャリア基板（半導体装置）の製造からみれば、電極間の溝形成という余分な行程により、半導体キャリア基板しいては半導体装置のコストアップを招いてしまう。
本発明は、上記問題に鑑みてなされたものであり、狭ピッチ化に対応しつつ、コストアップに繋がる余分な工程を加えることなく電極間のショートを防止できる半導体装置及びその製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、半導体素子が半田により半導体キャリア基板（４）にフリップチップ実装されて成る半導体装置であって、
前記半導体素子は、
電極パッドと、
電極パッド上に設けられたバンプとを備え、
前記半導体キャリア基板は、
基板電極を備え、
前記バンプは空間部が設けられ、バンプは前記半田によって基板電極に物理的かつ電気的に接続されると共に、接続に供せられない半田は前記空間部に受容されている。
本発明によれば、狭ピッチに対応して電極間のショートを防止できる半導体装置を製造できる。
本発明の第１の実施の形態に係る半導体装置の構造を示す断面図である。 図１のＡ部の拡大図である。 図１の半導体装置の製造方法を示すフローチャートである。 本発明の第２の実施の形態に係る半導体装置の構造を示す図である。 本発明の第３の実施の形態に係る半導体装置の構造を示す図である。 従来の半導体装置の構造を示す断面図である。 図６のＢ部の拡大図である。
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下の実施の形態及び各図面において、同一構成要素には同じ符合を付し説明する。
（第１の実施の形態）
先ず、図１、図２、および図３を参照して、本発明の第１の実施の形態に係る半導体装置ＳＣＡについて説明する。なお、以降の説明において、同一構成要素には同じ符合を付して詳細な説明を省く。図１は半導体装置ＳＣＡの断面を示し、図２は図１におけるＡ部を拡大して示す。図１および図２に示すように、半導体装置ＳＣＡ１は、半導体素子３および半導体キャリア基板４が互いに接合されて構成されている。半導体素子３の主面上には複数の電極パッド１が形成され、電極パッド１上にはバンプ２ａが形成されている。
なお、図１および図２には、バンプ２ａそのものではなく、半田６に覆われた状態のバ
ンプ２ａが表示されている。バンプ２ａの外形は、基本的に上述のバンプ２と類似している。バンプ２ａの表面ないし内部には空間部Ｓａ（作図上の都合により図示せず）が設けられているポーラス（多孔体）構造を有する。この空間部Ｓａは、バンプ２ａと基板電極９との接合に必要とされる以上の余分な半田６を受容して、隣接する電極（電極パッド１や基板電極９）等に不用意に接続させないように、設けられているものである。
半導体キャリア基板４上の、半導体素子３の電極パッド１に相対した位置には金属配線からなる複数の基板電極９が設けられている。基板電極９には、半田６がプリコートされている。バンプ２ａ（半導体素子３側）と基板電極９（半導体キャリア基板４側）とは半田６により接合されている。なお、基板電極９にプリコートされていた半田６は、バンプ２ａの表面ないしは内部に設けられた空間部Ｓａに嵌浸された状態となっている。
バンプ２ａの構成材料としては、半田６の溶融温度において空間を保持できるだけの形状を維持することが可能で、かつ導電性を有しているものであれば良い。そのような材料としては、Ａｕ（金）、Ａｇ（銀）、およびＣｕ（銅）などの微細粒子や、樹脂ボールをコアとして表面にＣｕ（銅）やＡｕ（金）などの導電性被膜を形成した微細粒子が挙げられる。これらの微細粒子の形状は球形に限ったものではなく、楕円や鱗辺、多角形、柱状、立方体など、余分の半田６を受容できる空間部Ｓａを形成できるものであれば特段に限定されるものでない。なお、図２においては、球形の伝導性微細粒子５が例示されている。
導電性微細粒子５は、バンプ２ａを形成後、フリップリップ実装時に半田の表面酸化膜を物理的に破壊できるだけの硬さを有していることが望ましい。具体的には、一般的な半田のバンプの硬度より硬い、つまりビッカーズ硬度で３０Ｈｖ以上が望ましい。
接合された半導体素子３と半導体キャリア基板４との隙間には絶縁性を有したエポキシ系の封止樹脂７が充填被覆されている。半導体キャリア基板４は、その裏面（基板電極９の積置面の反対側面）に外部端子８を有している。基板電極９と外部端子８とは、半導体キャリア基板４の内部に形成されたビア（図示せず）により、内部接続されている。
図３に示すフローチャートを参照して、半導体装置ＳＣＡ１の製造方法について説明する。同フローチャートには、半導体素子３には電極パッド１が既に形成されており、には基板電極９および外部端子８が既に形成された後の製造方法、より具体体には半導体素子３と半導体キャリア基板４の物理的かつ電気的接合方法が示されている。
先ずステップＳ２において、半導体素子３の電極パッド１の上に、伝導性微細粒子５によりバンプ２ａが形成される。具体的には、メタルマスク又はメッシュマスクを用いる印刷法にて、揮発性のバインダ中に伝導性微細粒子５を分散させたペーストが電極パッド１上に供給される。そして、自然揮発又はベークにてバインダを飛ばす（除去する）ことによって、ポーラス構造を有するバンプ２ａが形成される。
なお、バインダは必ずしも揮発性を有する必要はない。例えば、バンプ２ａを形成後に薬液にてバインダを除去してもよい。また、伝導性微細粒子５の繋ぎとして有機樹脂材料を用いてバンプ２ａを形成後に、高温にて有機樹脂材料を焼き飛ば（除去）して空間部Ｓａを形成しても構わない。
空間部Ｓａのバンプ２ａの体積に占める割合である空隙率Ｒｖは、バンプ２ａが電極として導電性を確保する為に必要となる伝導性微細粒子５の密度と、余分な半田６を内部に受容する（取り込む）為の空間の確保との二つの視点から規定される。実験的に、空隙率Ｒｖは５％から６５％の範囲内であることが望ましい。
さらに、バンプ２ａの形成方法は上述の印刷法に限定されない。例えば、光硬化樹脂を用いた光造形法にてバンプ形状を形成した後に、繋ぎの樹脂部分を高温にて焼き飛ば（除去）して空間部Ｓａを形成する等、空間部Ｓａを所望の状態に形成できる方法であれば良い。
次に、ステップＳ４において、基板電極９上に半田６がプリコートされる。半田のプリコート方法としては、スーパージャフィット法が広く知られているが、電解めっき法や無電解めっき法を用いても構わない。更に、半田材料の供給方法としては、半田ボール搭載やクリーム半田印刷、インクジェット法で行っても良いことは言うまでもない。
ステップＳ６において、ステップＳ２でバンプ２ａが形成された半導体素子３と、ステップＳ４で半田６プリコートされたキャリア基板４とがフリップチップ実装される。具体的にヒア、バンプ２ａが形成された半導体素子３をフェイスダウン（反転）されてバンプ２ａ側が半導体キャリア基板４の基板電極９側に対向させられる。そして、バンプ２ａと対応する基板電極９はアライメント（位置合わせ）されて、バンプ２ａと基板電極９上の半田６とが接触した状態を保つような形で、半導体素子３が半導体キャリア基板４上にマウントされる。なお、この際、必要に応じて、半田６の表面の酸化膜除去を目的として、事前にフラックスを塗布しておいても構わない。
次に、ステップＳ８において、半田６のリフローが行われる。具体的には、キャリア基板４に半導体素子３がマウントされた状態で、半田６がその溶融温度以上になるように加熱される。結果、半田６が溶融して、電極パッド１上に形成されたバンプ２ａに濡れ上がり、半導体素子３上の電極パッド１とキャリア基板４上の基板電極９とが、電気的かつ機械的に接続（接合）される。
この時、半田６の電極パッド１と基板電極９との接続に関して余分な量がバンプ２ａに形成されている空間部Ｓａ内に流れ込み、半田６の横方向へのはみ出し量が少なくなり、隣接する電極に接触することが防止される。結果、余分な半田６による、隣接電極間のショートが防止される。なお、本発明では、半田６が溶融した後の半導体素子３とキャリア基板４との間の空隙は、バンプ２ａの高さによって規定される。その為、リフロー時にシビアな高さ制御や荷重制御を行わずとも、封止樹脂供給に十分なギャップが確保されるといった利点もある。
上述のように、バンプ２ａがリフロー時に余分な半田６を内部に取り込む為には、バンプ２ａを構成する導電性微細粒子５は半田の溶融温度より１０℃以上高い融点を有している必要がある。具体的には、伝導性微細粒子５は２５０℃以上の融点を持つ物質で構成されることが好ましい。
１０℃以上高い融点である理由は、リフロー炉の内部温度ばらつきが±５℃あり、１０℃以上の融点の差がないと、半田の溶融とともにバンプ２ａも溶けてしまうためである。さらに、金属同士の共有による融点低下もあり、２０℃以上の融点がさらに好ましい。このように、融点は高ければ高いほどよい。
また、半田６の表面の酸化膜除去及び再酸化防止の為に、リフローは窒素雰囲気ないしはグリーンガス雰囲気中で行っても構わない。さらに、ローカルリフローなどを用いて、機械的なスクラブをバンプ２ａと半田６の接触部に与えることにより、物理的に半田６の酸化膜を除去することによって、半田６によるバンプ２ａと基板電極９との接合（接続）を補助しても良いことは言うまでもない。
次に、ステップＳ１０において、フリップチップ実装後に半導体素子３とキャリア基板
４との間に形成された空隙に封止樹脂７が供給される。封止樹脂７は、半導体素子３を保護するための封止機能を有するものが選ばれる。すなわち、耐湿性、耐マイグレーション性、外力に対する十分な強度、および電気絶縁性等の封止材として満足できる性能を有するものでなければならない。このような樹脂としては、代表的なものにエポキシ系の樹脂やポリイミド系の樹脂やシリコーン系の樹脂などが挙げられる。
本例においては、封止樹脂７の供給方法としては、毛細管現象を利用したキャピラリーフロータイプが採用されている。しかしながら、フリップチップ実装時に、バンプ２ａによって樹脂層を突き破ることが可能であれば、プレフィルタイプのものを用いてリフロー時に一括硬化を行っても構わない。この場合の封止樹脂としては、ペースト状のものに限らず、Ｂステージ化した半硬化状態のシート状のものを用いても良いことは言うまでもない。
最後に、ステップＳ１２において、封止樹脂７の硬化が行われる。後入れのキャピラリーフロータイプの熱硬化性樹脂が半導体素子３と半導体キャリア基板４との間の隙間に注入された実装体がベーク炉にて過熱される。このようにして、封止樹脂７が硬化されて半導体装置ＳＣＡ１が完成する。
（第２の実施の形態）
以下に、図４を参照して、本発明の第２の実施の形態に係る半導体装置について説明する。本実施の形態にかかる半導体装置ＳＣＡ２は、バンプ２ａがバンプ２ｂに交換されている点を除いて、上述の半導体装置ＳＣＡ１と同様に構成されている。よって、以降バンプ２ｂについて重点的に説明する。
上述のように、第１の実施の形態に係るバンプ２ａは、空間部Ｓａがバンプ２ａの内部あるいは表面に形成れている。これに対して、本実施の形態にかかるバンプ２ｂにおいては、空間部Ｓｂがバンプ２ｂの外表面上に連続した溝状に形成されている。なお、本実施の形態においては、バンプ２ｂの３種類の変形例であるバンプ２ｂ１、２ｂ２、および２ｂ３が示されている。なお、バンプ２ｂ１、２ｂ２、および２ｂ３はそれぞれ異なる溝状の空間部Ｓｂ１、Ｓｂ２、およびＳｂ３を有している。
図４（ａ）に本実施の形態にかかる３種類のバンプ２ｂ１、２ｂ２、および２ｂ３の側面を示し、図４（ｂ）に図４（ａ）においてＸ−Ｘ´面に切断されたバンプ２ｂ１、２ｂ２、および２ｂ３それぞれの断面を示す。バンプ２ｂは基本的に円筒状の包絡線に外接する断面外形を有して、電極パッド１および半導体素子３の主面に対して概ね垂直な方向に所定の寸法だけ延在している。なお、バンプ２ｂの先端部はその角が曲面で面取りされたような形状に形成されている。
図４（ｂ）に示すように、空間部Ｓｂは、基本的に中心に向かって所定の角度で交わる２辺と外周で規定さる扇状断面を有して、バンプ２ｂの延在方向に平行に延在する複数の空間として形成されている。具体的には、バンプ２ｂ１では、８つの空間部Ｓｂ１が等間隔に配列されている。バンプ２ｂ２では、４つの空間部Ｓｂ２が等間隔に配列されている。バンプ２ｂ３では、３つの空間部Ｓｂ３が等間隔で配列されている。
バンプ２ｂの構成材料としては、半田６の溶融温度において空間部Ｓｂを保持できるだけの形状を維持することが可能で、かつ導電性を有しているものであればよい。例えば、Ａｕ（金）、Ａｇ（銀）、およびＣｕ（銅）などの金属や、樹脂をコアとして、表面にＣｕ（銅）やＡｕ（金）などの導電性被膜を形成したものが挙げられる。
また、バンプ２ｂは、半導体素子３上の電極パッド１に、フォトレジスト塗布、露光、
および現像の処理により所望の形状のマスキング処理を行ったウェハに電解めっきにて形成される。なお、所望の形状のマスクを用いた印刷や光造形によりバンプ２ｂを形成しても構わない。
上述のごとく形成したバンプ２ｂを有する半導体素子３を、半田６がプリコートされたキャリア基板４にフリップチップ実装した後に、半田６の溶融温度以上になるように加熱すると、半田６が溶融して、電極パッド１上に形成されたバンプ２ｂに濡れ上がり、半導体素子３上の電極パッド１とキャリア基板４上の基板電極９とが、電気的かつ機械的に接続される。
この時、余分な半田６はバンプ２ｂに形成された空間部Ｓｂ内に流れ込み、バンプ２ｂ内で保持（受容）されて、横方向へのはみ出し量が少なくなる。結果、半田６による隣接する電極間のショートが防止される。このように、本実施の形態に係るバンプ２ｂは、上述の第１の実施の形態にかかるバンプ２ａに比べて、構造強度の確保が容易であると共に、より大量の半田６を受容できる。
なお、バンプ２ｂおよび空間部Ｓｂの形状は、図４（ａ）および図４（ｂ）を参照して上述したような形状に限定されるものでない。本実施の形態にかかる空間部Ｓｂは、バンプ２ｂの表面に凹部として形成されて、余分な半田６を受容できれば任意の形状を採ることができることは言うまでもない。また、必要な機械的強度が得られるのであれば、上述のバンプ２ａと同様に伝導性微細粒子５によって構成してもよい。
（第３の実施の形態）
図５を参照して、本発明の第３の実施の形態に係る半導体装置について説明する。本実施の形態にかかる半導体装置ＳＣＡ３は、バンプ２ｂがバンプ２ｃに交換されている点を除いて、上述の半導体装置ＳＣＡ２と同様に構成されている。よって、以降バンプ２ｃについて重点的に説明する。
上述のように、第２の実施の形態に係るバンプ２ｂは、空間部Ｓｂがバンプ２ｂの外表面上に連続した溝状に形成されている。これに対して、本実施の形態にかかるバンプ２ｃにおいては、空間部Ｓｃは筒状空洞部Ｃｃと１つ以上の連結溝部Ｃｒを有している。筒状空洞部Ｃｃは、バンプ２ｃの内部でバンプ２ｃとほぼ同心状に延在している。半径方向溝部Ｃｒは、バンプ２ｃの半径方向に延在して、バンプ２ｃの外表面と筒状空洞部Ｃｃとを連結するように構成されている。
筒状空洞部Ｃｃは、リフロー時に余分な半田６を逃がす（受容する）為の空間として設けられている。半径方向溝部Ｃｒはリフロー時に半田６が濡れ上がった際にバンプ２ｃ内部にエアが残留しないように、エア抜きのために設けられている。
本実施の形態においては、バンプ２ｃの２種類の変形例であるバンプ２ｃ１、および２ｃ２が示されている。なお、バンプ２ｃ１および２ｃ２は半径方向溝部Ｃの数および位置がことなる。
図５（ａ）に本実施の形態にかかる２種類のバンプ２ｃ１および２ｃ２の側面を示し、図５（ｂ）に図５（ａ）においてＹ−Ｙ´面に切断されたバンプ２ｃ１および２ｃ２それぞれの断面を示す。バンプ２ｃは、空間部Ｓｃの形状および位置を除いて、バンプ２ｂと同様に構成に形成されている。
なお、筒状空洞部Ｃｃは、余分な半田６を受容する機能を満たすのであれば、筒状（円形断面）である必要はなく、例えば角柱状空間であっても良い。さらに、半径方向溝部Ｃ
ｒは、エア抜きの機能を満たすのであれば、溝状の切れ目ではなく、バンプ２ｃの付け根部分に設けられた穴状のパスであっても構わない。また、半径方向溝部Ｃｒの数および位置も、任意に定めることができる。
バンプ２ｃにおいて、リフロー時に発生する余分な半田は、筒状空洞部Ｃｃ内に流れ込む為、横方向へのはみ出し量が少なくなり、隣接する電極同士のショートを防止できる。なお、半導体装置ＳＣＡ１、ＳＣＡ２、およびＳＣＡ３を半導体装置ＳＣＡと総称する。同様に、バンプ２ａ、２ｂ、および２ｃをバンプ２Ｐと総称し、空間部Ｓａ、Ｓｂ、およびＳｃを空間部Ｓと総称する。
上述のように、本発明にかかる半導体装置及びその製造方法は、リフロー時に余分な半田を逃がす為の空間をバンプに設けたことを特徴といる。接合時の余分な半田はバンプに形成された空間内に流れ込む為、半田のはみ出し量が少なく、不要な部分への接触が防止される。結果、隣接する電極間など意図せざる部分同士の接続がなく、そのような部分でのショートを防止できる。狭ピッチに対応した半導体パッケージを提供できる。
本発明は、狭ピッチに対応した半導体パッケージに利用することができる。
ＳＣＡｃ、ＳＣＡ１、ＳＣＡ２、ＳＣＡ３ 半導体装置
１ 電極パッド
２、２ａ、２ｂ、２ｂ１、２ｂ２、２ｂ３，２ｃ、２ｃ１、２ｃ２ バンプ
３ 半導体素子
４ 半導体キャリア基板
５ 伝導性微細粒子
６ 半田
７ 封止樹脂
８ 外部端子
９ 基板電極
Ｓａ、Ｓｂ１、Ｓｂ２、Ｓｂ３、Ｓｃ、Ｓｃ１、Ｓｃ２ 空間部
Ｃｃ 筒状空洞部
Ｃｒ 半径方向溝部

Claims (9)

  1. 半導体素子が半田により、半導体キャリア基板にフリップチップ実装されて成る半導体装置であって、
    前記半導体素子は、
    電極パッドと、
    前記電極パッド上に設けられたバンプとを備え、
    前記半導体キャリア基板は、
    基板電極を備え、
    前記バンプは空間部が設けられ、当該バンプは前記半田によって前記基板電極に物理的かつ電気的に接続されると共に、当該接続に供せられない半田は前記空間部に受容されていることを特徴とする半導体装置。
  2. 前記バンプは伝導性微細粒子の集合体により構成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記空間部はポーラス構造であることを特徴とする請求項２に記載の半導体装置。
  4. 前記空間部は、前記バンプ表面に溝状に形成されていることを特徴とする請求項１に記載の半導体装置。
  5. 前記空間部は、前記バンプの内部に筒状に形成されていることを特徴とする請求項１に記載の半導体装置。
  6. 前記請求項１項に記載の半導体装置を製造する方法であって、
    前記基板電極に前記半田をプリコートするステップと、
    前記バンプを前記基板電極上にアライメントして前記半導体素子を前記半導体キャリア基板上に載置するステップと、
    前記バンプが載置された状態で、前記半田の融点以上の温度に加熱して当該半田を溶融させて、当該バンプと前記基板電極とを接続すると共に、当該接続に関して過剰な半田を前記空間部に保持させるステップとを備える半導体装置の製造方法。
  7. 前記バンプは、
    揮発性バインダ中に伝導性微細粒子を分散させたペーストを前記電極パッド上に印刷し、
    前記バインダを揮発或いは蒸発により除去して、
    構成されることを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記伝導性微細粒子の融点は前記半田の溶融温度より１０°Ｃ以上高いことを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記伝導性微細粒子は２５０℃以上の融点を持つ物質で構成されることを特徴とする請求項８に記載の半導体装置の製造方法。
JP2009127874A 2009-05-27 2009-05-27 半導体装置 Active JP5320165B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009127874A JP5320165B2 (ja) 2009-05-27 2009-05-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009127874A JP5320165B2 (ja) 2009-05-27 2009-05-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2010278139A true JP2010278139A (ja) 2010-12-09
JP5320165B2 JP5320165B2 (ja) 2013-10-23

Family

ID=43424852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009127874A Active JP5320165B2 (ja) 2009-05-27 2009-05-27 半導体装置

Country Status (1)

Country Link
JP (1) JP5320165B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016512929A (ja) * 2013-03-22 2016-05-09 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 相互接続部材をプレコーティングすることを含むフリップチップ組立方法
JP2017034031A (ja) * 2015-07-30 2017-02-09 シチズン電子株式会社 半導体素子および発光装置
US9966332B2 (en) 2012-03-22 2018-05-08 Toyoda Gosei Co., Ltd. Solid-state device including a conductive bump connected to a metal pattern and method of manufacturing the same
JP2019062009A (ja) * 2017-09-25 2019-04-18 新光電気工業株式会社 配線基板装置
CN112331689A (zh) * 2020-10-30 2021-02-05 湖北长江新型显示产业创新中心有限公司 一种阵列基板、显示面板及其制备方法、显示装置
WO2022176563A1 (ja) * 2021-02-19 2022-08-25 ソニーセミコンダクタソリューションズ株式会社 電子機器
CN116613157A (zh) * 2023-07-21 2023-08-18 荣耀终端有限公司 芯片堆叠结构及其制作方法、电子设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021044278A (ja) 2019-09-06 2021-03-18 キオクシア株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758112A (ja) * 1993-08-20 1995-03-03 Rohm Co Ltd 半導体装置
JP2002076047A (ja) * 2000-09-04 2002-03-15 Seiko Epson Corp バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2006019504A (ja) * 2004-07-01 2006-01-19 Fujikura Ltd 電子部品及び電子装置
JP2009200285A (ja) * 2008-02-22 2009-09-03 Asahi Kasei E-Materials Corp バンプ及びバンプ接続構造体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758112A (ja) * 1993-08-20 1995-03-03 Rohm Co Ltd 半導体装置
JP2002076047A (ja) * 2000-09-04 2002-03-15 Seiko Epson Corp バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2006019504A (ja) * 2004-07-01 2006-01-19 Fujikura Ltd 電子部品及び電子装置
JP2009200285A (ja) * 2008-02-22 2009-09-03 Asahi Kasei E-Materials Corp バンプ及びバンプ接続構造体

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966332B2 (en) 2012-03-22 2018-05-08 Toyoda Gosei Co., Ltd. Solid-state device including a conductive bump connected to a metal pattern and method of manufacturing the same
JP2016512929A (ja) * 2013-03-22 2016-05-09 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 相互接続部材をプレコーティングすることを含むフリップチップ組立方法
JP2017034031A (ja) * 2015-07-30 2017-02-09 シチズン電子株式会社 半導体素子および発光装置
JP2019062009A (ja) * 2017-09-25 2019-04-18 新光電気工業株式会社 配線基板装置
JP7002263B2 (ja) 2017-09-25 2022-01-20 新光電気工業株式会社 配線基板装置
US11749590B2 (en) 2017-09-25 2023-09-05 Shinko Electric Industries Co., Ltd. Wiring substrate device
CN112331689A (zh) * 2020-10-30 2021-02-05 湖北长江新型显示产业创新中心有限公司 一种阵列基板、显示面板及其制备方法、显示装置
WO2022176563A1 (ja) * 2021-02-19 2022-08-25 ソニーセミコンダクタソリューションズ株式会社 電子機器
CN116613157A (zh) * 2023-07-21 2023-08-18 荣耀终端有限公司 芯片堆叠结构及其制作方法、电子设备
CN116613157B (zh) * 2023-07-21 2024-03-19 荣耀终端有限公司 芯片堆叠结构及其制作方法、电子设备

Also Published As

Publication number Publication date
JP5320165B2 (ja) 2013-10-23

Similar Documents

Publication Publication Date Title
JP5320165B2 (ja) 半導体装置
US8120166B2 (en) Semiconductor package and method of manufacturing the same, and semiconductor device and method of manufacturing the same
KR101496068B1 (ko) 반도체 디바이스에서의 리드-프리 구조들
JP2010157656A (ja) 半導体装置およびその製造方法
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
JP2005116932A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000150701A (ja) 半導体装置並びにこれに用いる接続用基板及びその製造方法
JP4887997B2 (ja) 電子部品の実装方法
US9918388B2 (en) Circuit substrate, method of manufacturing circuit substrate, and electronic component
JP4494249B2 (ja) 半導体装置
WO2007080863A1 (ja) 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造
JP2018037520A (ja) 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法
JP2009289914A (ja) 配線基板
JP2012074505A (ja) 半導体搭載装置用基板、半導体搭載装置
JP2016025220A (ja) 挿入部品の実装構造体及び回路基板及び電子回路装置の製造方法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP4952365B2 (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
JP4267549B2 (ja) 半導体装置およびその製造方法ならびに電子機器
US20160254241A1 (en) Printed circuit board and soldering method
JP5229267B2 (ja) 電子装置
JP2011061179A (ja) 印刷回路基板及び印刷回路基板の製造方法
JP5062376B1 (ja) 電子部品実装基板の製造方法
JP2008270446A (ja) 積層型半導体装置とその製造方法
JP2007027701A (ja) 配線基板
JP5709386B2 (ja) 半導体装置の製造方法及び積層型半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130712

R150 Certificate of patent or registration of utility model

Ref document number: 5320165

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150