JP2006019504A - 電子部品及び電子装置 - Google Patents

電子部品及び電子装置 Download PDF

Info

Publication number
JP2006019504A
JP2006019504A JP2004195771A JP2004195771A JP2006019504A JP 2006019504 A JP2006019504 A JP 2006019504A JP 2004195771 A JP2004195771 A JP 2004195771A JP 2004195771 A JP2004195771 A JP 2004195771A JP 2006019504 A JP2006019504 A JP 2006019504A
Authority
JP
Japan
Prior art keywords
solder
skeleton
solder bump
electronic component
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004195771A
Other languages
English (en)
Other versions
JP4509673B2 (ja
Inventor
Toshiaki Inoue
俊明 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2004195771A priority Critical patent/JP4509673B2/ja
Publication of JP2006019504A publication Critical patent/JP2006019504A/ja
Application granted granted Critical
Publication of JP4509673B2 publication Critical patent/JP4509673B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】 半田バンプのくびれ部においてクラックが発生しても断線不良を起こさず、半田バンプの破壊を防止できる電子部品及び電子装置を提供する。
【解決手段】 本発明に係る電子部品は、第一基板10と第二基板30が対向して配置され、第一基板10の電気絶縁性を有する一面側に配された複数個の第一導電部11aと、第二基板30の電気絶縁性を有する一面側に配された複数個の第二導電部32との間に、個別に半田バンプ13を設けてなる電子部品であって、少なくとも1つの半田バンプ13はその内部に該半田バンプとは異質の骨格14aを有し、該骨格の隙間14b’には半田バンプをなす半田が充填されてなる構造を具備する。
【選択図】 図2

Description

本発明は、配線基板(インタポーザ)を使用しないウェハレベルCSP(Chip Size/Scale Package)等の半導体パッケージや、LSIチップを裏返して回路基板に接合する実装方法であるフリップチップに代表される、半田バンプを介して基板間の電気的接続が図られる電子部品及びこのような電子部品を含む電子装置に関する。
従来、電子部品で用いられる半導体パッケージ構造として、たとえば半導体チップを樹脂により封止したパッケージ(いわゆるDual Inline PackageやQuad Flat Package)では、樹脂パッケージ周辺の側面に金属リード線を配置する周辺端子配置型が主流であった。
これに対し、近年急速に普及している半導体パッケージ構造として、例えばチップスケールパッケージ(CSP:Chip Scale Package)とよばれ、パッケージの平坦な表面に電極を平面状に配置した、いわゆるボールグリッドアレイ(BGA:Ball Grid Array )技術の採用により、同一電極端子数を持つ同一投影面積の半導体チップを、従来よりも小さい面積で電子回路基板に高密度実装することを可能にしたパッケージ構造がある。
BGAタイプの半導体パッケージにおいては、パッケージの面積が半導体チップの面積にほぼ等しいCSP構造が、前述のBGA電極配置構造とともに開発され、電子機器の小型軽量化に大きく貢献している。CSPは、回路を形成した例えばシリコンからなるウエハを切断し、個々の半導体チップに対して個別にパッケージ工程を施し、パッケージを完成するものである。
これに対し、一般的に「ウエハレベルCSP」とよばれる製法においては、このウエハ上に、絶縁層、再配線層、封止層等を形成し、半田バンプを形成する。そして最終工程においてウエハを所定のチップ寸法に切断することでパッケージ構造を具備した半導体チップを得ることができる。
ウエハ前面にこれらの回路を積層し、最終工程においてウエハをダイシングすることから、切断したチップそのものの大きさが、パッケージの施された半導体チップとなり、実装基板に対して最小投影面積を有する半導体チップを得ることが可能になる。
ウエハレベルCSPの製造方法における特徴は、パッケージを構成する部材を、すべてウエハの形状において加工することにある。すなわち、絶縁層、導電層(再配線層)、封止樹脂層、半田バンプ等は、すべてウエハをハンドリングすることで形成される。これは、例えば半田バンプの形成においても同じことである。
従来のウエハレベルCSPの製造工程では、半田バンプを形成する際にウエハの一方の平面の多数の電極を配置する所定位置に、半田材料を必要量設け、リフロー工程と呼ばれる半田融点以上の温度での加熱溶融、また、半田融点以下での冷却凝固を経ることにより、その形状が球状に近い半田バンプを得る。
図5は従来のCSP等の電子部品(以下、半導体装置とも呼ぶ)の構造を例示する断面図であり、半導体装置において半田バンプを設ける部分を拡大して示すものである。
図5において、110は第一絶縁部であり、不図示の回路を一方の面上に設けたウエハからなる半導体基板(以下、半導体チップとも呼ぶ)の表層部に配置されている。111は第一導電部であり、この回路に導通し、半導体基板の第一絶縁部110の表面に形成されている。112は第二絶縁部であり、第一導電部111の外周部と第一絶縁部110を覆うように形成されている。113は半田バンプであり、露出された第一導電部111を覆うように設けられている。従来の半導体装置において半田バンプを設ける部分は、上述した第一絶縁部110、第一導電部111、第二導電部112、半田バンプ113から構成されている。
図5に示すような半球状の半田バンプ113は、第一導電部111上に半田材料を形成した後、加熱処理(以下、リフロー処理とも呼ぶ)を施すことにより得られる。
第一導電部111上にまず半田を設ける方法としては、例えば(イ)電解半田めっき法、(ロ)半田ボール搭載法、(ハ)半田ペースト印刷法、(ニ)半田ペーストディスペンス法、(ホ)半田蒸着法などの製法が一般に使用されている。いずれの製法も、ウエハ全面の電極配置位置に、半田バンプ下部が所定の形状となるように形成された、半田と濡れ性の良い表面性状とした第一導電部111上に、所定の面積および高さを持つ半田材料を形成するものである。
各製法ごとに異なる半田材料が使用される。製法(イ)では半田成分を含有するめっき層が、製法(ロ)では予め所定のバンプ径に近い形状に分粒された半田ボールが、それぞれ用いられる。製法(ハ)や製法(ニ)では所定のバンプ径に比較して微細な半田粒子をフラックス成分に混合した印刷用のペースト状の半田を用いる。製法(ホ)では真空中で蒸着法により形成された半田成分を含有する金属蒸着膜を使用する。
いずれの製法により形成された半田であっても、リフロー処理時に半田を融点以上の温度に到達させることによって、半田は溶融し、溶融した半田は表面張力により凝集する。その形状は、下地をなす第一導電部111の周縁における金属の濡れ性、溶融した半田の表面張力、溶融した半田自体の重さによる変形、第一導電部111の外周部を覆う第二絶縁部112の端部形状など等により決定される。溶融した半田は、リフロー処理の後半において、半田の融点より低い温度で冷却処理を施すことにより固体となる。その結果、いわゆる半田バンプと呼ばれる球状に近い形状の半田塊が得られる。
このような半田バンプを有する半導体装置では、その性能向上のために種々の改良が提案されている(例えば、特許文献1参照)。
図6は、従来の電子部品の実装時、半田バンプにくびれが生じた状態を示す断面図であり、図5に示した半導体装置を例とした場合である。ここで、半導体装置から半田バンプ113を除いた部分を半導体パッケージと呼ぶことにする。
図6は、半田バンプ113を回路基板(第二基板とも呼ぶ)の表層部に配置されている第二絶縁部130上の第二導通部132(電極パッドとも呼ぶ)に押し付けることにより、半導体装置(以下では、半導体チップとも呼ぶ)が回路基板に実装される様子を示している。なお、図5及び図6には半田バンプ113を突出させた状態で導電層を覆うように第二絶縁部(封止層とも呼ぶ)112を設けた例を示しているが、封止層は必須要件ではない。
つまり、上述した半田バンプ113は、半導体基板の第一導電部111と回路基板の第二導電部132との電気的な導通を図るための電極端子として機能するとともに、両者の熱変形や反りによって発生する応力を緩和、吸収する役割も担う。
しかしながら、図5に示すように、従来の半田バンプはその側面方向から見て半球状に近い。また、従来の半田バンプ113は第一導電部111に載置された状態では、半田バンプ113が第一導電部111と接してなる面は円形をなす傾向がある。特に、回路基板に実装した半導体パッケージでは、主に半導体チップと回路基板との熱膨張率の違いにより発生する応力を、回路基板から半導体チップが受ける。
このため、半田バンプ113は、第一導電部111や第二導電部132と接触する接合部に応力の集中が発生しやすい。より具体的には、半田バンプ113はその外周面が、束縛された状態から解放された状態に変わる領域(くびれ部とも呼ぶ)131a、131bに応力が加わると、図6に示すように、例えば半田バンプ113の中にクラック(亀裂とも呼ぶ)115が外側から内側の方向に発生する傾向にあった。このようなクラック115の発生は断線不良を招き、ひいては半田バンプ113の破壊をもたらす恐れがあることから、半導体パッケージの信頼性を著しく低下させる原因の一つとして挙げられている。そこで、半田バンプの柔軟性を上げて、半田バンプに加わる力を分散させることにより、半田バンプのくびれ部におけるクラックの発生を抑制するとともに、たとえクラックが発生したとしても断線不良には至ることのない構成を備えた電子部品及び電子装置の開発が期待されていた。
特開平5−13418号公報
本発明は上記事情に鑑みてなされたもので、半田バンプのくびれ部においてクラックが発生しても断線不良を起こさず、半田バンプの破壊を防止できる電子部品及び電子装置の提供を目的とする。
本発明に係る電子部品は、第一基板と第二基板が対向して配置され、前記第一基板の電気絶縁性を有する一面側に配された複数個の第一導電部と、前記第二基板の電気絶縁性を有する一面側に配された複数個の第二導電部との間に、個別に半田バンプを設けてなる電子部品であって、少なくとも1つの半田バンプはその内部に該半田バンプとは異質の骨格を有し、該骨格の隙間には半田バンプをなす半田が充填されてなる構造を具備したことを特徴としている。
上記電子部品を構成する少なくとも1つの半田バンプは、半田バンプの内部に骨格が存在することにより、たとえ半田バンプのくびれ部からクラックが発生し、このクラックが半田バンプ内を進行しようとしたとしても、骨格がクラックの進路を妨げる働きをするので、クラックの大きな進展を抑制または阻止できることから、断線不良や半田バンプの破壊というような不具合を解消することが可能となる。
また、骨格の隙間には半田バンプをなす半田が充填されているので、半田バンプ内に仮にクラックが発生したとしても、骨格の隙間に充填された半田はクラックの影響を殆ど受けることがない。ゆえに、骨格の隙間に充填された半田は、第一基板と第二基板との間の電気的な導通を確保するために機能するので、従来のようなクラックの影響を考慮した設計をする必要がなくなることから、電子部品の設計自由度が格段と向上する。
さらには、クラック発生を抑制するため従来はくびれ部を穏やかにするため大きな半田バンプを設ける必要があったが、上述したようにクラック発生を考慮する必要がないので、くびれ部が急峻な小さな半田バンプを利用できる。よって、半田バンプの小型化、すなわち基板間距離の短縮を図ることができるので、狭い基板間距離が求められる薄型の電子機器に好適な電子部品が得られる。
またさらに、半田バンプ内に設けた骨格の隙間に充填された半田が導通を確保しているので、半田バンプ形成時のリフロープロセスにおいて半田バンプ内にボイドが形成されたとしても、その存在の有無を考慮する必要がない。これにより、使用する半田などの材料選択の幅が広がるとともに、ボイド発生を抑制する厳密な制御が不要となるのでリフロープロセスの簡略化が図れる。
本発明に係る電子部品において、半田バンプ内に配される骨格は、前記第一導電部に接する一端と、前記第一導電部から前記第二導電部へ延びる他端とを少なくとも備え、前記他端は半田バンプの高さ方向において、半田バンプのくびれ部より突出した位置にあることが好ましい。半田バンプのくびれ部から発生するクラックは、くびれ部を横断する方向に進行する傾向が強いが、かかる構成によれば、骨格がこの方向を縦断するように延びているので、クラックの進行を妨げる確率が高まる。半田バンプ内において2つの導電部間を繋ぐ方向に延びる骨格を多数本設けることにより、クラックが骨格に衝突する確率がさらに高くなるので、クラック進行の抑制力が一段と向上するのでより好ましい。
前記骨格が繊維状である場合には、骨格が複雑に絡み合う樹枝のような柔構造をとることができるので、半田バンプ内部に柔軟性を有する骨格を設けることが可能となる。ゆえに、優れた耐クラック特性とともに柔軟性も兼ね備えてなる半田バンプを有する電子部品が得られる。
前記骨格が多孔質状である場合には、骨格内部に多数の孔を有する構造をとることができるので、骨格の孔内に半田が入り込むことにより、骨格と半田バンプとの密着性がより強固となる。その結果、骨格と半田バンプの一体化が図れるので、接続信頼性をより向上させることが可能となる。
その際、骨格としては、樹脂、セラミックス、金属又はガラスから選択される1つ以上の部材からなるものが用いられる。樹脂からなる骨格であれば、バンプ内に柔軟性を付加するできるので、接続信頼性の向上が図れる。セラミックスからなる骨格はその内部に微細な空孔を備えており、この空孔内にも半田が入り込むことになり、骨格と半田バンプとの密着性をより強固にできるので、接続信頼性の向上が図れる。金属からなる骨格であれば、骨格自体が導電性をもつことから、より一層の安定した導通特性が確保できる。ガラスからなる骨格は、耐熱性があり、熱による寸法変化が小さいことから形状が安定するため、接続信頼性の向上が図れる。
本発明に係る電子装置は、上述した構成の電子部品を含むことを特徴としている。上述した構成の電子部品は、実装後に断線不良や半田バンプの破壊を防止する構造を具備したことにより、基板間の安定した導通を長期に亘って維持できるので、長期信頼性に優れた電子部品の提供が可能となる。
以上説明したように、本発明に係る電子部品を構成する少なくとも1つの半田バンプはその内部に該半田バンプとは異質の骨格を有し、該骨格の隙間には半田バンプをなす半田が充填されてなる構造を有する。この半田バンプに内在する骨格は、たとえ半田バンプのくびれ部においてクラックが発生しても、その進行を阻害するように働く。ゆえに、本発明は、断線不良を起こさず、半田バンプの破壊を防止できる電子部品、例えば落下衝撃や振動といったメカニカルな力をも吸収できる電子部品などの提供に寄与する。
以下では、本発明に係る電子部品の一実施形態を図面に基づいて説明する。
(第一の実施形態)
図1は、本発明に係る電子部品の作製に用いる第一基板の一例を示す部分断面図であり、一つの第一導電部11a上に繊維状の骨格14aが配され、これらを覆うように半田13を設けた場合である。(a)第一導電部11a上に繊維状の骨格14aを設けた状態を、(b)は第一導電部11a及び骨格14aを半田13で被覆した状態を、それぞれ表している。図2は、図1に示した繊維状の骨格を内在する半田バンプを備えてなる電子部品の一例を示す部分断面図である。
ガラス繊維からなる繊維状の骨格14aを形成する場合は、まず、第一基板10の電気絶縁性を有する一面12α側に配された第一導通部(電極パッドとも呼ぶ)11a上にガラス繊維14aを混入させた樹脂(不図示)を接着剤(不図示)を介して搭載した後、この樹脂のみを薬液で除去することにより骨格14aを得る[図1(a)]。
次いで、電極パッド11aおよび骨格14aの上に、溶融した状態にある半田を導入することにより半田バンプ13を形成する[図1(b)]。例えば、半田バンプ13の形状を半球状に整えるために、必要に応じて第一導電部11a上に形成した半田バンプ13に加熱処理(リフロー処理)を施してもよい。
その後、半田バンプ13を第二基板30の電気絶縁性を有する一面側に配されたに配された第二導通部32(電極パッドとも呼ぶ)に押し付けることにより、第一基板10等から構成される半導体装置(半導体チップとも呼ぶ)が第二基板30等から構成される回路基板に実装される[図2]。その際、例えば半田バンプ13に対して熱や振動を加えてもよい。つまり、半田バンプ13はその内部に半田バンプ13とは異質の骨格14aをもつことになる。この骨格14aは繊維状であることから多数の隙間14a’をもつので、半田は自然とこの隙間に充填された形態が得られる。
したがって、骨格14aをなす部材には、使用する半田より高い融点をもつことが求められる。このような繊維状の骨格14aとしては、樹脂、プラスチック、セラミックス、金属又はガラスが好適である。具体的には、ポリイミドやエポキシ、オレフィン、ポリアミドなどの樹脂、酸化チタンやアルミナ、ジルコニア、窒化ケイ素などのセラミックス、鉄、アルミニウム、銅、銀、金などの金属又はソーダガラス、鉛ガラス、硼珪酸ガラスなどのガラスの他に、これらの複合材である例えばガラス繊維入り樹脂などが挙げられる。
半田バンプ内に繊維状の骨格を設けた構成は、以下の利点をもたらす。
(1)半田バンプのくびれ部31aからクラック15が発生し、このクラック15が半田バンプ13内を進行しようとしたとしても、骨格14aがクラック15の進路を妨げる働きをするので、クラック15の大きな進展を抑制または阻止できる。
(2)骨格の隙間14a’に充填された半田は、第一基板10と第二基板30との間の電気的な導通を確保するために機能するので、従来のようなクラックの影響を考慮した設計をする必要がなくなる。
(3)繊維状の骨格14aを設けたことにより、クラック発生を考慮する必要がないので、くびれ部31aが急峻な小さな半田バンプを利用可能となる。これは、半田バンプの小型化、すなわち基板間距離の短縮をもたらす。
(4)半田バンプ内に設けた骨格の隙間に充填された半田が導通を確保しているので、半田などの材料選択の幅が広がる。また、ボイド発生を抑制する厳密な制御も不要となる。
(第二の実施形態)
図3は、本発明に係る電子部品の作製に用いる第一基板の他の一例を示す部分断面図であり、一つの第一導電部11a上に多孔質状の骨格14bが配され、これらを覆うように半田13を設けた場合である。(a)第一導電部11a上に多孔質状の骨格14bを設けた状態を、(b)は第一導電部11a及び骨格14bを半田13で被覆した状態を、それぞれ表している。図4は、図3に示した多孔質状の骨格を内在する半田バンプを備えてなる電子部品の一例を示す部分断面図である。図3及び図4では、多孔質状の骨格14bを模式的に表すため、略球形からなる外形を有するように示しているが、外形は略球形に限定されるものではない。
アルミナ、ジルコニア、カルシア、マグネシア、シリカなどの多孔質セラミックスからなる多孔質状の骨格14bを形成する場合は、まず、第一基板10の電気絶縁性を有する一面12α側に配された第一導通部(電極パッドとも呼ぶ)11aに対し、アルミナ、ジルコニア、カルシア、マグネシア、シリカなどの多孔質セラミックスを樹脂(不図示)を用いて接着することにより骨格14bを得る[図3(a)]。接着に用いる樹脂としては、密着力が強く耐熱性のあるポリイミド樹脂が好適に用いられるが、他にエポキシ樹脂やシリコン樹脂、オレフィン樹脂、ポリアミドイミド樹脂でも構わない。
次いで、電極パッド11aおよび骨格14bの上に、溶融した状態にある半田を導入することにより半田バンプ13を形成する[図3(b)]。例えば、半田バンプ13の形状を半球状に整えるために、必要に応じて第一導電部11a上に形成した半田バンプ13に加熱処理(リフロー処理)を施してもよい。
その後、半田バンプ13を第二基板30の電気絶縁性を有する一面側に配されたに配された第二導通部(電極パッドとも呼ぶ)32に押し付けることにより、第一基板10等から構成される半導体装置(半導体チップとも呼ぶ)が第二基板30等から構成される回路基板に実装される[図4]。その際、例えば半田バンプ13に対して熱や振動を加えてもよい。つまり、半田バンプ13はその内部に半田バンプ13とは異質の骨格14bをもつことになる。この骨格14bは多孔質状であることから多数の隙間14b’をもつので、半田は自然とこの隙間に充填された形態が得られる。
したがって、骨格14bをなす部材には、使用する半田より高い融点をもつことが求められる。このような多孔質状の骨格14bとしては、樹脂、プラスチック、セラミックス、金属又はガラスが好適である。具体的には、ポリイミドやエポキシ、オレフィンなどの樹脂、酸化チタンやアルミナ、ジルコニア、窒化ケイ素、炭化ケイ素、シリカなどのセラミックス、ニッケル、銅、金、アルミニウム、白金、鉄などの金属又はソーダガラス、鉛ガラス、硼珪酸ガラスなどのガラスの他に、これらの複合材である例えばガラス繊維入り樹脂などが挙げられる。
半田バンプ内に多孔質状の骨格を設けた構成は、以下の利点をもたらす。
(1)先に述べた繊維状の骨格14aを形成するためには、ガラス繊維を混入した樹脂を接着剤を介して設けた後、この樹脂のみを薬液を用いて除去する必要があった。これに対し、多孔質状の骨格14bを形成する際には、自然と骨格の隙間14b’が得られるので、このような薬液を用いる必要がない。ゆえに、薬液を除去するプロセスが不要であり、また薬液が残存する恐れもないので、半田バンプ内に多孔質状の骨格14bを設けた構成は、第一基板10と第二基板30との間の安定した電気的な導通を安価に構築できる。また、耐薬液性を考慮する必要がないことから、骨格14bをなす材料の選択自由度も広がるので好ましい。
(2)半田バンプのくびれ部31aからクラック15が発生し、このクラック15が半田バンプ13内を進行しようとしたとしても、骨格14bがクラック15の進路を妨げる働きをするので、クラック15の大きな進展を抑制または阻止できる。
(3)骨格の隙間14b’に充填された半田は、第一基板10と第二基板30との間の電気的な導通を確保するために機能するので、従来のようなクラックの影響を考慮した設計をする必要がなくなる。
(4)多孔質状の骨格14bを設けたことにより、クラック発生を考慮する必要がないので、くびれ部31aが急峻な小さな半田バンプを利用可能となる。これは、半田バンプの小型化、すなわち基板間距離の短縮をもたらす。
(5)半田バンプ内に設けた骨格の隙間に充填された半田が導通を確保しているので、半田などの材料選択の幅が広がる。また、ボイド発生を抑制する厳密な制御も不要となる。
(第三の実施形態)
本例は、第一基板10に配された第一導通部(電極パッドとも呼ぶ)11aの下にセラミックスからなる多孔質の骨格14bを搭載し、その上に電極パッド11aを設けた以外は第二の実施形態と同様とした。つまり、多孔質の骨格14bが電極パッド11aを貫通してなる構成とした。
かかる構成によれば、電極パッド11aに対して骨格14bをより強固に接着できることから、第二の実施形態より外力などに対する耐久性が向上するので好ましい。
(第四の実施形態)
本例は、第一基板10に配された第一導通部(電極パッドとも呼ぶ)11aの上に銀ペーストを印刷塗布し、これを焼結して多孔質状の骨格14bを設けた以外は第二の実施形態と同様とした。つまり、半田の融点より高い融点をもつ材料を用いて多孔質の骨格14bを半田バンプ13内に設けた。
かかる構成によれば、多孔質の骨格14b自体も導電性を備えていることから、第二の実施形態より高い導通特性が確保されるので好ましい。半田の融点より高い融点をもつ材料としては、銀の他に、銅や金、あるいは高温半田などが挙げられる。
(第五の実施形態)
本例は、銀ペーストとして、粒径の異なる銀ペーストを混在させて用いた以外は第四の実施形態と同様とした。具体的には、平均粒径が10nm程度の小粒径の銀ペーストと平均粒径が10μm程度の大粒径の銀ペーストとを、およそ1:4の比率で混在させたものを用いた。
かかる構成によれば、粒径の異なる銀ペーストは焼結温度において差が生じる現象を利用することが可能となる。具体的には、粒径の小さな小型銀ペーストは、その材料系がもつ融点と比べて焼結温度を大幅に低温化させることができるという性質を利用することにより、大型銀ペースト同士を小型銀ペーストにより低温焼結させることによって、多孔質の骨格14bを作製する。このため、選択できる骨格の材料が大幅に増えるという利点がある。
例えば小粒径のペーストとしては、上述した銀の他に金や銅、高温はんだといった金属ペースト、あるいは酸化チタンなどのセラミックス、あるいはガラスなどのペーストでもよい。一方、大粒径のペーストとしては、小粒径のペーストとして選択できる材料の他に、樹脂ペーストやプラスチックペーストも用いることが可能である。
本発明によれば、実装後に半田バンプのくびれ部においてクラックが発生しても断線不良を起こさず、半田バンプの破壊を防止できる電子部品及び電子装置を提供することができる。ゆえに、本発明は、外部からの衝撃などを受けやすい商品、例えば携帯電話やビデオカメラにおいて、耐衝撃性の改善や長期信頼性の向上をもたらす。
本発明に係る電子部品の作製に用いる第一基板の一例を示す部分断面図である。 図1に示した繊維状の骨格を内在する半田バンプを備えてなる電子部品の一例を示す部分断面図である。 本発明に係る電子部品の作製に用いる第一基板の他の一例を示す部分断面図である。 図3に示した多孔質状の骨格を内在する半田バンプを備えてなる電子部品の一例を示す部分断面図である。 従来のCSP等の電子部品の構造を例示する断面図である。 図5に示した電子部品の実装時、半田バンプにくびれが生じた状態を示す断面図である。
符号の説明
10 第一基板、11a 第一導電部、12 第二絶縁部、13 半田バンプ、14a、14b 骨格、14a’、14b’ 隙間、15 クラック、30 第二基板、31a、31b くびれ部、32 第二導通部。

Claims (6)

  1. 第一基板と第二基板が対向して配置され、前記第一基板の電気絶縁性を有する一面側に配された複数個の第一導電部と、前記第二基板の電気絶縁性を有する一面側に配された複数個の第二導電部との間に、個別に半田バンプを設けてなる電子部品であって、
    少なくとも1つの半田バンプはその内部に該半田バンプとは異質の骨格を有し、該骨格の隙間には半田バンプをなす半田が充填されてなる構造を具備したことを特徴とする電子部品。
  2. 前記骨格は、前記第一導電部に接する一端と、前記第一導電部から前記第二導電部へ延びる他端とを少なくとも備え、前記他端は半田バンプの高さ方向において、半田バンプのくびれ部より突出した位置にあることを特徴とする請求項1に記載の電子部品。
  3. 前記骨格は、繊維状であることを特徴とする請求項1に記載の電子部品。
  4. 前記骨格は、多孔質状であることを特徴とする請求項1に記載の電子部品。
  5. 前記骨格は、樹脂、セラミックス、金属又はガラスから選択される1つ以上の部材からなることを特徴とする請求項1に記載の電子部品。
  6. 請求項1乃至5のいずれか1項に記載の電子部品を含むことを特徴とする電子装置。

JP2004195771A 2004-07-01 2004-07-01 電子部品及びその製造方法、並びに電子装置 Expired - Fee Related JP4509673B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004195771A JP4509673B2 (ja) 2004-07-01 2004-07-01 電子部品及びその製造方法、並びに電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004195771A JP4509673B2 (ja) 2004-07-01 2004-07-01 電子部品及びその製造方法、並びに電子装置

Publications (2)

Publication Number Publication Date
JP2006019504A true JP2006019504A (ja) 2006-01-19
JP4509673B2 JP4509673B2 (ja) 2010-07-21

Family

ID=35793480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004195771A Expired - Fee Related JP4509673B2 (ja) 2004-07-01 2004-07-01 電子部品及びその製造方法、並びに電子装置

Country Status (1)

Country Link
JP (1) JP4509673B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007099866A1 (ja) * 2006-03-03 2007-09-07 Matsushita Electric Industrial Co., Ltd. 電子部品実装体、ハンダバンプ付き電子部品、ハンダ樹脂混合物、電子部品の実装方法、および電子部品の製造方法
JP2008036691A (ja) * 2006-08-09 2008-02-21 Toyota Motor Corp 鉛フリーはんだ材料及びその製造方法、接合構造、並びに電子部品実装構造
US7675171B2 (en) 2006-10-02 2010-03-09 Samsung Electronics Co., Ltd. Semiconductor package and fabricating method thereof
JP2010267744A (ja) * 2009-05-13 2010-11-25 Nissan Motor Co Ltd 実装構造
JP2010278139A (ja) * 2009-05-27 2010-12-09 Panasonic Corp 半導体装置及びその製造方法
JP2013093559A (ja) * 2011-10-07 2013-05-16 Canon Inc 積層型半導体装置、プリント回路板、及びプリント配線板の接合構造
JP2015012090A (ja) * 2013-06-27 2015-01-19 富士通株式会社 基体の接合方法
JP2016115846A (ja) * 2014-12-16 2016-06-23 三菱マテリアル株式会社 ピラー形成用ペースト、ピラーの製造方法、バンプ構造体の製造方法、ピラー、及びバンプ構造体
JP2017179466A (ja) * 2016-03-30 2017-10-05 三菱マテリアル電子化成株式会社 銀被覆樹脂粒子及びその製造方法並びに該粒子を含む導電ペースト
JP2020167287A (ja) * 2019-03-29 2020-10-08 株式会社デンソー 半導体装置
US20220384100A1 (en) * 2021-05-31 2022-12-01 Murata Manufacturing Co., Ltd. Electronic component

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220060A (ja) * 1998-01-29 1999-08-10 Mitsui High Tec Inc 電子部品の面実装用接合部材
JP2003174055A (ja) * 2001-12-06 2003-06-20 Asahi Kasei Corp 微細パターン接続用回路部品およびその形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220060A (ja) * 1998-01-29 1999-08-10 Mitsui High Tec Inc 電子部品の面実装用接合部材
JP2003174055A (ja) * 2001-12-06 2003-06-20 Asahi Kasei Corp 微細パターン接続用回路部品およびその形成方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007099866A1 (ja) * 2006-03-03 2007-09-07 Matsushita Electric Industrial Co., Ltd. 電子部品実装体、ハンダバンプ付き電子部品、ハンダ樹脂混合物、電子部品の実装方法、および電子部品の製造方法
JP2008036691A (ja) * 2006-08-09 2008-02-21 Toyota Motor Corp 鉛フリーはんだ材料及びその製造方法、接合構造、並びに電子部品実装構造
US7675171B2 (en) 2006-10-02 2010-03-09 Samsung Electronics Co., Ltd. Semiconductor package and fabricating method thereof
JP2010267744A (ja) * 2009-05-13 2010-11-25 Nissan Motor Co Ltd 実装構造
JP2010278139A (ja) * 2009-05-27 2010-12-09 Panasonic Corp 半導体装置及びその製造方法
JP2013093559A (ja) * 2011-10-07 2013-05-16 Canon Inc 積層型半導体装置、プリント回路板、及びプリント配線板の接合構造
JP2015012090A (ja) * 2013-06-27 2015-01-19 富士通株式会社 基体の接合方法
JP2016115846A (ja) * 2014-12-16 2016-06-23 三菱マテリアル株式会社 ピラー形成用ペースト、ピラーの製造方法、バンプ構造体の製造方法、ピラー、及びバンプ構造体
JP2017179466A (ja) * 2016-03-30 2017-10-05 三菱マテリアル電子化成株式会社 銀被覆樹脂粒子及びその製造方法並びに該粒子を含む導電ペースト
JP2020167287A (ja) * 2019-03-29 2020-10-08 株式会社デンソー 半導体装置
US11444047B2 (en) 2019-03-29 2022-09-13 Denso Corporation Semiconductor device
JP7322467B2 (ja) 2019-03-29 2023-08-08 株式会社デンソー 半導体装置
US20220384100A1 (en) * 2021-05-31 2022-12-01 Murata Manufacturing Co., Ltd. Electronic component

Also Published As

Publication number Publication date
JP4509673B2 (ja) 2010-07-21

Similar Documents

Publication Publication Date Title
JP4817892B2 (ja) 半導体装置
TWI573229B (zh) 配線基板
KR20080014004A (ko) 인터포저 및 반도체 장치
JP2007103737A (ja) 半導体装置
KR100606295B1 (ko) 회로 모듈
JP4509673B2 (ja) 電子部品及びその製造方法、並びに電子装置
US20080042279A1 (en) Mounting structure of semiconductor device having flux and under fill resin layer and method of mounting semiconductor device
JP2011166081A (ja) 半導体装置、半導体パッケージ、インタポーザ、半導体装置の製造方法、及びインタポーザの製造方法
JP4494249B2 (ja) 半導体装置
JP2007059486A (ja) 半導体装置及び半導体装置製造用基板
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
JPH1187556A (ja) 半導体装置
JP5020051B2 (ja) 半導体装置
JP4952365B2 (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
JP2005294482A (ja) 電子部品及び電子装置
JP2004165511A (ja) Csp接続方法
JP2004207368A (ja) 半導体装置とその製造方法及び電子装置
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
KR100737217B1 (ko) 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법
JP5577734B2 (ja) 電子装置および電子装置の製造方法
JP4863861B2 (ja) 半導体装置
JP2001185642A (ja) 半導体実装用パッケージ基板
JP2005294483A (ja) 電子部品及び電子装置
JP2008021710A (ja) 半導体モジュールならびにその製造方法
JP2004228200A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100428

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees