JP2007103737A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007103737A
JP2007103737A JP2005292859A JP2005292859A JP2007103737A JP 2007103737 A JP2007103737 A JP 2007103737A JP 2005292859 A JP2005292859 A JP 2005292859A JP 2005292859 A JP2005292859 A JP 2005292859A JP 2007103737 A JP2007103737 A JP 2007103737A
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
core
resin
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005292859A
Other languages
English (en)
Inventor
Shinji Suminoe
信二 住ノ江
Yoko Yoneda
容子 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005292859A priority Critical patent/JP2007103737A/ja
Priority to US11/540,691 priority patent/US20070075435A1/en
Priority to KR20060097205A priority patent/KR20070038429A/ko
Priority to TW095137264A priority patent/TW200721424A/zh
Publication of JP2007103737A publication Critical patent/JP2007103737A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13561—On the entire surface of the core, i.e. integral coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】実装工程において破損する可能性の小さい積層型半導体装置を提供する。
【解決手段】基板２上にバンプ３を介して、第１パッケージ４が実装され、この第１パッケージ４の上に第２パッケージ６が積層されている。バンプ３は、樹脂コア３ａの外側表面に金属層が形成されているものであり、基板２と第１パッケージ４とを電気的に接続できるように配置されており、樹脂コア３ａは、ヤング率が５００ＭＰａ以上１０ＧＰａ以下の材質からなるものである。
【選択図】図１

Description

本発明は、高い実装信頼性を有する半導体装置に関するものである。
携帯電話等の電子機器の小型軽量化・多機能化に伴い、ＩＣチップを含む半導体装置の高密度化および実装信頼性の高度化の要求が増加している。そこで、ＩＣパッケージ分野においては、実装基板上を有効に用い、小型化および高密度化を図るため、複数のＩＣチップを同一パッケージ内に収納した積層型パッケージが多く採用されている。
この中で、フリップチップ実装を内部に適用した積層構造体も実用化されている。このような構造の代表例が、特許文献１に記載されている。その構造を図３を用いて以下に簡単に説明する。
特許文献１に記載の半導体実装構造は、図３に示すように、プリント基板４１にバンプ４２によって実装された第１のベアチップ４３と、該第１のベアチップ４３を接着する第１の補強用接着剤４４と、該第１のベアチップ４３の背面に塗布されたダイペースト４４と、該ダイペースト４４が塗布された該第１のベアチップ４３の背面に実装される第２のベアチップ４５と、該第２のベアチップ４５と該プリント基板４１を接合するワイヤ４６と、該第２のベアチップ４５を接着する第２の補強用接着剤４７とによって構成されている。
また、特許文献２に記載の発明においては、上記の構造を、改良しパッケージに使用している。当該発明においては、特許文献１に記載の構造を改良するとともに前記プリント基板をインターポーザ基板として使用し、当該基板のＩＣ搭載側と反対側に外部出力端子を形成したCSP（Chip Size Package）型の積層型パッケージを実現している。
特開平７−３２６７１０号公報（１９９５年１２月１２日公開） 特開２０００−２９９４３１号公報（２０００年１０月２４日公開）
ところが、上記従来の構成では、以下の問題が生ずる。
（第１の問題）
内部にフリップチップ接続を有する半導体装置においては、金バンプやはんだバンプで電気的な接合を行い、ＩＣチップおよびパッケージの保護、接合の補強のために樹脂が充填される。そのため温度変化や吸湿が発生した場合には、金属部分と樹脂部分の膨張率の差によるストレスにより接合部にクラックが入り、断線が発生する可能性が高い。
ここで、特許文献２に記載の半導体装置を例として用いて、上記第１の問題を具体的に説明する。図４は、上記従来の半導体装置の構造を示す断面図である。図４に示すように、上記半導体装置は、回路基板５１、第１半導体チップ５２、第１半導体チップ５２の電極パッド５２ａ上に設けられた突起電極５３、第１半導体チップ５２の上部に位置する第２半導体チップ５５、第１半導体チップ５２の上に第２半導体チップ５５を固定するダイボンド材５４、第２半導体チップ５５の電極パッド５５ａと基板５１の電極パッド間を結ぶワイヤボンド５６、第１半導体チップ５２と基板５１との間を埋める、異方性導電接着剤が硬化した支持部５７、基板５１の上面の部材を保護する被覆樹脂５８、実装用外部端子５９からなる。
半導体装置の内部でＩＣチップやパッケージを積層する場合、例えばワイヤボンドを用いる場合は、ワイヤの変形による電気的な短絡やワイヤ切れを防止するため、また、ICチップ等であればその表面保護のため周囲を樹脂で覆うが、このような構造においては半導体装置内部に空隙が存在すると、この半導体装置を基板に実装するリフロー工程で、この空隙の空気や水分が膨張するためクラックが発生する。そのため、このような半導体装置においては、半導体装置内部に空隙が発生しないよう樹脂の充填が行われている。
しかしながら、このような構造において、前記のように、温度変化時には接合部の突起電極５３（金属バンプ）とその周辺の支持部５７との線膨張係数の差に起因する応力で接合部にクラックが入る可能性がある。
（第２の問題）
また、半導体装置の内部でＩＣチップやパッケージを積層する場合、積層工程の影響により下部のパッケージに衝撃が加わり、下部ＩＣチップの素子部にクラックが発生する可能性やチップの特性が変動する可能性があり、薄型化したチップではチップそのものが破損する可能性がある。
本発明は、上記の問題点を解決するためになされたもので、その目的は、製造工程において実装信頼性が低下する可能性が少なく、高い実装信頼性を備えたフリップチップ構造を有する積層型の半導体装置を提供することにある。
本発明に係る半導体装置は、上記の課題を解決するために、基板上にバンプを介して、第１のＩＣチップが実装され、当該第１のＩＣチップの上に１つ以上のＩＣチップが積層された半導体装置であって、上記バンプは、コアの外側表面に金属層が形成されているものであり、上記基板と上記第１のＩＣチップとを電気的に接続できるように配置されており、上記コアのヤング率が５００ＭＰａ以上１０ＧＰａ以下の材質からなるものであることを特徴としている。
上記の構成によれば、第１のＩＣチップと基板との間には、バンプが配されており、このバンプの外層の金属層を介して、両者は電気的に接続されている。
また、上記バンプは、弾性を有するコアを含有するものである。そのため、第１のＩＣチップの上に別のＩＣチップを積層する場合に、当該積層によって発生する衝撃は、バンプのコアによって緩衝される。
このとき、コアのヤング率（弾性率）が５００ＭＰａ以上１０ＧＰａ以下であれば、ＩＣチップの積層に伴う衝撃を効果的に緩衝できるとともに、コアが変形し過ぎることによりコアの外側表面の金属層が破断することを防止できる。
それゆえ、第１のＩＣチップに積層に伴う衝撃が伝わることにより、当該第１のＩＣチップが破損する可能性を低減できるとともに信頼性の高いバンプでの接続を確保することができる。しかも、基板と第１のＩＣチップとを電気的に接続するバンプを緩衝材として利用することにより、新たな緩衝部材を設けることなく、上記の緩衝機構を実現できる。
したがって、実装信頼性が高く、設計精度が高い半導体装置を簡便に実現できる。
なお、上記第１のＩＣチップは、パッケージされたＩＣチップであってもよいし、パッケージされていないベアチップであってもよい。また、第１のＩＣチップの上に積層されるＩＣチップもパッケージされたものであってもよいし、パッケージされていないベアチップであってもよい。
また、上記金属層は、複数の層からなり、上記複数の層の最外層は、はんだからなるものであることが好ましい。
上記の構成によれば、バンプの最外層は、はんだ層であるため、バンプを基板上に配置し、温度を上げることによりリフロー実装を行うことができる。このリフロー実装には、はんだが溶解するときのセルフアライメント効果により、高い位置精度を維持することができるという利点がある。
さらに、はんだ層の内側には、別の金属層が形成されているため、はんだ層が溶解したときに内部の金属層は溶解することなくコアを覆っており、コアから金属が流れ落ちコアが露出する可能性が低い。それゆえ、バンプの接続素子としての機能を確実に維持することができる。
したがって、容易にバンプ形成およびのＩＣチップの実装を行うことができ、簡便に品質の高い半導体装置を提供する事ができる。
また、上記基板は、他の基板と接続する外部出力端子を備えており、上記外部出力端子は、弾性を有する材質からなるコアを含むとともに、当該コアの外側に金属層を有することが好ましい。
上記の構成によれば、外部出力端子をその金属層を介して基板に電気的に接続する（実装する）ことができる。さらに、外部出力端子が弾性を有するコアを含んでいるため、実装後、製品として実用されるときに温度変化が生じた場合に、接続部の破断が発生しにくい。そのため、高い実装信頼性を確保できる。
また、上記基板と上記第１のＩＣチップとの間には、封止樹脂が充填されており、上記コアの線膨張係数と上記封止樹脂の線膨張係数との差が３０ｐｐＭ以内であることが好ましい。
上記の構成によれば、実装工程において温度が上昇した場合や実際の製品に組み込まれたときの使用環境における温度変化発生時に、バンプの膨張量と当該バンプの周囲の封止樹脂の変形量は近いものになる。
それゆえ、温度変化に伴って第１のＩＣチップとバンプとの接合部分にクラックが入る可能性を低減できる。したがって、実装工程中や実使用環境での温度変化によって破損する可能性の小さい半導体装置を実現できる。
また、上記コアと上記はんだとの線膨張係数の差は、３０ｐｐＭ以内であることが好ましい。
上記の構成によれば、実装工程において温度が上昇した場合や実際の製品に組み込まれたときの使用環境における温度変化発生時に、コアの膨張量と当該コアの周囲のはんだの変形量は近いものになる。
それゆえ、温度変化に伴ってバンプの表面にクラックが入る可能性を低減できる。したがって、実装工程中や実使用環境での温度変化によって破損する可能性の小さい半導体装置を実現できる。
本発明に係る半導体装置は、以上のように、基板上にバンプを介して、第１のＩＣチップが実装され、当該第１のＩＣチップの上に１つ以上のＩＣチップが積層された半導体装置であって、上記バンプは、コアの外側表面に金属層が形成されているものであり、上記基板と上記第１のＩＣチップとを電気的に接続できるように配置されており、上記コアは、ヤング率が５００ＭＰａ以上１０ＧＰａ以下の材質からなるものであるという構成である。
それゆえ、ＩＣチップの積層に伴う衝撃により、当該ＩＣチップが破損する可能性を、付加的な緩衝部材を設けることなく、簡便に低減でき、実装信頼性の高い半導体装置を実現できるという効果を奏する。
〔実施の形態〕
本発明の実施の一形態について図１〜図２に基づいて説明すれば、以下のとおりである。図１は、本実施形態の半導体装置１の構成を示す断面図である。
半導体装置１は、図１に示すように、基板２、バンプ３、第１パッケージ４（第１のＩＣチップ）、第２パッケージ６（ＩＣチップ）、金ワイヤ７、第１の樹脂８（封止樹脂）、第２の樹脂９、外部出力端子１０を備えている。
基板２は、片面に電極パッド２ａを有し、他方の面に電極パッド２ｂを有しており、電極パッド２ａと電極パッド２ｂとは電気的に接続されている。
第１パッケージ４は、ＩＣチップがチップサイズでパッケージされたもの（ウエハレベルＣＳＰ）であり、素子面側に電極パッド４ａを有している。この電極パッド４ａは、バンプ３を介して基板２の電極パッド２ａと電気的に接続されている。
この第１パッケージ４が含むＩＣチップは、そのＡｌ電極パッド以外の部分に第１の有機絶縁層を有し、この有機絶縁層の上に、Ａｌ電極パッドから対応する外部出力端子部分までＴｉ（５００〜５０００Å）とＣｕ（３〜２０μｍ）との多層構造からなる金属層を有している（図示せず）。さらに、この金属層の上に、電極パッド４ａを除き、第２の絶縁層が形成されている（図示せず）。そして、上記多層構造からなる金属層によって多層配線（再配線）構造が形成されている。
バンプ３は、基板２と第１パッケージ４とを電気的かつ機械的に接続するものであり、基板２の電極パッド２ａおよび第１パッケージ４の電極パッド４ａと接している。図２にバンプ３の構造を示す。
図２に示すように、バンプ３は、耐熱樹脂からなる樹脂コア３ａと、当該樹脂コア３ａの外側に形成された銅層３ｂおよび最外層のはんだ層３ｃからなる金属層とによって形成されている。
樹脂コア３ａの弾性率は、５００MPa以上１０Gpa以下である。樹脂コア３ａの弾性率が５００MPaより小さい場合には、外力に対して変形し過ぎるため、樹脂コア３ａの外側の金属層（銅層３ｂ、はんだ層３ｃ）に亀裂が入り、断線する虞があるからである。本実施形態では、樹脂コア３ａの弾性率を４．８Gpaとする。
また、樹脂コア３ａの線膨張係数と第１の樹脂８の線膨張係数との差は、３０ｐｐＭ以内である。本実施形態では、樹脂コア３ａの線膨張係数を４０ppｍ、第１の樹脂８の線膨張係数を６０ppmとする。したがって、これらの線膨張係数の差は２０ppｍとなる。
また、樹脂コア３ａとはんだ層３ｃを形成するはんだとの線膨張係数の差は、３０ｐｐＭ以内であることが好ましい。本実施形態では、上記はんだの線膨張係数は、２１．７ppmであるため、樹脂コア３ａの線膨張係数（４０ppｍ）との差は、１８．３ppmである。
バンプ３は、パッケージ内部のバンプとして使用するため、その高さを抑制することが望ましい。そのため、樹脂コア３ａの直径は、後述するアンダーフィル材である第１の樹脂８の注入性から、２０μｍ〜３００μｍ程度とし、例えば１００μｍとする。
また、銅層３ｂの厚さは３〜１５μｍ程度、はんだ層３ｃの厚さは５〜３０μｍ程度とすることが好ましい。なお、はんだについては、環境面への配慮からＰｂフリーはんだが望ましく、例えば、Ｓｎが９６．５% 、Ａｇが３．５％の組成とする。
このようなバンプ３の一例としては、例えば、ジビニルベンゼン架橋共重合体からなり、耐熱性と弾性とを有するコアを持つはんだボール（例えば、積水化学工業製ミクロパールSOL）を挙げることができる。このような樹脂コアはんだボールを、例えば２４０℃前後のリフロー温度で電極パッド２ａに配し、バンプ３とすればよい。
このようなバンプ３は、一般的なＰｂフリーはんだバンプの線膨張係数２１．７ppmおよび弾性率４１．６Gpaと比較した場合、樹脂コア３ａの線膨張係数が４０ppｍ、弾性率が４．８GPaと、第１の樹脂８の線膨張係数６０ppm程度に近く弾性率も低い。
第２パッケージ６は、第１パッケージ４と背面どうしが対向する形で、ダイボンド材５を介して接着された単体のＩＣチップであり、素子面側に電極パッド６ａを備えている。
金ワイヤ７は、第２パッケージ６の電極パッド６ａと基板２の電極パッド２ａとを電気的に結ぶものである。
外部出力端子１０は、他の基板と接続するための端子であり、基板２の背面側（ＩＣチップ搭載側と反対側）に配された電極パッド２ｂと接続されている。この外部出力端子１０は、樹脂コア１０ａ（コア）の外側にはんだ層１０ｂ（金属層）が形成された樹脂コアよりなる端子であり、バンプ３と略同様に衝撃緩衝能を有している。
基板２と第１パッケージ４との間の隙間および基板２と第２パッケージ６との間の隙間には、アンダーフィル材である第１の樹脂８が充填されている。そして、さらに、第２パッケージ６および金ワイヤ７は、第２の樹脂９により空隙なく覆われている。このように樹脂で覆うことにより、各構成部材を保護することができる。
なお、第１の樹脂８としては、例えば、エポキシ系樹脂、アクリル系樹脂、シリコーン系樹脂を用いることができ、第２の樹脂９としては、例えばモールド樹脂を用いることができる。
（半導体装置１の効果）
本実施形態の半導体装置１において、第１パッケージ４および金ワイヤ７等の内部の構成部材を保護するために、第１の樹脂８および第２の樹脂９で覆い、保護することが好ましい。
しかし、これらの樹脂の内部に空洞がある場合には、リフロー時に空気や水分の膨張により、その周辺の樹脂に応力が加わるため、クラックが発生し、バンプ３や金ワイヤ７等の電気的接合部の断線を引き起こす可能性がある。そのため、樹脂層の内部には空気層が残る空間を作らないように、充填性のよい樹脂を充填することが好ましい。
このような場合、接合部に注入できるようなアンダーフィル材は、一般的に線膨張係数が高く、接合部が金属のみであると、温度変化時にバンプとその周辺の樹脂の膨張率の差に起因した応力により接合部に亀裂が入り、また、電気的接合不良を発生することがある。
例えば、３００μｍはんだバンプ４９端子０．５ピッチのウエハレベルCSPを実装基板に実装した場合、−４０℃〜１２５℃の温度サイクル試験での平均寿命は１５００サイクル程度で、一般的なリペア可能な６０ppmの線膨張係数をもつ第１の樹脂８（アンダーフィル材）を充填した場合には、平均寿命は５００サイクル程度に低下する場合がある。これは、はんだの線膨張係数が２２ppmであり、第１の樹脂８の線膨張係数（６０ppm）との差が大きいためである。
これに対してバンプ３を用いた場合、実装信頼性は向上し、平均寿命は２５００サイクル以上となる。さらに、アンダーフィル材として第１の樹脂８を注入しても温度サイクル性の低下は少なく、２５００サイクルを超えても不良が発生することが少ない。これは、樹脂コア３ａの弾性率が４．８GPaと低く、線膨張係数が４０ppmであり、第１の樹脂８の線膨張係数（６０ppm）との差が小さく、また、バンプが低弾性であるため応力がバンプの接合部に集中せず全体的に分散する効果があるためである。
このように、バンプ３を用いた半導体装置１は、温度変化に伴う不良が発生する可能性が低く、実装信頼性が高い。
また、バンプ３を内部接続素子として用いてＩＣチップを複数含む積層型半導体装置を製造する場合にも、温度変化に対して耐性のある、実装信頼性の高い半導体装置を実現することができる。
ところで、積層型半導体装置の厚みに制約があり、積層されるＩＣチップの高さを低くする必要がある場合には、接合部の間隔が狭くなり、バンプのサイズも小さくなる。そのため、アンダーフィル材を空隙なく注入することは困難となる。しかし、本実施形態の半導体装置１においては、バンプ３は、はんだのみから形成されているものではなく、樹脂コア３ａを有しているため、一定の高さを確保でき、高さばらつきも少なく、アンダーフィル材である第１の樹脂８を空隙なく安定して充填できる。
また、一般的に注入しやすいアンダーフィル材は、確実な注入ができるが、線膨張係数が高く金属バンプとの線膨張係数の差が大きくなり、温度変化に対する耐性の確保が困難になる。一方、バンプ３の場合には、それに追随しやすく狭い隙間に注入できるアンダーフィル材を選択しても高い信頼性を確保でき、接合部の高さを低くすることができるため、薄型の積層体の実現が可能となる。また、このようなバンプ３を用いることにより、基板２と第１パッケージ４との間の高さを一定にすることができ、ワイヤボンド、第２パッケージ６のダイボンド等の後工程を安定的にできる。
さらに、パッケージの厚みに制約がある場合、第１パッケージ４のＩＣチップおよび第２パッケージ６のＩＣチップを研磨して薄膜化する必要がある。薄膜化されたＩＣチップと従来のバンプとを用いた場合には、温度変化による線膨張係数の差に起因する応力を受けチップが割れることがある。
一方、バンプ３の場合には、線膨張係数の差が小さく応力を低下できるため、ＩＣチップの厚みを薄くしても最大応力を軽減でき、チップが割れることが少ない。また、第２パッケージ６を積層するダイボンド工程や、その電気的接続のときのワイヤボンドによる衝撃が、バンプ３であればバンプ部に集中することなく応力の最大値が小さくなり、第１のチップに与える影響を抑制できるため、ＩＣチップ表面のクラックを防止できる。
また、はんだの弾性率が４１．６Gpaであるのに対して、樹脂コア３ａの弾性率が４．８Gpaであることから、はんだのみのバンプを用いるよりも、バンプ３を用いる方が、ＩＣチップの積層に伴う衝撃を緩衝しやすくなる。そのため、当該衝撃によりＩＣチップが破損する可能性を低減できる。
以上の効果により、半導体装置内のＩＣチップをより薄膜化でき、さらに第３、４のパッケージやＩＣチップを積層していくことも可能となる。
また、複数のパッケージおよびＩＣチップを積層する半導体装置においてはパッケージの厚みの制約があるため各構成部材の厚みにも制約があり、接合部の高さにも制約が生じる。例えば、パッケージの厚みを１００μｍ以下とすることが必要となることもある。
このような場合には、温度変化に対する接続部の耐性はさらに低くなり、金属のみのバンプでは、実用上の耐性を確保できないが、内部に樹脂コア３ａを有するバンプ３を用いることにより、温度変化が生じる工程における、接続部の実装信頼性を実用レベルにできる。また、裏面研磨により厚みを薄くしたウエハレベルＣＳＰを用い、ＩＣチップ自体の剛性を低下させることにより、温度変化に対する耐性を実用レベルにできる。
（変更例）
なお、本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても、本発明の技術的範囲に含まれる。
例えば、バンプ３は球体形状であってもよいし、半球体形状や、円筒形状であってもよい。
また、第１パッケージ４の上に第２パッケージ６のみならず、複数のパッケージを積層してもよい。
また、第１パッケージ４および第２パッケージ６に相当する半導体要素は、パッケージされたＩＣチップであってもよいし、パッケージされていないベアチップであってもよい。
また、外部出力端子１０は、はんだであってもよい。
また、本発明の半導体装置は、種々の電子機器、例えば、デジタルカメラ、液晶表示装置、パーソナルコンピュータなど、に搭載することができ、本発明の半導体装置を搭載した電子機器も本発明の技術範囲に含まれる。
また、本発明の半導体装置は、複数の電極パッドと接続端子バンプをもつＩＣチップを含む第１のパッケージがバンプを介して基板に実装されており、前記電極パッドに形成されている接続端子バンプは内部に低弾性な物質を持ちその外側に金属層を持つ樹脂コアバンプ構造であり、前記基板には他の基板と接続する外部出力端子を有するものである。
また、上記低弾性な物質としては耐熱性があり、ヤング率が１０GPa以下の樹脂である。
また、上記第１のパッケージがＩＣチップで、その電極パッド直上に樹脂コアバンプが形成されていることが好ましい。
第１のパッケージがＩＣチップに有機絶縁層と金属配線層からなる再配線層が形成されており、電極パッドが再配置されたウエハレベルCSPに樹脂コアバンプが形成されていることが好ましい。
また、前記第１のパッケージの上に１または、複数のパッケージが搭載され、基板または別のパッケージ、もしくは、これらのうち複数と電気的に接続されていることが好ましい。
また、第１のパッケージと基板の隙間には第１の樹脂が充填されていることが好ましい。
また、基板上のパッケージ、および、電気接続がすべて第２の樹脂により覆われていることが好ましい。
また、前記外部出力端子が内部に耐熱性かつ応力を緩和する機能を併せ持つ樹脂からなり、外部に金属層を持つ樹脂コアバンプからなることが好ましい。
上記の構成によれば、第１のパッケージは、小型のパッケージであるため、半導体装置の小型化を図ることができる。
また、第１のパッケージが含むＩＣチップには、有機絶縁層と金属配線層とからなる多層配線構造が形成されていることが好ましい。
上記の構成により、上記ＩＣチップが有する半導体素子どうしをつなぐ配線を張り巡らせることができ、当該ＩＣチップの機能を高めることができる。それゆえ、高機能の半導体装置を実現できる。
また、上記半導体装置は、裏面研磨により薄層化されているＩＣチップを含むことが好ましい。
上記の構成により、第１のパッケージの厚さを薄くすることができるため、半導体装置の小型化を図ることができる。
また、上記半導体装置には、ＩＣチップの表面と裏面とを貫通して電気的接続を行う貫通孔を有するＩＣチップが含まれていてもよい。
上記の構成によれば、上記貫通孔を通して端子を引き出すことができ、ＩＣチップの実装を簡単に行うことができる。
ＩＣチップを実装する工程において当該ＩＣチップおよびその実装構造が壊れにくい半導体装置を実現できるため、半導体装置を利用する種々の電子機器に適用できる。
一実施形態の半導体装置の構成を示す断面図である。 一実施形態の半導体装置が備えるバンプの構造を示す断面図である。 従来の半導体装置の一例を示す断面図である。 従来の半導体装置のさらに別の例を示す断面図である。
符号の説明
１ 半導体装置
２ 基板
３ バンプ
３ａ 樹脂コア（コア）
３ｂ 銅層（金属層）
３ｃ はんだ層（金属層）
４ 第１のパッケージ（第１のＩＣチップ）
６ 第２のパッケージ（ＩＣチップ）
８ 第１の樹脂（封止樹脂）
１０ 外部出力端子
１０ａ 樹脂コア（コア）
１０ｂ はんだ層（金属層）

Claims (5)

  1. 基板上にバンプを介して、第１のＩＣチップが実装され、当該第１のＩＣチップの上に１つ以上のＩＣチップが積層された半導体装置であって、
    上記バンプは、コアの外側表面に金属層が形成されているものであり、上記基板と上記第１のＩＣチップとを電気的に接続できるように配置されており、
    上記コアは、ヤング率が５００ＭＰａ以上１０ＧＰａ以下の材質からなるものであることを特徴とする半導体装置。
  2. 上記金属層は、複数の層からなり、
    上記複数の層の最外層は、はんだからなるものであることを特徴とする請求項１に記載の半導体装置。
  3. 上記基板は、他の基板と接続する外部出力端子を備えており、
    上記外部出力端子は、弾性を有する材質からなるコアを含むとともに、当該コアの外側に金属層を有することを特徴とする請求項１に記載の半導体装置。
  4. 上記基板と上記第１のＩＣチップとの間には、封止樹脂が充填されており、
    上記コアの線膨張係数と上記封止樹脂の線膨張係数との差が３０ｐｐＭ以内であることを特徴とする請求項１に記載の半導体装置。
  5. 上記コアと上記はんだとの線膨張係数の差は、３０ｐｐＭ以内であることを特徴とする請求項２に記載の半導体装置。
JP2005292859A 2005-10-05 2005-10-05 半導体装置 Pending JP2007103737A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005292859A JP2007103737A (ja) 2005-10-05 2005-10-05 半導体装置
US11/540,691 US20070075435A1 (en) 2005-10-05 2006-10-02 Semiconductor device
KR20060097205A KR20070038429A (ko) 2005-10-05 2006-10-02 반도체 장치
TW095137264A TW200721424A (en) 2005-10-05 2006-10-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005292859A JP2007103737A (ja) 2005-10-05 2005-10-05 半導体装置

Publications (1)

Publication Number Publication Date
JP2007103737A true JP2007103737A (ja) 2007-04-19

Family

ID=37907673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005292859A Pending JP2007103737A (ja) 2005-10-05 2005-10-05 半導体装置

Country Status (4)

Country Link
US (1) US20070075435A1 (ja)
JP (1) JP2007103737A (ja)
KR (1) KR20070038429A (ja)
TW (1) TW200721424A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010063154A (ja) * 2007-10-19 2010-03-18 Seiko Epson Corp 電子部品とその実装構造及び実装方法
JP2010081308A (ja) * 2008-09-26 2010-04-08 Seiko Epson Corp 電子部品の実装構造体、及び電子部品の製造方法
JP2011176884A (ja) * 2011-06-02 2011-09-08 Seiko Epson Corp 電子部品の実装構造体、及び電子部品の製造方法
US8102099B2 (en) 2007-10-19 2012-01-24 Seiko Epson Corporation Electronic component, mounting structure thereof, and method for mounting electronic component
JP2013110375A (ja) * 2011-11-17 2013-06-06 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びこれを含む半導体パッケージモジュール
KR20220036724A (ko) * 2020-09-16 2022-03-23 (주)파트론 패키지 모듈

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
JP2008166438A (ja) * 2006-12-27 2008-07-17 Spansion Llc 半導体装置およびその製造方法
JP2008211125A (ja) * 2007-02-28 2008-09-11 Spansion Llc 半導体装置およびその製造方法
TWI324819B (en) * 2007-03-09 2010-05-11 Advanced Semiconductor Eng Package substrate stripe, metal surface treatment method thereof and chip package structure
JP2009014152A (ja) * 2007-07-06 2009-01-22 Sony Corp 軸受ユニット、軸受ユニットを有するモータ及び電子機器
JP5205867B2 (ja) * 2007-08-27 2013-06-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5543071B2 (ja) * 2008-01-21 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置およびこれを有する半導体モジュール
KR100992344B1 (ko) * 2008-10-23 2010-11-04 삼성전기주식회사 반도체 멀티칩 패키지
JP5045688B2 (ja) * 2009-01-29 2012-10-10 日立金属株式会社 半導体装置
JP5154516B2 (ja) * 2009-05-22 2013-02-27 シャープ株式会社 太陽電池モジュール及び太陽電池モジュールの製造方法
TWI496271B (zh) 2010-12-30 2015-08-11 Ind Tech Res Inst 晶圓級模封接合結構及其製造方法
KR20120078817A (ko) * 2011-01-03 2012-07-11 삼성전자주식회사 플립 칩 패키지 및 그의 제조 방법
US9721912B2 (en) * 2011-11-02 2017-08-01 Maxim Integrated Products, Inc. Wafer-level chip-scale package device having bump assemblies configured to furnish shock absorber functionality
KR20130057314A (ko) * 2011-11-23 2013-05-31 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101835483B1 (ko) * 2011-12-09 2018-03-08 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
TWI467718B (zh) 2011-12-30 2015-01-01 Ind Tech Res Inst 凸塊結構以及電子封裝接點結構及其製造方法
US9502360B2 (en) * 2012-01-11 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Stress compensation layer for 3D packaging
KR20130090173A (ko) * 2012-02-03 2013-08-13 삼성전자주식회사 반도체 패키지
TWI469312B (zh) 2012-03-09 2015-01-11 Ind Tech Res Inst 晶片堆疊結構及其製作方法
TWI533769B (zh) * 2014-07-24 2016-05-11 矽品精密工業股份有限公司 封裝結構及其製法
JP2020150146A (ja) * 2019-03-14 2020-09-17 キオクシア株式会社 半導体装置
US11145614B2 (en) * 2019-10-18 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
JP2022014121A (ja) * 2020-07-06 2022-01-19 キオクシア株式会社 半導体装置およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0562981A (ja) * 1991-06-18 1993-03-12 Oki Electric Ind Co Ltd 半導体素子の突起電極形成方法とその接続方法
JPH09107002A (ja) * 1995-06-23 1997-04-22 Ind Technol Res Inst 接続構造及びその製造方法
JP2001298111A (ja) * 2000-04-12 2001-10-26 Sharp Corp 半導体装置、その実装構造およびその実装方法
JP2004221293A (ja) * 2003-01-15 2004-08-05 Sony Corp 半導体装置とその製造方法
JP2005011978A (ja) * 2003-06-19 2005-01-13 Matsushita Electric Ind Co Ltd 半導体装置
JP2005183461A (ja) * 2003-12-16 2005-07-07 Kyocera Corp 半導体装置の実装構造

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
US6610591B1 (en) * 2000-08-25 2003-08-26 Micron Technology, Inc. Methods of ball grid array
JP2002151532A (ja) * 2000-11-08 2002-05-24 Sharp Corp 電子部品、半導体装置の実装方法および半導体装置の実装構造
JP3770104B2 (ja) * 2001-05-10 2006-04-26 三菱電機株式会社 電子装置と接合部材
KR100659527B1 (ko) * 2003-10-22 2006-12-20 삼성전자주식회사 3차원 범프 하부 금속층을 갖는 플립 칩 본딩용 반도체칩과 그 실장 구조

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0562981A (ja) * 1991-06-18 1993-03-12 Oki Electric Ind Co Ltd 半導体素子の突起電極形成方法とその接続方法
JPH09107002A (ja) * 1995-06-23 1997-04-22 Ind Technol Res Inst 接続構造及びその製造方法
JP2001298111A (ja) * 2000-04-12 2001-10-26 Sharp Corp 半導体装置、その実装構造およびその実装方法
JP2004221293A (ja) * 2003-01-15 2004-08-05 Sony Corp 半導体装置とその製造方法
JP2005011978A (ja) * 2003-06-19 2005-01-13 Matsushita Electric Ind Co Ltd 半導体装置
JP2005183461A (ja) * 2003-12-16 2005-07-07 Kyocera Corp 半導体装置の実装構造

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010063154A (ja) * 2007-10-19 2010-03-18 Seiko Epson Corp 電子部品とその実装構造及び実装方法
US8102099B2 (en) 2007-10-19 2012-01-24 Seiko Epson Corporation Electronic component, mounting structure thereof, and method for mounting electronic component
US8274201B2 (en) 2007-10-19 2012-09-25 Seiko Epson Corporation Electronic component, mounting structure thereof, and method for mounting electronic component
JP2010081308A (ja) * 2008-09-26 2010-04-08 Seiko Epson Corp 電子部品の実装構造体、及び電子部品の製造方法
JP2011176884A (ja) * 2011-06-02 2011-09-08 Seiko Epson Corp 電子部品の実装構造体、及び電子部品の製造方法
JP2013110375A (ja) * 2011-11-17 2013-06-06 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びこれを含む半導体パッケージモジュール
KR20220036724A (ko) * 2020-09-16 2022-03-23 (주)파트론 패키지 모듈
KR102423619B1 (ko) * 2020-09-16 2022-07-22 (주)파트론 패키지 모듈

Also Published As

Publication number Publication date
TW200721424A (en) 2007-06-01
US20070075435A1 (en) 2007-04-05
KR20070038429A (ko) 2007-04-10

Similar Documents

Publication Publication Date Title
JP2007103737A (ja) 半導体装置
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
KR101151542B1 (ko) 반도체 장치
JP3914654B2 (ja) 半導体装置
KR100656587B1 (ko) 금속 포스트를 매개로 연결된 적층 기판을 이용한 적층패키지
JPH1117048A (ja) 半導体チップパッケージ
JP2007165420A (ja) 半導体装置
JP2008071953A (ja) 半導体装置
JP2000269371A (ja) 半導体装置および半導体実装構造体
JP2008153492A (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP2007281129A (ja) 積層型半導体装置
US20080042279A1 (en) Mounting structure of semiconductor device having flux and under fill resin layer and method of mounting semiconductor device
KR20080057156A (ko) 전자 부품 내장 기판 및 그 제조 방법
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
JP4509673B2 (ja) 電子部品及びその製造方法、並びに電子装置
KR101515777B1 (ko) 반도체 패키지 제조방법
JP4449608B2 (ja) 半導体装置
JP4052078B2 (ja) 半導体装置
JP2002026073A (ja) 半導体装置およびその製造方法
JP2004128364A (ja) 半導体パッケージおよび半導体パッケージの実装構造体
JP5434306B2 (ja) 半導体装置及び半導体装置の製造方法
KR20100020771A (ko) 반도체 패키지의 제조 방법
KR20080002491A (ko) 플립 칩 패키지
KR20080009450A (ko) 칩 스케일의 sip 모듈.
JP2001185642A (ja) 半導体実装用パッケージ基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090127