JP2000269371A - 半導体装置および半導体実装構造体 - Google Patents

半導体装置および半導体実装構造体

Info

Publication number
JP2000269371A
JP2000269371A JP11067839A JP6783999A JP2000269371A JP 2000269371 A JP2000269371 A JP 2000269371A JP 11067839 A JP11067839 A JP 11067839A JP 6783999 A JP6783999 A JP 6783999A JP 2000269371 A JP2000269371 A JP 2000269371A
Authority
JP
Japan
Prior art keywords
land
semiconductor device
pad
external terminal
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11067839A
Other languages
English (en)
Other versions
JP4024958B2 (ja
Inventor
Akihiro Yaguchi
昭弘 矢口
Hideo Miura
英生 三浦
Atsushi Kazama
敦 風間
Asao Nishimura
朝雄 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP06783999A priority Critical patent/JP4024958B2/ja
Priority to PCT/JP2000/001550 priority patent/WO2000055910A1/ja
Priority to KR10-2001-7003563A priority patent/KR100373693B1/ko
Priority to US09/787,526 priority patent/US6927489B1/en
Publication of JP2000269371A publication Critical patent/JP2000269371A/ja
Application granted granted Critical
Publication of JP4024958B2 publication Critical patent/JP4024958B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

(57)【要約】 【課題】半導体素子上に外部端子を有する小型の半導体
装置および小型の半導体装置を搭載した半導体実装構造
体において，半導体装置をプリント配線基板に実装した
状態で温度変化が加わった際に，外部端子に発生する断
線を防止する。 【解決手段】半導体装置の外部端子接合部であるランド
上に突起を形成し，突起の突出部と外部端子を接合す
る。また，ランドと半導体素子の間に樹脂材料からなる
保護膜の介在部を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は，半導体素子上に外
部端子を有する小型の半導体装置，特に種々の機能を有
する半導体素子を形成するウエハプロセスによって製造
する小型の半導体装置，および外部端子を有する半導体
装置をプリント配線基板に実装した半導体実装構造体に
関する。
【０００２】
【従来の技術】メモリやマイコン等の機能を有する半導
体素子を搭載した半導体装置には，半導体装置を搭載す
る機器の小型軽量化の要求を満たすため，小型化に対応
した半導体装置を高密度に実装可能な技術の開発が必要
になっている。
【０００３】従来，高密度実装技術としては半導体素子
をパッケージングすることなくプリント配線基板などに
実装するフリップチップ実装が用いられている。フリッ
プチップ実装は半導体素子のパッド上に外部端子を形成
し，半導体素子のパッドとプリント配線基板の接合パッ
ドを，この外部端子を介して電気的および機械的に接続
する技術である。
【０００４】しかし，フリップチップ実装では，半導体
素子のパッド上に外部端子を形成するため，外部端子の
配置と大きさは半導体素子のパッド配置と大きさとによ
って制限を受ける。半導体素子のパッドの大きさは最大
でも５０μｍ程度であり，この場合のパッド間隔は１０
０μｍ程度である。一般的に用いられている樹脂材料を
基材としたプリント配線基板では，接合パッドのサイズ
は最小でも２００μｍ程度であり，この場合のパッド間
隔は５００μｍ程度である。したがって，フリップチッ
プ実装技術では樹脂材料を基材としたプリント配線基板
に半導体素子を実装することが困難であり，セラミック
などの特殊な基板を使用する必要がある。
【０００５】上記したフリップチップ実装技術の問題を
解決するため，半導体素子をパッケージングした半導体
装置のサイズを，半導体素子のサイズに近づけようとす
る傾向が顕著になっている。これら半導体装置のパッケ
ージは一般にＣＳＰ（チップサイズパッケージまたはチ
ップスケールパッケージの略称）と呼ばれている。ＣＳ
Ｐの例として，特表平６−５０４４０８号公報および信
学技報「テープＢＧＡタイプＣＳＰの開発」，電子情報
通信学会，ＣＰＭ９６−１２１，ＩＣＤ９６−１６０
（１９９６年１２月）などに記載がある。
【０００６】これら従来技術による半導体装置のパッケ
ージでは，フィルム基材に導電性のリードが形成された
シート状部材が半導体素子表面に接着部材によって接着
され，外部端子が半導体素子の主表面の投影面内に設け
られており，パッケージサイズがほぼ半導体素子のサイ
ズと等しくなっている。
【０００７】
【発明が解決しようとする課題】上記外部端子が半導体
素子主表面の投影面内に配置されるＣＳＰの従来技術で
は，外部端子にはんだなどの金属バンプが用いられ，プ
リント配線基板に接続される。このような構造のＣＳＰ
で問題となるのは，はんだバンプの接続信頼性である。
【０００８】半導体素子（シリコン（Ｓｉ））の線膨張
係数は３×１０~6／℃程度であり，最も一般的に使用さ
れるガラスエポキシ樹脂系のプリント回路基板（ＦＲ−
４など）の線膨張係数は約１７×１０~6／℃である。こ
のように両者の線膨張係数が大きく異なるような場合，
半導体装置に温度変化が加えられると外部端子であるは
んだバンプに熱ひずみが発生する。
【０００９】なお，半導体装置に加わる温度変化は，半
導体装置自体の動作による発熱あるいは環境温度の変化
等によって発生する。バンプに発生したひずみは，バン
プと半導体装置のランドあるいはプリント配線基板の接
合パッドとの接合界面付近に集中し，温度変化を繰り返
し受けることによって，この部分にき裂を発生させる。
バンプの接合部に発生したき裂は次第に成長し，いずれ
はバンプの接合部に破壊が発生する。外部端子であるバ
ンプが破壊すると，外部端子を通じた半導体装置と外部
機器との電気的接続ができなくなるため，半導体装置の
信頼性を著しく低下させることになる。
【００１０】はんだバンプの疲労破壊に対して考慮さ
れ，信頼性が高いと考えられるＣＳＰ型の半導体装置
は，特表平６−５０４４０８号公報に記載された半導体
装置である。この半導体装置では，半導体素子の主表面
に柔軟材（例えばエラストマ樹脂：常温でゴム状弾性を
有する高分子物質）からなる低弾性の接着部材を介して
シート状部材を接着している。また，封止部材にも接着
部材と弾性係数が同程度の材料を使用している。このた
め，半導体素子とプリント配線基板の線膨張係数差が柔
軟なエラストマ樹脂である接着部材によって吸収され，
その結果はんだバンプに加わる熱ひずみが小さくなる。
【００１１】しかし，この半導体装置では柔軟材の形
成，リードによる内部配線の接合および封止部材による
封止のそれぞれの工程に特別の技術が必要である。した
がって，このパッケージを従来の半導体素子を形成する
ウエハプロセスを利用して製造する場合には，新たな製
造設備を準備することが必要となり，これに伴う工程数
増加と併せて製造コストの増加が問題となる。
【００１２】また，この従来の半導体装置は，リードの
周囲も柔軟な封止部材で覆われているため，柔軟な接着
部材の熱変形によってリードに多大な変形が作用し，リ
ードに断線が発生する可能性がある。
【００１３】はんだバンプの信頼性向上と製造コストの
抑制を満足し，ウエハ製造プロセスで半導体装置を製造
するＣＳＰ型半導体装置の例が日経マイクロデバイス１
９９８年４月号「チップサイズ実装の本命候補ＣＳＰを
安く作る方法が登場」（１６４ページ〜１６７ページ）
に提案されている。
【００１４】この従来の半導体装置は，半導体素子上に
再配線を形成し，再配線に金属製のビアポストと呼ばれ
る柱状物を形成し，ビアポスト周囲を樹脂で封止してい
る。はんだバンプはバリヤーメタル層を介して封止樹脂
から露出しているビヤポストの上面に接合されている。
この半導体装置では，剛性の大きなビアポストによって
半導体装置側接合部近傍のはんだバンプの変形が抑制さ
れ，この部分に発生するひずみを低減する効果が得られ
る。しかし，半導体装置側接合部のひずみが低減した
分，半導体素子とプリント配線基板の線膨張係数差で発
生するひずみは，プリント配線基板側の接合部で増加す
ることになり，半導体装置全体として信頼性の向上を図
ることが困難となっている。
【００１５】フリップチップ実装技術でも，上記ＣＳＰ
と同様に外部端子となるはんだバンプの接続信頼性が問
題となる。フリップチップ実装では，はんだバンプの接
続信頼性を向上するため，半導体素子とプリント配線基
板の間に樹脂を充てんするアンダーフィルと呼ばれる方
法が用いられる。
【００１６】しかし，アンダーフィルでは，樹脂の充て
んと硬化に時間を要するため，この工程における製造時
間が増大する問題がある。また，外部端子であるはんだ
バンプ周囲が樹脂で覆われるため，樹脂充てん後の半導
体素子の交換ができなくなる問題があった。
【００１７】アンダーフィル以外のフリップチップ実装
技術によるはんだ接続部信頼性の向上策として，半導体
素子のパッド上に金属薄膜を介して設けた第１金属層と
第２金属層とによって外部端子となるバンプ電極を形成
し，プリント配線基板の接合パッドに接合する技術が，
特開平７−２１１７２２号公報に記載されている。
【００１８】本従来技術では，パッド上に突出した第１
金属層によって，バンプ電極高さを高くし，バンプ電極
に発生する熱ひずみを低減することができる。しかし，
半導体素子をフリップチップ実装技術によって樹脂材料
を基材とするプリント配線基板に実装すると，上記した
半導体素子側とプリント配線基板側接続部分の大きさの
違いによって，接続部分のサイズが小さい半導体素子側
の接続部に熱ひずみが集中するようになり，十分な熱ひ
ずみの低減効果を得ることができない。
【００１９】また，外部端子となるバンプ電極の配置
は，半導体素子のパッド配置に依存するため，プリント
配線基板の配線設計を自由に行うことができず，プリン
ト配線基板の共通化を阻害する要因となる。
【００２０】本発明は，上記課題を克服し，特に外部端
子の破断を防止・抑制し，信頼性の高い半導体装置およ
び半導体実装構造体を提供することを目的とする。
【００２１】
【課題を解決するための手段】上記した課題は，半導体
素子と，パッシベーション膜と，半導体素子のパッドに
接続する導電性配線と，導電性配線に連なるランドと，
絶縁性の保護膜と，外部端子とを備えた半導体装置にお
いて，以下の構成を採用することによって解決すること
ができる。
【００２２】（１）外部端子を接合するランドに突起を
形成し，この突起と，はんだ材料などから形成する外部
端子を接合し，前記パッシベーション膜と前記ランドの
間に前記保護膜を介在させる。突起と外部端子の接合
は，外部端子の内部に突起が突出するように接合するの
が望ましい。通常ランドの平面方向の形状は円形をして
おり，この場合ランドに形成される突起も円柱状に形成
される。円柱状の突起と外部端子との接合を，外部端子
の内部に突起が突出するように接合すると，突起と外部
端子との接合面は少なくとも２面以上となる。
【００２３】半導体装置のランドは銅（Ｃｕ）などの金
属材料によって形成されており，この材料は外部端子用
の材料として用いられるはんだや半導体素子表面を覆う
保護膜より大きな剛性を有している。上記のように突起
と外部端子とが接合されていると，半導体装置をプリン
ト配線基板に実装した状態で温度変化が加わった場合，
半導体装置側の接合部近傍における外部端子の変形が突
起によって拘束されるようになる。これによって，半導
体装置側接合部近傍の外部端子に発生する熱ひずみを小
さくすることができる。
【００２４】さらに，ランドと半導体素子表面のパッシ
ベーション膜との間に保護膜を介在させる。保護膜はポ
リイミド樹脂，ポリエーテルイミド樹脂，アクリル変成
エポキシ樹脂，シリコーン樹脂などの樹脂材料から形成
されており，通常ランド形成材料や外部端子の形成材料
より弾性係数が小さくなっている。弾性係数の小さな保
護膜が外部端子を接合するランドと半導体素子表面のパ
ッシベーション膜との間に介在していると，半導体装置
とプリント配線基板の線膨張係数差によって外部端子に
発生する変形を，保護膜の変形によって緩和することが
できる。これによって，半導体装置側およびプリント配
線基板側両方の接合部に発生するひずみを低減すること
ができる。
【００２５】（２）また，半導体素子と，パッシベーシ
ョン膜と，半導体素子のパッドに接続する第１導電性配
線と，前記第１導電性配線に接続する第２導電性配線
と，前記第２導電性配線に連なるランドと，絶縁性の保
護膜と，前記ランドに接合される外部端子とによって半
導体装置を構成する。また，前記保護膜を前記第１導電
性配線と前記第２導電性配線に接する第１の保護膜と，
前記外部端子形成面側に露出面を有する第２の保護膜と
から構成する。また，好ましくは，前記ランドの直下部
は前記第１の保護膜が介在するような構成とする。ま
た，好ましくは，前記ランドに突起を形成し，前記外部
端子と突起を接合する。さらに，好ましくは，上記構成
の半導体装置において，前記第１導電性配線と前記第２
導電性配線を前記ランドの直下を除く部分で接続する。
【００２６】上記のような構成によって，第１導電性配
線と第２導電性配線は半導体装置の厚さ方向に層状に配
置され，第２導電性配線に連なるランドと半導体素子と
の間に保護膜を介在させることができる。ランド形成材
料より弾性係数の小さな保護膜が外部端子を接合するラ
ンドと半導体素子との間に介在していると，半導体装置
とプリント配線基板の線膨張係数差によって外部端子に
発生する変形を，保護膜の変形によって緩和することが
できる。これによって，半導体装置側およびプリント配
線基板側両方の接合部に発生するひずみを低減すること
ができる。
【００２７】また，上記のようにランドに形成した突起
と外部端子とが接合されていると，半導体装置をプリン
ト配線基板に実装した状態で温度変化が加わった場合，
半導体装置側の接合部近傍における外部端子の変形が突
起によって拘束されるようになる。これによって，半導
体装置側接合部近傍の外部端子に発生する熱ひずみを小
さくすることができる。
【００２８】また，導電性配線は保護膜より剛性の大き
な銅（Ｃｕ）などの金属材料で形成されるため，第１導
電性配線と第２導電性配線の接続部がランドの投影面内
にあると，保護膜によるひずみ緩和効果が損なわれるこ
とになる。したがって，第１導電性配線と第２導電性配
線の接続はランドの投影面外の部分で行うことが望まし
い。
【００２９】また，好ましくは，第２の保護膜は第１の
保護膜より弾性係数の大きな材料で形成する。半導体装
置が温度変化を受けると，保護膜の熱収縮と膨張とによ
って導電性配線，特に第２導電性配線が変形し，第２導
電性配線に断線が発生する可能性がある。上記したよう
に前記外部端子形成面側に露出面を有し，第２導電性配
線を覆う第２の保護膜の弾性係数を大きくすると，第２
導電性配線の変形を拘束することができ，これによって
第２導電性配線の変形量を低減できるので，断線の発生
を防止することができる。
【００３０】（３）また，半導体素子と，パッシベーシ
ョン膜と，半導体素子のパッドに接続する導電性配線
と，導電性配線に連なるランドと，前記ランド上に形成
した突起と，前記突起に接合された外部端子と，前記半
導体素子と前記ランドとの間にあって前記ランドに接す
る第１の保護膜と前記外部端子形成面側に露出面を有す
る第２の保護膜とによって半導体装置を構成する。
【００３１】上記のように突起と外部端子とが接合され
ていると，半導体装置をプリント配線基板に実装した状
態で温度変化が加わった場合，半導体装置側の接合部近
傍における外部端子の変形が突起によって拘束されるよ
うになる。これによって，半導体装置側接合部近傍の外
部端子に発生する熱ひずみを小さくすることができる。
【００３２】さらに，上記したように前記ランドに接す
るように第１の保護膜を設ける。第１の保護膜はポリイ
ミドなどの樹脂材料から形成されており，通常ランド形
成材料や外部端子の材料より弾性係数が小さくなってい
る。弾性係数の小さな第１の保護膜が外部端子を接合す
るランドに接するように設けられていると，半導体装置
とプリント配線基板の線膨張係数差によって外部端子に
発生する変形を，第１の保護膜の変形によって緩和する
ことができる。これによって，半導体装置側およびプリ
ント配線基板側両方の接合部に発生するひずみを低減す
ることができる。第２の保護膜は外部端子形成面に露出
し，導電性配線とランドの外部端子形成面側に接するよ
うに形成し，導電性配線及びランドとを保護する。
【００３３】また，好ましくは，第２の保護膜は第１の
保護膜より弾性係数の大きな材料で形成する。半導体装
置が温度変化を受けると，保護膜の熱収縮と膨張とによ
って導電性配線が変形し，導電性配線に断線が発生する
可能性がある。上記したように第２の保護膜の弾性係数
を大きくすると導電性配線を拘束することができ，これ
によって導電性配線の変形量を低減できるので，断線の
発生を防止することができる。
【００３４】（４）好ましくは，上記した半導体装置お
いて，前記突起は前記ランドの投影面内にあり，ランド
の端部を突起の端部より外側に配置する。上記したよう
に温度変化によって外部端子に発生する熱ひずみは，剛
性の大きな突起による外部端子の変形拘束によって低減
するが，半導体装置とプリント配線基板の線膨張係数差
によって生じる変形は突起自体に作用するようになる。
突起の変形は突起が形成されているランドと保護膜の界
面に応力を発生させ，特にランドの端部に応力が集中
し，この部分部から保護膜の割れが発生することがあ
る。この保護膜の割れを防止するため，ランド端部が突
起端部より外側になるように配置する。これによって，
ランドと保護膜の接触面積が増加し，両者の界面に発生
する応力を広い面積で分担するため，ランド端部に集中
する応力を緩和できるようになる。
【００３５】（５）また，好ましくは，上記した半導体
装置の突起と外部端子との接合を，突起表面に設けられ
た金属薄膜を介して接合するようにする。外部端子に
は，はんだ材料（例えばＰｂ４０−Ｓｎ６０共晶はん
だ）が用いられる。外部端子は，はんだを溶融させるこ
とによって銅（Ｃｕ）などの金属材料で形成された突起
に接合される。この際，突起の接合部分に金（Ａｕ），
ニッケル（Ｎｉ）などの金属薄膜を形成すると，接合信
頼性の向上を図ることができる。
【００３６】（６）上記した半導体装置を，外部端子を
介してプリント配線基板に実装した半導体実装構造体に
おいて，プリント配線基板の接合パッドと外部端子との
外部端子配列方向の接合面積を，前記突起と外部端子と
の外部端子配列方向の接合面積より大きくなるように半
導体実装構造体を構成する。
【００３７】（７）また，上記した半導体装置を，外部
端子を介してプリント配線基板に実装した半導体実装構
造体において，プリント配線基板の接合パッドと外部端
子との接合部周囲を樹脂で覆って半導体実装構造体を構
成する。
【００３８】上記した半導体装置では，ランドに形成し
た突起の一部を外部端子内部に突出させ，この突出した
部分で突起と外部端子を接合する。これによって，半導
体装置側接合部近傍の外部端子に発生する熱ひずみの低
減を図ることができる。また，外部端子を接合するラン
ドとパッシベーション膜との間に弾性係数の小さな第１
の保護膜を介在させることによって，半導体装置側およ
びプリント配線基板側両方の接合部に発生するひずみを
低減することができる。しかし，半導体装置側およびプ
リント配線基板側の各接合部に発生するひずみを比較し
た場合，半導体装置に形成されている低弾性の第１の保
護膜に隣接し，さらに上記突起が形成されている半導体
装置側よりプリント配線基板側の接合部に発生するひず
みが相対的に大きくなる傾向がある。そのため，上記し
た半導体装置をプリント配線基板に実装した半導体実装
構造体においては，さらに信頼性を向上するために，プ
リント配線基板側の接合部に発生するひずみを低減する
必要がある。本願では，プリント配線基板の接合パッド
と外部端子との外部端子配列方向の接合面積を，前記突
起と外部端子との外部端子配列方向の接合面積より大き
くなるように構成する。外部端子の接合部分に発生する
ひずみは，接合部分の面積が大きくなるとともに減少す
る。これは接合面積を拡大するために半導体装置のラン
ド，あるいはプリント配線基板の接合パッドのサイズを
大きくすると，接合部分の剛性が増大することになり，
はんだの変形量が減少するためである。上記したよう
に，プリント配線基板側の接合面積を半導体装置側より
大きくすると，プリント配線基板側の接合部に発生する
ひずみを低減し，パッケージ側接合部のひずみとの差異
を小さくすることができる。これによって半導体実装構
造体の信頼性を全体として向上することが可能になる。
【００３９】また，プリント配線基板の接合パッドと外
部端子との接合部周囲を樹脂で覆うようにする。上記接
合部分に発生するひずみは，外部端子と樹脂との界面に
も分散するようになり，外部端子と接合パッドの接合部
分に発生するひずみが低減する。これによってパッケー
ジ側接合部とプリント配線側接合部に発生するひずみの
差異を小さくでき，半導体実装構造体の信頼性を全体と
して向上することができる。
【００４０】
【発明の実施の形態】以下，本発明の実施形態を図面に
示した実施例に基づき詳細に説明する。図１は本発明に
よる半導体装置の第１の実施例を示す断面図である。ま
た，図２は図１に示した半導体装置の保護膜の一部を取
り除いた状態での平面図である。なお，図１の断面図
は，図２に示すＡ−Ａ断面位置における断面を示してい
る。
【００４１】図１および図２に示すように，第１の実施
例である半導体装置は，半導体素子１と，半導体装置表
面１ａ上のパッド２表面が露出するように形成されてい
るパッシベーション膜３と，パッド２に接続する導電性
配線４と，導電性配線４に連なるランド５と，保護膜７
と，ランド５に設けられた突起６と，外部端子８とを備
えている。
【００４２】パッド２は半導体素子表面１ａの中央部分
に縦列に配置されており，パッド２に接続される導電性
配線４は半導体素子表面１ａ上で突起６が形成されてい
るランド５まで引き延ばされている。保護膜７は，半導
体素子表面１ａ上においてパッシベーション膜３と導電
性配線４とランド５および突起６の一部を覆うととも
に，ランド５とパッシベーション膜３の間にも設けられ
ており，保護膜の介在部７ａを形成している。突起６の
一部は保護膜７より突出しており，この突出部分６ａと
外部端子８とが接合されている。半導体素子１のパッド
２と外部端子８は，導電性配線４，ランド５，突起６を
経由して電気的に接続されている。
【００４３】導電性配線４には，銅（Ｃｕ）あるいはア
ルミ（Ａｌ），金（Ａｕ），銀（Ａｇ）などの材料が単
独もしくは複数の材料を用いた合金の状態で用いられ
る。また，表面にニッケル（Ｎｉ），クロム（Ｃｒ）な
どのメッキを施す場合もある。導電性配線４に連なるラ
ンド５も上記導電性配線と同じ材料で形成する。
【００４４】外部端子８には，はんだ材料（例えばＰｂ
−Ｓｎ系共晶はんだ，Ｓｎ−Ａｇ−Ｃｕ系はんだ）など
を使用し，球状のはんだ材もしくはペースト状のはんだ
材を突起の突出部６ａ上に載置した後，はんだを溶融さ
せてランド５と接合させる。
【００４５】保護膜７には液状あるいはフィルム状のポ
リイミド樹脂，ポリエーテルイミド樹脂，アクリル変成
エポキシ樹脂，ゴムを配合したエポキシ樹脂，シリコー
ン樹脂などが用いられる。導電性配線４およびランド５
に用いる材料の弾性係数は，例えば銅（Ｃｕ）の場合は
１１０ＧＰａ程度である。保護膜７に用いることができ
る例えばポリイミド樹脂の室温における弾性係数は１〜
９ＧＰａ程度であり，保護膜７を形成する材料の弾性係
数は，ランド５を形成する材料より小さくなっている。
なお，保護膜７の弾性係数は，材料の選択によってさら
に小さくすることが可能である。
【００４６】以上のように，第１の実施例における半導
体装置によれば，ランド５に形成した突起６の突出部６
ａに外部端子８が接合されていると，半導体装置をプリ
ント配線基板に実装した状態で温度変化が加わった場
合，半導体装置側の突起６と外部端子８の接合部近傍に
おける外部端子８の変形が突起６によって拘束され，変
形量を小さくすることができる。これによって，半導体
装置側接合部近傍の外部端子８に発生する熱ひずみを小
さくすることができる。
【００４７】また，ランド５と半導体素子表面１ａ上の
パッシベーション膜３との間に保護膜７の介在部７ａを
設けることによって，半導体装置とプリント配線基板の
線膨張係数差によって外部端子８に発生する変形を，ラ
ンド５の構成材料より低弾性である保護膜の介在部７ａ
の変形によって緩和することができ，半導体装置側およ
びプリント配線基板側両方の接合部に発生するひずみを
低減することができる。
【００４８】これらによって，半導体装置をプリント配
線基板に実装した状態で温度変化が加わった場合の，外
部端子接合部で発生する断線不良を防止することが可能
となり，信頼性の高い半導体装置および半導体実装構造
体を実現することができる。
【００４９】さらに，第１の実施例における半導体装置
によれば，半導体素子表面1ａに導電性配線４を形成
し，パッド２とは離れた個所に設けたランド５上の突起
６と外部端子８を接続するため，外部端子８の接合部分
からパッド２までの距離を長くすることができる。これ
によって，外部端子８の接合部分より半導体装置内部に
水分が浸入しても，パッド２まで水分が浸入するのを防
止することができ，パッド２の腐食による電気的導通不
良の発生を抑止することが可能となる。
【００５０】また，外部端子８を接合するランド５をパ
ッド２上から離れた個所に形成することによって，ラン
ド５のサイズをパッド２より大きくすることができ，外
部端子８とランド５あるいは本実施例に示した突起６と
の接合面積を大きくすることが可能となる。接合面積が
大きくなると半導体装置とプリント配線基板の線膨張係
数差によって外部端子接合部に発生するひずみを広い面
積で負担するようになるため，き裂発生の起点となる接
合部端部のひずみを低減できる効果も得られる。
【００５１】ランド５上に形成した突起６の突出部６ａ
と外部端子８との接合は，外部端子８の材料として用い
られるはんだ材料を溶融させて行う。この際突起６と外
部端子８との接合性を向上させるため，突起６の接合箇
所である突出部６ａに金属薄膜をメッキなどにより形成
しても良い。金属薄膜には金（Ａｕ），ニッケル（Ｎ
ｉ）などの材料を用いる。
【００５２】図２は図１に示した第１の実施例における
半導体装置の製造方法を説明するための断面図である。
パッド２と，パッド２の一部を露出させて半導体素子表
面１ａを覆うパッシベーション膜３が形成された半導体
素子１の表面１ａ（ａ）に，ポリイミド樹脂などの保護
膜７をポッティング法，印刷法，あるいはフィルム状材
料の貼付けなどによって形成する（ｂ）。導電性配線３
をパッド２から保護膜７の表面上まで形成し，これと同
時に保護膜７の表面上にランド５を設ける（ｃ）。導電
性配線３およびランド５はメッキ法あるいはスパッタ法
によって形成する。半導体素子表面１ａ上に設けられた
保護膜７はランド５と半導体素子表面１ａの間であっ
て，保護膜の介在部７ａとなる。さらに半導体素子１ａ
表面上の導電性配線４とランド５とを覆うように保護膜
７を形成し（ｄ），ランド５の表面が露出するように保
護膜７に表面７ｂから開口部１３を形成する（ｅ）開口
部１３の形成には，開口部１３の非形成領域をマスクで
覆い，エッチング法によって開口部１３を形成した後に
マスクを除去する方法あるいはレーザーによる孔形成法
などを用いる。開口部１３に銅（Ｃｕ）などの金属材料
をスパッタ法あるいはメッキ法によって充てんし，ラン
ド５上に突起６を形成する（ｆ）。保護膜７を表面７ｂ
からエッチングなどによって削り取り，突起６の一部を
保護膜７の表面７ａから突出させ突出部６ａを形成し
（ｇ），突起６の突出部６ａとはんだ材料からなる外部
端子８を接合し（ｈ），所定のサイズに切断して，第１
の実施例に示した半導体装置を得る。上記図２に示した
半導体装置の製造方法は，ウエハ状態で半導体素子を製
造するのと同様の製造方法である。
【００５３】なお，保護膜７には半導体素子のサイズや
外部端子の端子配置と端子数に応じて選択した弾性係数
を有する上記材料などを使用するが，保護膜の介在部７
ａの変形によって接合部に発生するひずみの緩和効果を
高めるためには，弾性係数の小さな材料，好ましくは
０．５ＧＰａ〜３ＧＰａの範囲内にある材料を用いる。
さらにこれらは低温（−５０℃程度）において上記弾性
係数の値を有していることが望ましい。さらに，ひずみ
低減効果を得るためには，図１（ａ）に示す介在部７ａ
の厚さａをある程度確保することが必要である。ランド
５とパッシベーション膜の間に介在する保護膜の介在部
７ａの厚さは，保護膜７に用いる材料の弾性係数によっ
て変えることが望ましく，保護膜７の弾性係数が大きく
なるとともに，介在部７ａは厚く形成する必要がある。
例えば上記したポリイミド樹脂を保護膜７として使用す
る場合は，ポリイミド樹脂の中から弾性係数が１ＧＰａ
〜３ＧＰａ程度である材料を選択して使用するのが望ま
しく，この場合の介在部７ａの厚さは２０μｍ以上にす
ることが望ましい。また，保護膜７の構成は単一の材料
から構成されていても良いし，複数の材料の層状構成で
あっても良い。この場合でも，保護膜全体としての弾性
係数の値は上記範囲（０．５ＧＰａ〜３ＧＰａ）にある
ことが望ましい。
【００５４】図３は，図１に示した第１の実施例におけ
る半導体装置を，プリント配線基板に実装した本発明に
よる半導体実装構造体の第１の実施例を示す断面図であ
る。図３に示した半導体装置１２は，外部端子８が設け
られた平面側をプリント配線基板９と対向させ，プリン
ト配線基板９の表面に設けられている接合パッド１０と
外部端子８を接合することによってプリント配線基板と
機械的および電気的で接続される。なお，プリント配線
基板９表面の接合パッド１０が形成されていない部分に
は，プリント配線基板９の図示されていない内部配線を
保護するためのレジスト膜１１が形成されている。プリ
ント配線基板９には，エポキシ樹脂を基材としてガラス
布を配合したガラス／エポキシ基板（例えばＦＲ−４）
が代表的であるが，エポキシ樹脂の代わりにＢＴ樹脂，
アラミド樹脂などを用いた基板も使用される。
【００５５】図３に示すランド５上に設けた突起６の外
部端子８と接合する突出部６ａの高さをｂ，プリント配
線基板９の接合パッド１０が外部端子８と接合する高さ
をｃとした場合，第１の実施例における半導体装置では
ｂ≧ｃとするのが望ましい。上記した第１の実施例にお
ける半導体装置のように，ランド５上に設けた突起６の
一部を外部端子８内部に突出させて接合すると，この部
分に発生するひずみを低減することができる。同様に，
プリント配線基板９側の接合部でも接合パッド１０が外
部端子８内部に突出した状態で接合することによって，
接合部に発生するひずみを低減することが可能となる。
【００５６】図１に示したようなランド５上の突起６お
よび保護膜の介在部７ａを形成していない半導体装置を
プリント配線基板に実装すると，プリント配線基板の線
膨張係数が外部端子８に用いられるはんだ材料の線膨張
係数に近いことと，プリント配線基板は半導体素子１が
大部分を占める半導体装置より低弾性であることから，
プリント配線基板側の外部端子接合部に発生するひずみ
が半導体装置側に発生するひずみより小さくなる。上記
した第１の実施例における半導体装置では，ランド５に
形成した突起６と外部端子８を接合することによって，
接合部分の剛性を大きくし，半導体装置側の接合部に発
生するひずみを低減する。これとともに，半導体装置
側，プリント配線基板側の両接合部に発生するひずみの
差異を小さくすることができる。しかし，プリント配線
側接合部において，接合パッド１０が外部端子８内部へ
の突出して接合する高さｃを大きくすると，プリント配
線基板側接合部のひずみは低減するが，相対的に半導体
装置側接合部のひずみが増加することになる。したがっ
て，突出部６ａの高さｂを，プリント配線基板９の接合
パッド１０が外部端子８と接合する高さをｃと同等，あ
るいは大きくした場合に，両接合部に発生するひずみの
差異を小さくすることができ，全体として信頼性の向上
を図ることが可能となる。
【００５７】また，本発明による半導体実装構造体の第
１の実施例では，プリント配線基板９の接合パッド１０
と外部端子８の平面方向，すなわち外部端子配列方向の
接合面積を，半導体装置１２のランド５上に設けた突起
６の外部端子８と接合する突出部６ａの接合面積より大
きくするのが望ましい。本実施例では，突起６および接
合パッド１０の平面形状を円形としており，プリント配
線基板側の接合面積を半導体装置側より大きくするた
め，突起６の突出部６ａの直径をｄ，プリント配線基板
９の接合パッドの直径をｅとすると，ｅ>ｄとなるよう
にする。
【００５８】プリント配線基板側の接合面積を半導体装
置側より大きくすることによって，接合パッド１０の剛
性が増加し，プリント配線基板側の外部端子接合部に発
生するひずみを低減することができる。そして，プリン
ト配線基板側の外部端子接合部に発生するひずみと，突
起６の突出部６ａとの接合によって低減した半導体装置
側の外部端子接合部に発生するひずみとの差異を小さく
することができる。これによって，温度変化が加わった
場合の，半導体装置側，プリント配線基板側両方の外部
端子接合部で発生する断線不良を防止することが可能と
なり，全体として信頼性の高い半導体実装構造体を実現
することができる。
【００５９】図４は，図１に示した半導体装置をプリン
ト配線基板に実装した半導体実装構造体の他の様態を示
す断面図である。図４に示す本半導体実装構造体では，
プリント配線基板９の半導体装置実装面９ａに，少なく
とも外部端子８と接合パッド１０の接合部分周囲を覆う
ように補強樹脂１４を設けている。
【００６０】補強樹脂１４には，エポキシ樹脂あるいは
エポキシ樹脂にシリカ粒子を充てんした材料などが用い
られる。補強樹脂１４の形成は，半導体装置２０をプリ
ント配線基板９に実装した後，液状の樹脂をプリント配
線基板表面９ａに流し込み，加熱，硬化させることによ
って行う。
【００６１】以上のように，プリント配線基板９の接合
パッド１０と外部端子８の接合部分を補強樹脂１４で覆
うことにより，プリント配線基板側の外部端子接合部に
発生するひずみを補強樹脂１４で緩和することができ，
発生するひずみが減少する。プリント配線基板側の外部
端子接合部のひずみが減少すると，突起６の突出部６ａ
と外部端子８の接合，および保護膜の介在部７ａの形成
とによって減少した半導体装置側の外部端子接合部に発
生するひずみとの差異がなくなり，半導体装置全体とし
て外部端子接合部に発生するひずみを小さくすることが
可能になる。これによって，半導体装置をプリント配線
基板に実装した状態で温度変化が加わった場合の，外部
端子接合部で発生する断線不良を防止することが可能と
なり，信頼性の高い半導体装置および半導体実装構造体
を実現することができる。
【００６２】図５は本発明による半導体装置の第２の実
施例を示す断面図である。図５に示す本発明の第２の実
施例である半導体装置の基本的な構成は，図１に示した
第１の実施例と同じであるが，第１の実施例と異なる点
は，突起６の保護膜７で囲まれた部分６ｂが，外部端子
８との接合部である突出部６ａより細くなっていおり，
これによって，突起６の突出部６ａの投影面内には，保
護膜７の介在部７ｃを形成したことである。
【００６３】第２の実施例における半導体装置によれ
ば，突出部６ａの投影面内に保護膜７の介在部７ｃを設
けることによって，半導体装置とプリント配線基板の線
膨張係数差によって外部端子８に発生する変形を，ラン
ド５の構成材料より低弾性である保護膜７の介在部７ｃ
の変形によって緩和することができ，半導体装置側およ
びプリント配線基板側両方の接合部に発生するひずみを
低減することができる。これによって，半導体装置をプ
リント配線基板に実装した状態で温度変化が加わった場
合の，外部端子接合部で発生する断線不良を防止するこ
とが可能となり，信頼性の高い半導体装置および半導体
実装構造体を実現することができる。
【００６４】ランド５上に形成した突起６の突出部６ａ
と外部端子８との接合は，外部端子８の材料として用い
られるはんだ材料を溶融させて行う。この際突起６と外
部端子８との接合性を向上させるため，突起６の接合箇
所である突出部６ａに金属薄膜をメッキなどにより形成
しても良い。金属薄膜には金（Ａｕ），ニッケル（Ｎ
ｉ）などの材料を用いる。
【００６５】図６は図５示した第２の実施例における半
導体装置の製造方法を説明するための断面図である。パ
ッド２と，パッド２の一部を露出させて半導体素子表面
１ａを覆うパッシベーション膜３が形成された半導体素
子１の表面１ａに（ａ），導電性配線４をパッド２から
保護膜７の表面上までメッキ法あるいはスパッタ法によ
って形成し，これと同時に保護膜７の表面上にランド５
を設ける（ｂ）。導電性配線４とランド５とパッシベー
ション膜３を覆うように，保護膜７をポッティング法，
印刷法あるいは張り付け法によって形成する（ｃ）。さ
らに，ランド５の表面が露出するように保護膜７に表面
７ｂから開口部１３をレーザーあるいはエッチング等に
よって形成する（ｄ）。開口部１３および保護膜７の表
面７ｂに銅（Ｃｕ）などの金属材料１８をスパッタ法あ
るいはメッキ法によって形成する（ｅ）開口部１３内部
の金属材料は，突起６となる。保護膜７の表面７ｂにレ
ジスト膜１６を形成し（ｆ），不要な金属材料１８をエ
ッチング等により除去し，突起６の突出部６ａを形成す
る（ｇ）。突出部６ａは保護膜７に覆われた突起６ｂ部
分より平面方向のサイズが大きくなるように形成されて
おり，突出部６ａと半導体素子表面１ａの間に保護膜の
介在部７ｃが形成される。突起６の突出部６ａと外部端
子８を接合し（ｈ），所定のサイズに切断して，第２の
実施例に示した半導体装置を得る。上記図６に示した半
導体装置の製造方法は，ウエハ状態で半導体素子を製造
するのと同様の製造方法である。
【００６６】図５に示した第２の実施例による半導体装
置を実装した半導体実装構造体においては，図３と同じ
ように，プリント配線基板９の接合パッド１０と外部端
子８の平面方向の接合面積を，半導体装置１２のランド
５上に設けた突起６の外部端子８と接合する突出部６ａ
の接合面積より大きくする。本実施例では，突起６およ
び接合パッド１０の平面形状を円形としており，プリン
ト配線基板側の接合面積を半導体装置側より大きくする
ため，突起６の突出部６ａの直径をｄ，プリント配線基
板９の接合パッドの直径をｅとすると，ｅ>ｄとなるよ
うにする。
【００６７】このような構成によって，接合パッド１０
の剛性が増加し，プリント配線基板側の外部端子接合部
に発生するひずみを低減することができる。そして，プ
リント配線基板側の外部端子接合部に発生するひずみ
と，突起６の突出部６ａとの接合によって低減した半導
体装置側の外部端子接合部に発生するひずみとの差異を
小さくすることができる。これによって，温度変化が加
わった場合の，半導体装置側，プリント配線基板側両方
の外部端子接合部で発生する断線不良を防止することが
可能となり，全体として信頼性の高い半導体実装構造体
を実現することができる。
【００６８】また，図５に示した第２の実施例による半
導体装置をプリント配線基板に実装した半導体実装構造
体においては，図４と同じように，プリント配線基板９
の半導体装置実装面９ａに，少なくとも外部端子８と接
合パッド１０の接合部分周囲を覆うように補強樹脂１４
を設けるのが望ましい。
【００６９】以上のような構成により，プリント配線基
板側の外部端子接合部に発生するひずみを補強樹脂１４
で緩和することができ，発生するひずみが減少する。プ
リント配線基板側の外部端子接合部のひずみが減少する
と，突起６の突出部６ａと外部端子８の接合，および保
護膜の介在部７ａの形成とによって減少した半導体装置
側の外部端子接合部に発生するひずみとの差異がなくな
り，半導体装置全体として外部端子接合部に発生するひ
ずみを小さくすることが可能になる。これによって，半
導体装置をプリント配線基板に実装した状態で温度変化
が加わった場合の，外部端子接合部で発生する断線不良
を防止することが可能となり，信頼性の高い半導体装置
および半導体実装構造体を実現することができる。
【００７０】図７は本発明による半導体装置の第３の実
施例を示す断面図である。図７に示すように，本発明の
第３の実施例である半導体装置は，半導体素子１と，半
導体装置表面１ａ上のパッド２表面が露出するように形
成されているパッシベーション膜３と，パッド２に接続
する導電性配線４と，導電性配線４に連なるランド５
と，第１保護膜７および第２保護膜１５と，外部端子８
とを備えている。
【００７１】パッド２は半導体素子表面１ａの中央部分
に配置されており，パッド２には導電性配線４が接続し
ている。導電性配線４は，パッド２に接続し，半導体素
子表面１ａ上に配置されている第１導電性配線４ａと，
ランド５に接続している第２導電性配線４ｂとから構成
されている。第１保護膜７は，半導体素子表面１ａ上に
おいてパッシベーション膜３と第１導電性配線４ａと第
２導電性配線４ｂの一部を覆うように設けられている。
第２保護膜１５は，第２導電性配線４ｂと，ランド５の
外部端子接合面５ａを除く部分を覆っている。第１導電
性配線４ａと第２導電性配線４ｂは，第１保護膜７を介
して層状に配置されており，第２導電性配線に連なるラ
ンド５とパッシベーション膜３の間には，第１保護膜の
介在部７ａが形成されている。外部端子８はランドの外
部端子接合面５ａに接合される。半導体素子１のパッド
２と外部端子８は，導電性配線４，ランド５を経由して
電気的に接続されている。第１導電性配線４ａと第２導
電性配線４ｂは，第２導電性配線４ｂの一部であって第
１保護膜７の厚さ方向に延びるように形成した垂直配線
４ｃによって電気的に接続されている。
【００７２】導電性配線４には，銅（Ｃｕ）あるいはア
ルミ（Ａｌ），金（Ａｕ），銀（Ａｇ）などの材料が単
独もしくは複数の材料を用いた合金の状態で用いられ
る。また，表面にニッケル（Ｎｉ），クロム（Ｃｒ）な
どのメッキを施す場合もある。導電性配線４に連なるラ
ンド５も上記導電性配線と同じ材料で形成する。
【００７３】外部端子８には，はんだ材料（例えばＰｂ
−Ｓｎ系共晶はんだ，Ｓｎ−Ａｇ−Ｃｕ系はんだ）など
を使用し，球状のはんだ材もしくはペースト状のはんだ
材をランド５の外部端子接合面５ａ上に載置した後，は
んだを溶融させてランド５と接合させる。
【００７４】第１保護膜７には液状あるいはフィルム状
のポリイミド樹脂，ポリエーテルイミド樹脂，アクリル
変成エポキシ樹脂，ゴムを配合したエポキシ樹脂，シリ
コーン樹脂などが用いられる。第２保護膜１５には液状
あるいはフィルム状のポリイミド樹脂，エポキシ樹脂，
ガラス等のフィラーを充てんしたエポキシ樹脂などが用
いられる。
【００７５】導電性配線４およびランド５に用いる材料
の弾性係数は，例えば銅（Ｃｕ）の場合は１１０ＧＰａ
程度である。第１保護膜７に用いることができる例えば
上記ポリイミド樹脂の室温における弾性係数は１〜９Ｇ
Ｐａ程度であり，第１保護膜７を形成する材料の弾性係
数は，ランド５を形成する材料より小さくなっている。
なお，第１保護膜７の弾性係数は，材料の選択によって
さらに小さくすることが可能である。
【００７６】図８は，図７に示した第４の実施例におけ
る半導体装置を，プリント配線基板に実装した半導体実
装構造体の断面図である。図７に示した半導体装置１２
は，外部端子８が設けられた平面側をプリント配線基板
９と対向させ，プリント配線基板９の表面に設けられて
いる接合パッド１０と外部端子８を接合することによっ
てプリント配線基板と機械的および電気的で接続され
る。
【００７７】じ材料で形成する。
【００７８】外部端子８には，はんだ材料（例えばＰｂ
−Ｓｎ系共晶はんだ，Ｓｎ−Ａｇ−Ｃｕ系はんだ）など
を使用し，球状のはんだ材もしくはペースト状のはんだ
材をランド５の外部端子接合面５ａ上に載置した後，は
んだを溶融させてランド５と接合させる。
【００７９】第１保護膜７には液状あるいはフィルム状
のポリイミド樹脂，ポリエーテルイミド樹脂，アクリル
変成エポキシ樹脂，ゴムを配合したエポキシ樹脂，シリ
コーン樹脂などが用いられる。第２保護膜１５には液状
あるいはフィルム状のポリイミド樹脂，エポキシ樹脂，
ガラス等のフィラーを充てんしたエポキシ樹脂などが用
いられる。
【００８０】導電性配線４およびランド５に用いる材料
の弾性係数は，例えば銅（Ｃｕ）の場合は１１０ＧＰａ
程度である。第１保護膜７に用いることができる例えば
上記ポリイミド樹脂の室温における弾性係数は１〜９Ｇ
Ｐａ程度であり，第１保護膜７を形成する材料の弾性係
数は，ランド５を形成する材料より小さくなっている。
なお，第１保護膜７の弾性係数は，材料の選択によって
さらに小さくすることが 以上のように，第３の実施例
における半導体装置によれば，第１導電性配線４ａと第
２導電性配線４ｂを層状に配置することによって，ラン
ド５と半導体素子表面１ａ上のパッシベーション膜３と
の間に第１保護膜７の介在部７ａを設けることができ
る。これによって，半導体装置とプリント配線基板の線
膨張係数差によって外部端子８に発生する変形を，ラン
ド５の構成材料より低弾性である保護膜７の介在部７ａ
の変形によって緩和することができ，半導体装置側およ
びプリント配線基板側両方の接合部に発生するひずみを
低減することができる。
【００８１】したがって，半導体装置をプリント配線基
板に実装した状態で温度変化が加わった場合の，外部端
子接合部で発生する断線不良を防止することが可能とな
り，信頼性の高い半導体装置および半導体実装構造体を
実現することができる。
【００８２】第１保護膜７は，外部端子８に発生する熱
ひずみを低減するため，上記した材料のうち，比較的低
弾性の材料を選択する。一方，第２保護膜１５は，第１
保護膜７を構成する材料より弾性係数の大きな材料で構
成するのが望ましい。
【００８３】一般に樹脂材料では，弾性係数が小さくな
ると，線膨張係数が大きくなる傾向がある。図７に示し
た半導体装置が温度変化を受けると，弾性係数の小さな
第１保護膜７には，収縮と膨張による変形が生じるよう
になる。この変形によって，第１保護膜７に接する導電
性配線４にも変形が生じ，導電性配線４とパッド２の接
合部，あるいは導電性配線４の屈曲部などで断線が発生
する可能性がある。導電性配線４の上部に接する第２保
護膜１５を第１保護膜７より弾性係数の大きな材料で構
成することにより，第２保護膜１５による導電性配線４
の変形拘束力が増加する。これによって，導電性配線４
の変形量を減少でき，断線の発生を防止することができ
る。
【００８４】図９は本発明による半導体装置の第４の実
施例を示す断面図である。図９において，半導体装置の
構成は図７に示した第４の実施例の半導体装置とほぼ同
じでるが，異なる点はランド５上に突起６を形成し，第
２保護膜１５より突出した突出部６ａと外部端子８を接
合したことにある。
【００８５】図１０は，図９に示した第４の実施例にお
ける半導体装置を，プリント配線基板に実装した半導体
実装構造体の断面図である。図１０に示した半導体装置
１２は，外部端子８が設けられた平面側をプリント配線
基板９と対向させ，プリント配線基板９の表面に設けら
れている接合パッド１０と外部端子８を接合することに
よってプリント配線基板と機械的および電気的で接続さ
れる。
【００８６】以上のように，第４の実施例における半導
体装置によれば，ランド５に形成した突起６の突出部６
ａに外部端子８が接合されていると，半導体装置をプリ
ント配線基板に実装した状態で温度変化が加わった場
合，半導体装置側の突起６と外部端子８の接合部近傍に
おける外部端子８の変形が突起６によって拘束され，変
形量を小さくすることができる。これによって，半導体
装置側接合部近傍の外部端子８に発生する熱ひずみを小
さくすることができる。
【００８７】また，ランド５と半導体素子表面１ａ上の
パッシベーション膜３との間に第１保護膜７の介在部７
ａを設けることによって，半導体装置とプリント配線基
板の線膨張係数差によって外部端子８に発生する変形
を，ランド５の構成材料より低弾性である保護膜の介在
部７ａの変形によって緩和することができ，半導体装置
側およびプリント配線基板側両方の接合部に発生するひ
ずみを低減することができる。
【００８８】これらによって，半導体装置をプリント配
線基板に実装した状態で温度変化が加わった場合の，外
部端子接合部で発生する断線不良を防止することが可能
となり，信頼性の高い半導体装置および半導体実装構造
体を実現することができる。
【００８９】図１１は図９示した第４の実施例における
半導体装置の製造方法を説明するための断面図である。
なお，図７に示した第３の実施例による半導体装置も，
図１１に示す方法から突起６を形成する工程を省くこと
によって製造することができる。
【００９０】パッド２と，パッド２の一部を露出させて
半導体素子表面１ａを覆うパッシベーション膜３が形成
された半導体素子１の表面１ａに（ａ），パッド２に接
続した第１導電性配線４ａをメッキ法あるいはスパッタ
法によって形成する（ｂ）。第１導電性配線４ａとパッ
シベーション膜３を覆うように，第１保護膜７をポッテ
ィング法，印刷法あるいは張り付け法によって形成する
（ｃ）。第１保護膜７の表面７ｂから第１導電性配線４
ａの表面に達する開口部１３をレーザーあるいはエッチ
ング等によって形成する（ｄ）。開口部１３および第１
保護膜７の表面７ｂに銅（Ｃｕ）などの金属材料１８を
スパッタ法あるいはメッキ法によって形成する（ｅ）。
開口部１３内の金属材料は，垂直配線４ｃとなる。第１
保護膜７の表面７ｂに形成した金属材料１８の不要部分
をエッチング等で除去し，第２導電性配線４ｂと，これ
と同時にランド５を形成する（ｆ）。第１保護膜７の表
面７ｂに第２導電性配線４ｂとランド５を覆う第２保護
膜１５を形成し（ｇ），ランド５の外部端子接合面５ａ
が露出するように保第２護膜１５に開口部１３を形成す
る（ｈ）。この開口部１３の内部に銅（Ｃｕ）などを充
てんし，突起６を形成し（ｉ），第２保護膜１５の表面
をエッチング等によって削り取って突起６の突出部６ａ
を形成する（ｊ）。突起６の突出部６ａと外部端子８を
接合し（ｋ），所定のサイズに切断して，第４の実施例
に示した半導体装置を得る。上記図１１に示した半導体
装置の製造方法は，ウエハ状態で半導体素子を製造する
のと同様の製造方法である。
【００９１】第３の実施例の半導体装置に示したランド
５と外部端子の接合，および第４の実施例の半導体装置
で示したランド上に形成した突起６と外部端子８との接
合は，外部端子８の材料として用いられるはんだ材料を
溶融させて行う。この際，ランド５あるいは突起６と外
部端子８との接合性を向上させるため，突起６の接合箇
所である突出部６ａに金属薄膜をメッキなどによって形
成しても良い。金属薄膜には金（Ａｕ），ニッケル（Ｎ
ｉ）などの材料を用いる。
【００９２】なお，第１保護膜７には半導体素子のサイ
ズや外部端子の端子配置と端子数に応じて選択した弾性
係数を有する上記のような材料を使用するが，第１保護
膜の介在部７ａの変形によって接合部に発生するひずみ
の緩和効果を高めるためには，弾性係数の小さな材料，
好ましくは０．５ＧＰａ〜３ＧＰａの範囲内にある材料
を用いる。さらにこれらは低温（−５０℃程度）におい
て上記弾性係数の値を有していることが望ましい。さら
に，ひずみ低減効果を得るためには，図７および図９に
示す介在部７ａの厚さａをある程度確保することが必要
である。ランド５とパッシベーション膜の間に介在する
第１保護膜の介在部７ａの厚さは，第１保護膜７に用い
る材料の弾性係数によって変えることが望ましく，第１
保護膜７の弾性係数が大きくなるとともに，介在部７ａ
は厚く形成する必要がある。例えば上記したポリイミド
樹脂を第１保護膜７として使用する場合は，ポリイミド
樹脂の中から弾性係数が１ＧＰａ〜３ＧＰａ程度ある材
料を選択して使用するのが望ましく，この場合の介在部
７ａの厚さは２０μｍ以上にすることが望ましい。
【００９３】また，第１保護膜７の構成は単一の材料か
ら構成されていても良いし，複数の材料の層状構成であ
っても良い。この場合でも，保護膜全体としての弾性係
数の値は上記範囲（０．５ＧＰａ〜３ＧＰａ）にあるこ
とが望ましい。
【００９４】図１２は，図９に示した第４の実施例によ
る半導体装置をプリント配線基板に実装した半導体実装
構造体の断面図であり，プリント配線基板９の接合パッ
ド１０と外部端子８の平面方向，すなわち外部端子配列
方向の接合面積を，半導体装置１２のランド５上に設け
た突起６の外部端子８と接合する突出部６ａの接合面積
より大きくしている。図１２では，突起６および接合パ
ッド１０の平面形状を円形としており，プリント配線基
板側の接合面積を半導体装置側より大きくするため，突
起６の突出部６ａの直径をｄ，プリント配線基板９の接
合パッドの直径をｅとすると，ｅ>ｄとなるようにす
る。
【００９５】以上のように，プリント配線基板側の接合
面積を半導体装置側より大きくすることによって，接合
パッド１０の剛性が増加し，プリント配線基板側の外部
端子接合部に発生するひずみを低減することができる。
そして，プリント配線基板側の外部端子接合部に発生す
るひずみと，突起６の突出部６ａとの接合によって低減
した半導体装置側の外部端子接合部に発生するひずみと
の差異を小さくすることができる。これによって，温度
変化が加わった場合の，半導体装置側，プリント配線基
板側両方の外部端子接合部で発生する断線不良を防止す
ることが可能となり，全体として信頼性の高い半導体実
装構造体を実現することができる。
【００９６】さらに，図１３は，図９に示した第４の実
施例による半導体装置をプリント配線基板に実装した半
導体実装構造体の断面図であり，プリント配線基板９の
半導体装置実装面９ａには，少なくとも外部端子８と接
合パッド１０の接合部分周囲を覆うように補強樹脂１４
が設けられている。
【００９７】補強樹脂１４には，エポキシ樹脂あるいは
エポキシ樹脂にシリカ粒子を充てんした材料などが用い
られる。補強樹脂１４の形成は，半導体装置１２をプリ
ント配線基板９に実装した後，液状の樹脂をプリント配
線基板表面９ａに流し込み，加熱，硬化させることによ
って行う。
【００９８】以上のように，プリント配線基板９の接合
パッド１０と外部端子８の接合部分を補強樹脂１４で覆
うことにより，プリント配線基板側の外部端子接合部に
発生するひずみを補強樹脂１４で緩和することができ，
発生するひずみが減少する。プリント配線基板側の外部
端子接合部のひずみが減少すると，突起６の突出部６ａ
と外部端子８の接合，および第１保護膜の介在部７ａの
形成とによって減少した半導体装置側の外部端子接合部
に発生するひずみとの差異がなくなり，半導体装置全体
として外部端子接合部に発生するひずみを小さくするこ
とが可能になる。
【００９９】これによって，半導体装置をプリント配線
基板に実装した状態で温度変化が加わった場合の，外部
端子接合部で発生する断線不良を防止することが可能と
なり，信頼性の高い半導体装置および半導体実装構造体
を実現することができる。
【０１００】図１４は，図７および図９に示した本発明
による半導体装置の他の様態を示す断面図である。図１
４（ａ）に示した半導体装置の基本構成は図７に示した
半導体装置と同じであり，また図１４（ｂ）に示した半
導体装置の基本構成は図９に示した半導体装置と同じで
あるが，異なる点は半導体素子表面１ａのパッシベーシ
ョン膜３と第１導電性配線４ａとの間に第３保護膜１７
を設けていることである。
【０１０１】第３保護膜１７には，液状あるいはフィル
ム状のポリイミド樹脂，特に感光性のポリイミド樹脂
や，ポリエーテルイミド樹脂，エポキシ樹脂，アクリル
変成エポキシ樹脂，ゴムを配合したエポキシ樹脂，シリ
コーン樹脂などが用いられる。第３保護膜膜１７は，上
記した樹脂材料を印刷，ポッティング，スピンコート，
あるいはフィルム状にした貼付けなどによって形成す
る。
【０１０２】図１４のようにパッシベーション膜３と第
１導電性配線との間に第３保護膜１７を設けることによ
って，半導体素子１内部に形成されている図示されてい
ない回路配線と第１導電性配線４ａの間に生じる電気容
量に起因して発生する信号ノイズの発生を防止すること
ができる。
【０１０３】第３保護膜１７は，半導体素子１内部に形
成されている回路配線と第１導電性配線４ａの間に生じ
る電気容量を小さくするために，厚く形成することが望
ましい。第３保護膜１７の厚さは，半導体素子の性能や
内部の回路配線の配置によって適宜選択することが必要
であるが，１０μm程度の厚さを確保する必要がある。
【０１０４】これまで示したランド５に突起６を形成す
る半導体装置においては，図１５に示すように，ランド
５の平面方向のサイズｇを突起６のサイズｄより大きく
し，ランド５の端部５ｂが突起６の側面６ｃより外側へ
突出するように形成するのが望ましい。
【０１０５】温度変化が加わったことによって外部端子
８に発生する熱ひずみは，剛性の大きな突起６による外
部端子８の変形拘束によって低減するが，半導体装置と
プリント配線基板の線膨張係数差によって生じる変形は
突起６自体に作用するようになる。突起６の変形は突起
６が形成されているランド５と保護膜７の界面に応力を
発生させ，特にランド５の端部５ｂに応力が集中し，こ
の部分から保護膜７の割れが発生することがある。この
保護膜７の割れを防止するため，ランド端部５ｂを突起
側面６ｃより外側に位置するようにする。これによっ
て，ランド５と保護膜７の接触面積が増加し，両者の界
面に発生する応力を広い面積で分担するようになるた
め，ランド端部５ｂに集中する応力を緩和できるように
なる。
【０１０６】また，これまで示した半導体装置では，半
導体素子１のパッド２が半導体素子１の中央部分に配置
されている実施例を例としていた。半導体素子１のパッ
ド２の配置は，半導体素子１の中央部分に限定されるも
のではなく，図１６に示すように，半導体素子の端部１
ｂ近傍に配置しても良い。図１６に示した半導体装置で
は，半導体素子１の端部１ｂ近傍に配置されたパッド２
から半導体素子内部方向に導電性配線４が引き延ばさ
れ，パッド２とパッシベーション膜３と導電性配線４に
連なるランド５を覆う保護膜７が形成されている。ラン
ド５上には突起６が形成されており，外部端子８は突起
６の突出部６ａに接合されている。半導体素子１の端部
１ｂ近傍にパッド２を設ける構造は，比較的入出力信号
の数が多い半導体素子１を用いて半導体装置を構成する
場合に適している。
【０１０７】半導体装置のランド５に形成した突起６の
突出部６ａに外部端子８を接合した場合の熱ひずみ低減
効果を確認するため，有限要素法による熱ひずみの解析
を行った。ランド５と半導体素子表面１ａ間の保護膜６
の厚さを５μｍ，突出部６ａの直径および接合パッドの
直径をφ２５０μｍ，プリント配線基板の材質は，ガラ
ス布が配合されたエポキシ樹脂基板（ＦＲ-４相当）と
し，１２５℃から-５５℃の温度変化を与えた。その結
果、表１に示すように外部端子８に発生する熱ひずみ
は，突起６を形成しない場合は３．４％であるのに対し
て，突起６形成によって２．７％まで低減することがで
きる。
【０１０８】
【表１】
【０１０９】また，外部端子８を接合するプリント配線
基板の接合パッドサイズを同じく外部端子８を接合する
半導体装置側の接合部（または突出部６ａ）のサイズよ
り大きくした場合の熱ひずみの関係を有限要素法による
解析で求めた。その結果、表２で示すように、接合パッ
ドの直径ｅと半導体装置側の接続部の直径ｄが同じで，
突起６が形成されていない場合は，プリント配線基板側
に発生するひずみと半導体装置側に発生するひずみの差
異は大きくなる。突起６を形成して外部端子８を接合
し，さらに接合パッドの直径ｅを突出部６ａの直径ｄよ
り大きくすることによって，プリント配線基板側及び半
導体装置側に発生するひずみの差異を小さくすることが
できる。
【０１１０】
【表２】
【０１１１】
【発明の効果】本発明によれば，半導体装置をプリント
配線基板に実装した後に，半導体装置とプリント配線基
板との線膨張係数差によって外部端子に生じるひずみを
低減することができるので，外部端子の破断発生を防止
することができる。これによって，信頼性の高い半導体
装置および半導体実装構造体を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る半導体装置の断面
図および保護膜の一部を取り除いた状態での平面図であ
る。
【図２】本発明の第１の実施例に係る半導体装置の製造
方法を説明する部分断面図である。
【図３】本発明の第１の実施例に係る半導体装置をプリ
ント配線基板に実装した半導体実装構造体を示す断面図
である。
【図４】本発明の第１の実施例に係る半導体装置をプリ
ント配線基板に実装した半導体実装構造体の他の様態を
示す断面図である。
【図５】本発明の第２の実施例に係る半導体装置の断面
図である。
【図６】本発明の第２の実施例に係る半導体装置の製造
方法を説明する部分断面図である。
【図７】本発明の第３の実施例に係る半導体装置の断面
図である。
【図８】本発明の第３の実施例に係る半導体装置をプリ
ント配線基板に実装した半導体実装構造体を示す断面図
である。
【図９】本発明の第４の実施例に係る半導体装置の断面
図である。
【図１０】本発明の第４の実施例に係る半導体装置をプ
リント配線基板に実装した半導体実装構造体を示す断面
図である。
【図１１】本発明の第４の実施例に係る半導体装置の製
造方法を説明する部分断面図である。
【図１２】本発明の第４の実施例に係る半導体装置を搭
載した半導体実装構造体の他の様態を示す断面図であ
る。
【図１３】本発明の第４の実施例に係る半導体装置を搭
載した半導体実装構造体のさらに他の様態を示す断面図
である。
【図１４】本発明の第４の実施例に係る半導体装置の他
の様態を示す断面図である。
【図１５】ランドサイズと突起サイズの関係を説明する
ための半導体装置の断面図である。
【図１６】半導体素子の端部近傍にパッドが形成された
半導体装置の例を説明する断面図である。
【符号の説明】
１…半導体素子，１ａ…半導体素子表面，１ｂ…半導体
素子側面，２…パッド，３…パッシベーション膜，４…
導電性配線，４ａ…第１の導電性配線，４ｂ…第２の導
電性配線，４ｃ…垂直配線，５…ランド，５ａ…外部端
子接合面，５ｂ…ランド端部，６…突起，６ａ…突起６
の突出部，６ｂ…突起６の保護膜に覆われた部分，６ｃ
…突起６の側面，７…保護膜（第１保護膜），７ａ，７
ｃ…保護膜（第１保護膜）の介在部，７ｂ…保護膜（第
１保護膜）の表面，８…外部端子，９…プリント配線基
板，９ａ…プリント配線基板の表面，１０…接合パッ
ド，１１…レジスト，１２…半導体装置，１３…開口
部，１４…補強樹脂，１５…第２保護膜，１６…レジス
ト，１７…第３保護膜，１８…金属材料。
フロントページの続き (72)発明者 風間 敦 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 西村 朝雄 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業本部内

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】パッドが形成された半導体基板と、この半
    導体基板のパッド形成面側に形成されたパッシベーショ
    ン膜と、前記パッシベーション膜の前記半導体基板側と
    は反対側に絶縁性膜を介して形成された外部端子接続用
    のランドとを備え、前記パッドと前記ランドは導電性配
    線により接続されており、前記ランドの前記外部端子が
    接続される部分には突起が形成されていることを特徴と
    する半導体装置。
  2. 【請求項２】パッドが形成されたシリコン基板と、この
    シリコン基板のパッド形成面側に形成されたパッシベー
    ション膜と、前記シリコン基板のパッド形成面側に形成
    された外部端子接続用のランドと、前記パッドと前記ラ
    ンドを接続する配線とを備えた半導体装置において、前
    記パッシベーション膜と前記ランドとの間には絶縁膜が
    介在しており、前記ランドの前記シリコン基板側とは反
    対側の面には突起が形成されており、前記突起には前記
    外部端子が接続されていることを特徴とする半導体装
    置。
  3. 【請求項３】パッドが形成された半導体基板と、この半
    導体基板のパッド形成面側に形成されたパッシベーショ
    ン膜と、前記半導体基板のパッド形成面側に形成された
    外部端子接続用のランドと、前記パッドと前記ランドを
    接続する配線とを備えた半導体装置において、前記配線
    は前記パッドと接する第１の配線と前記ランドに連なる
    第２の配線とを有していることを特徴とする半導体装
    置。
  4. 【請求項４】パッドが形成されたシリコン基板と、この
    シリコン基板のパッド形成面側に形成されたパッシベー
    ション膜と、前記シリコン基板のパッド形成面側に形成
    された外部端子接続用のランドと、前記パッドと前記ラ
    ンドを接続する配線とを備えた半導体装置において、前
    記配線は前記パッドと接する第１の配線と前記ランドに
    連なる第２の配線とを有しており、前記パッシベーショ
    ン膜と前記パッドとの間には絶縁性の膜が形成されてお
    り、前記ランドの前記シリコン基板側とは反対側の面に
    は突起が形成されており、前記突起には前記外部端子が
    接続されていることを特徴とする半導体装置。
  5. 【請求項５】パッドが形成された半導体基板と、この半
    導体基板のパッド形成面側に形成されたパッシベーショ
    ン膜と、前記半導体基板のパッド形成面側に形成された
    外部端子接続用のランドと、前記ランドに接続された外
    部端子と、前記パッドと前記ランドを接続する配線とを
    備えた半導体装置において、前記半導体基板のパッド形
    成面側には、前記外部端子以外の領域に絶縁性の保護膜
    が形成されていることを特徴とする半導体装置。
  6. 【請求項６】パッドが形成された半導体基板と、この半
    導体基板のパッド形成面側に形成されたパッシベーショ
    ン膜と、前記半導体装置のパッドに接続する導電性配線
    と、この導電性配線に連なるランドと、前記ランド上に
    形成した突起と、前記突起に接合された外部端子と、前
    記半導体素子と前記ランドとの間にあって前記ランドに
    接する第１の保護膜と前記外部端子形成面側に露出面を
    有する第２の保護膜とを備えたことを特徴とする半導体
    装置。
  7. 【請求項７】パッドが形成されたシリコン基板と、この
    シリコン基板のパッド形成面側に形成されたパッシベー
    ション膜と、前記シリコン基板のパッド形成面側に形成
    された外部端子接続用のランドと、前記パッドと前記ラ
    ンドを接続する配線とを備えた半導体装置において、前
    記配線は前記パッドと接する第１の配線と前記ランドに
    連なる第２の配線とを有しており、前記第１の配線と前
    記パッシベーション膜との間には第１の絶縁性膜が形成
    された領域があり、前記パッシベーション膜と前記パッ
    ドとの間には第２の絶縁性膜が形成されており、前記ラ
    ンドの前記シリコン基板側とは反対側の面には突起が形
    成されており、前記突起には前記外部端子が接続されて
    いることを特徴とする半導体装置。
  8. 【請求項８】請求項６において、前記第２の保護膜を前
    記第１の保護膜より弾性係数の大きな材料で形成したこ
    とを特徴とする半導体装置。
  9. 【請求項９】請求項１、２、４、６、７、８のいずれか
    において、前記突起は前記ランドの投影面内にあり、前
    記ランドの端部は突起の端部より外側に位置することを
    特徴とする半導体装置。
  10. 【請求項１０】請求項１、２、４、６、７、８のいずれ
    かにおいて、前記外部端子と前記突起は、前記突起表面
    に設けられた金属薄膜を介して接合されていることを特
    徴とする半導体装置。
  11. 【請求項１１】請求項１乃至１０のいずれかに記載の半
    導体装置において、外部端子を介してプリント配線基板
    に実装した半導体実装構造体において，プリント配線基
    板の接合パッドと前記外部端子との外部端子配列方向の
    接合面積を，前記突起と外部端子との外部端子配列方向
    の接合面積より大きくしたことを特徴とする半導体実装
    構造体。
  12. 【請求項１２】請求項１乃至１０のいずれかに記載の半
    導体装置において、外部端子を介してプリント配線基板
    に実装した半導体実装構造体において，プリント配線基
    板の接合パッドと前記外部端子との接合部周囲を樹脂で
    覆ったことを特徴とする半導体実装構造体。
JP06783999A 1999-03-15 1999-03-15 半導体装置および半導体実装構造体 Expired - Lifetime JP4024958B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP06783999A JP4024958B2 (ja) 1999-03-15 1999-03-15 半導体装置および半導体実装構造体
PCT/JP2000/001550 WO2000055910A1 (en) 1999-03-15 2000-03-14 Semiconductor device and semiconductor module
KR10-2001-7003563A KR100373693B1 (ko) 1999-03-15 2000-03-14 반도체장치 및 반도체실장구조체
US09/787,526 US6927489B1 (en) 1999-03-15 2000-03-14 Semiconductor device provided with rewiring layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06783999A JP4024958B2 (ja) 1999-03-15 1999-03-15 半導体装置および半導体実装構造体

Publications (2)

Publication Number Publication Date
JP2000269371A true JP2000269371A (ja) 2000-09-29
JP4024958B2 JP4024958B2 (ja) 2007-12-19

Family

ID=13356533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06783999A Expired - Lifetime JP4024958B2 (ja) 1999-03-15 1999-03-15 半導体装置および半導体実装構造体

Country Status (4)

Country Link
US (1) US6927489B1 (ja)
JP (1) JP4024958B2 (ja)
KR (1) KR100373693B1 (ja)
WO (1) WO2000055910A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080267A (ja) * 2004-09-09 2006-03-23 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2006179738A (ja) * 2004-12-24 2006-07-06 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US7365429B2 (en) 2004-09-03 2008-04-29 Seiko Epson Corporation Semiconductor device and method for manufacturing the same
JP2008532291A (ja) * 2005-02-25 2008-08-14 テッセラ，インコーポレイテッド コンプライアンスを有する超小型電子アセンブリ
JP2010129996A (ja) * 2008-11-28 2010-06-10 Samsung Electro-Mechanics Co Ltd メタルポストを備えた基板及びその製造方法
US8304905B2 (en) 2010-07-27 2012-11-06 Renesas Electronics Corporation Semiconductor device
US8759973B2 (en) 2006-12-20 2014-06-24 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US9318426B2 (en) 2010-03-26 2016-04-19 Fujitsu Limited Semiconductor device and method of manufacturing the same
JP2016213222A (ja) * 2015-04-30 2016-12-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4360873B2 (ja) * 2003-09-18 2009-11-11 ミナミ株式会社 ウエハレベルｃｓｐの製造方法
DE10345395B4 (de) * 2003-09-30 2006-09-14 Infineon Technologies Ag Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
TWI534915B (zh) * 2003-11-10 2016-05-21 恰巴克有限公司 引線上凸塊之倒裝晶片互連
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
KR100667011B1 (ko) * 2004-12-10 2007-01-10 이대형 생활 환경오염물을 자원으로 재생하는 장치
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
JP2008535225A (ja) 2005-03-25 2008-08-28 スタッツ チップパック リミテッド 基板上に狭い配線部分を有するフリップチップ配線
US7398485B2 (en) * 2006-04-11 2008-07-08 International Business Machines Corporation Yield optimization in router for systematic defects
JP5627835B2 (ja) * 2007-11-16 2014-11-19 ローム株式会社 半導体装置および半導体装置の製造方法
KR101026427B1 (ko) * 2009-01-12 2011-04-07 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
KR101026425B1 (ko) * 2009-01-12 2011-04-07 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
US9137903B2 (en) * 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
TWI736695B (zh) 2017-10-24 2021-08-21 啟耀光電股份有限公司 電子裝置與其製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JP3378334B2 (ja) 1994-01-26 2003-02-17 株式会社東芝 半導体装置実装構造体
KR960015869A (ko) 1994-10-03 1996-05-22 반도체 칩과 일체화된 반도체 패키지 및 그 제조방법
JP3397542B2 (ja) 1994-10-03 2003-04-14 株式会社東芝 半導体チップと一体化した半導体パッケ−ジ及びその製造方法
JP3356921B2 (ja) 1995-03-24 2002-12-16 新光電気工業株式会社 半導体装置およびその製造方法
JP2765632B2 (ja) 1996-06-25 1998-06-18 日本電気株式会社 半導体装置用パッケージ
TW448524B (en) * 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
JPH10214911A (ja) 1997-01-28 1998-08-11 Toshiba Corp 半導体装置搭載用基板
JP2914345B2 (ja) 1997-04-11 1999-06-28 日本電気株式会社 フリップチップ型半導体装置
JP3335575B2 (ja) * 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
JPH1174413A (ja) * 1997-07-01 1999-03-16 Sony Corp リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器
JP2000068671A (ja) 1998-08-19 2000-03-03 Mitsubishi Electric Corp 放熱装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7365429B2 (en) 2004-09-03 2008-04-29 Seiko Epson Corporation Semiconductor device and method for manufacturing the same
JP2006080267A (ja) * 2004-09-09 2006-03-23 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4653447B2 (ja) * 2004-09-09 2011-03-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2006179738A (ja) * 2004-12-24 2006-07-06 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008532291A (ja) * 2005-02-25 2008-08-14 テッセラ，インコーポレイテッド コンプライアンスを有する超小型電子アセンブリ
KR101267651B1 (ko) * 2005-02-25 2013-05-23 테세라, 인코포레이티드 유연성을 갖는 마이크로 전자회로 조립체
KR101357765B1 (ko) * 2005-02-25 2014-02-11 테세라, 인코포레이티드 유연성을 갖는 마이크로 전자회로 조립체
US8759973B2 (en) 2006-12-20 2014-06-24 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
JP2010129996A (ja) * 2008-11-28 2010-06-10 Samsung Electro-Mechanics Co Ltd メタルポストを備えた基板及びその製造方法
US9318426B2 (en) 2010-03-26 2016-04-19 Fujitsu Limited Semiconductor device and method of manufacturing the same
US8304905B2 (en) 2010-07-27 2012-11-06 Renesas Electronics Corporation Semiconductor device
JP2016213222A (ja) * 2015-04-30 2016-12-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP4024958B2 (ja) 2007-12-19
US6927489B1 (en) 2005-08-09
WO2000055910A1 (en) 2000-09-21
KR20010089274A (ko) 2001-09-29
KR100373693B1 (ko) 2003-02-26

Similar Documents

Publication Publication Date Title
JP4024958B2 (ja) 半導体装置および半導体実装構造体
JP3914654B2 (ja) 半導体装置
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
JP4973878B2 (ja) 電子部品及び半導体装置並びにこれらの製造方法
JP3546131B2 (ja) 半導体チップパッケージ
US6420787B1 (en) Semiconductor device and process of producing same
KR20050018623A (ko) 컴플라이언트 전기 단자들을 갖는 장치 및 그 제조 방법들
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7768140B2 (en) Semiconductor device
JP3569585B2 (ja) 半導体装置
JPH11260962A (ja) ボールグリッドアレイ型半導体装置
JP5000621B2 (ja) 半導体装置
JP4436179B2 (ja) 半導体装置
JP2004128364A (ja) 半導体パッケージおよび半導体パッケージの実装構造体
TWI294676B (en) Semiconductor package structure
JP5434306B2 (ja) 半導体装置及び半導体装置の製造方法
JP4189681B2 (ja) 電子部品及び半導体装置並びにこれらの製造方法
JP4300432B2 (ja) 電子部品及びその製造方法
JP2006086541A (ja) 電子部品及び半導体装置
JP4237777B2 (ja) 半導体装置
JP2000003976A (ja) 半導体装置
JP4114083B2 (ja) 電子部品及び半導体装置
KR100535932B1 (ko) 전자부품 및 반도체 장치
JPH0846120A (ja) 樹脂封止型半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070115

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071004

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101012

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111012

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111012

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111012

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111012

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121012

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121012

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131012

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term