JP3356921B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3356921B2
JP3356921B2 JP25986195A JP25986195A JP3356921B2 JP 3356921 B2 JP3356921 B2 JP 3356921B2 JP 25986195 A JP25986195 A JP 25986195A JP 25986195 A JP25986195 A JP 25986195A JP 3356921 B2 JP3356921 B2 JP 3356921B2
Authority
JP
Japan
Prior art keywords
insulating film
wiring pattern
external connection
hole
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25986195A
Other languages
English (en)
Other versions
JPH08330313A (ja
Inventor
雅俊 赤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26406746&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3356921(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP25986195A priority Critical patent/JP3356921B2/ja
Priority to EP96301936A priority patent/EP0734059B1/en
Priority to EP03009870A priority patent/EP1335422B1/en
Priority to DE69635397T priority patent/DE69635397T2/de
Priority to KR1019960007924A priority patent/KR100216642B1/ko
Priority to US08/620,290 priority patent/US5834844A/en
Publication of JPH08330313A publication Critical patent/JPH08330313A/ja
Priority to US09/040,370 priority patent/US5960308A/en
Publication of JP3356921B2 publication Critical patent/JP3356921B2/ja
Application granted granted Critical
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Description

【発明の詳細な説明】
【０００１】
【発明が解決しようとする課題】上記半導体装置によれ
ば小型化が達成されるが、セラミック基板１０を用いた
り、Auバンプ２０を用いたりしているので高価になる。
そこで、本発明は上記問題点を解決すべくなされたもの
であり、その目的とするところは、簡易な構成で製造が
容易となり、安価にできる半導体装置およびその製造方
法を提供するにある。
【０００２】
【従来の技術】半導体チップが搭載された半導体装置は
その実装密度を高めるため小型化の要請が強い。この半
導体装置の小型化は半導体チップを封入するパッケージ
の小型化に他ならない。この要請を満たすため、近年は
ＣＳＰタイプ、すなわちチップ・サイズ・パッケージが
出現している。ＣＳＰタイプには種々のものがあるが、
図１１にその一例を示す。１０は半導体チップ、１２は
セラミック基板である。セラミック基板１２は半導体チ
ップ１０とほぼ同サイズに形成されている。セラミック
基板１０上には配線パターン１４が形成され、該配線パ
ターン１４はビア１６を介してセラミック基板１２下面
側に所要配置で形成されたランド（外部端子）１８に接
続されている。半導体チップ１０はAuバンプ２０とAgPd
ペースト２２を介して配線パターン１４に接続され、半
導体チップ１０とセラミック基板１２との間の隙間には
樹脂２４が封止される。
【０００３】
【発明が解決しようとする課題】上記半導体装置によれ
ば小型化が達成されるが、セラミック基板１０を用いた
り、Auバンプ２０を用いたりしているので高価となる。
そこで、本発明は上記問題点を解決すべくなされたもの
であり、その目的とするところは、簡易な構成で製造が
容易となり、安価にできる半導体装置を提供するにあ
る。
【０００４】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、半導体チップ
の、電極を露出してパッシベーション膜が形成された面
上に、感光性を有する第１の絶縁皮膜が形成され、該第
１の絶縁皮膜に、該第１の絶縁皮膜を露光・現像するこ
とにより、前記電極を露出する透孔が形成され、前記第
１の絶縁皮膜の表面に、前記透孔を通して前記電極に電
気的に接続する配線パターンが形成され、該配線パター
ン上に、感光性を有する第２の絶縁皮膜が形成され、該
第２の絶縁皮膜に、該第２の絶縁皮膜を露光・現像する
ことにより、前記配線パターンの外部接続端子接合部を
露出する透孔が形成され、該外部接続端子接合部に、外
部接続端子が形成されていることを特徴とする。また、
半導体チップの、電極を露出してパッシベーション膜が
形成された面上に、感光性を有する絶縁皮膜を介して配
線パターンが多層に形成された半導体装置であって、前
記各々の絶縁皮膜に、該絶縁皮膜を露光・現像すること
により下層の配線パターンと接続する部位あるいは前記
電極を露出する透孔が形成され、該絶縁皮膜に、前記透
孔を通して前記下層の配線パターンあるいは電極に電気
的に接続する配線パターンが形成され、最外層の絶縁皮
膜に前記配線パターンの外部接続端子接合部を露出する
透孔が形成され、前記外部接続端子接合部に外部接続端
子が形成されていることを特徴とする。 また、半導体チ
ップの、電極を露出してパッシベーション膜が形成され
た面上に、第１の絶縁皮膜が形成され、該第１の絶縁皮
膜に、前記電極を露出する透孔が形成され、前記第１の
絶縁皮膜の表面に、前記透孔を通して前記電極に電気的
に接続する配線パターンが形成され、該配線パターン上
に、第２の絶縁皮膜が形成され、該第２の絶縁皮膜に、
前記配線パターンの外部接続端子接合部を露出する透孔
が形成され、前記第２の絶縁皮膜の透孔から露出する外
部接続端子接合部に、はんだボールを配置し、該はんだ
ボールをリフローすることにより、外部接続端子として
のバンプが形成されていることを特徴とする。 また、半
導体チップの、電極を露出してパッシベーション膜が形
成された面上に、絶縁皮膜を介して配線パターンが多層
に形成された半導体装置であって、前 記各々の絶縁皮膜
に、下層の配線パターンと接続する部位あるいは前記電
極を露出する透孔が形成され、該絶縁皮膜に、前記透孔
を通して前記下層の配線パターンあるいは電極に電気的
に接続する配線パターンが形成され、最外層の絶縁皮膜
に前記配線パターンの外部接続端子接合部を露出する透
孔が形成され、前記最外層の絶縁皮膜の透孔から露出す
る外部接続端子接合部に、はんだボールを配置し、該は
んだボールをリフローすることにより、外部接続端子と
してのバンプが形成されていることを特徴とする。 ま
た、半導体チップの、電極を露出してパッシベーション
膜が形成された面上に、ゴム状の弾性を有する第１の絶
縁皮膜が形成され、該第１の絶縁皮膜に、前記電極を露
出する透孔が形成され、前記第１の絶縁皮膜の表面に、
前記透孔を通して前記電極に電気的に接続する配線パタ
ーンが形成され、該配線パターン上に、ゴム状の弾性を
有する第２の絶縁皮膜が形成され、該第２の絶縁皮膜
に、前記配線パターンの外部接続端子接合部を露出する
透孔が形成され、該外部接続端子接合部に、外部接続端
子が形成されていることを特徴とする。 また、半導体チ
ップの、電極を露出してパッシベーション膜が形成され
た面上に、ゴム状の弾性を有する絶縁皮膜を介して配線
パターンが多層に形成された半導体装置であって、前記
各々の絶縁皮膜に、下層の配線パターンと接続する部位
あるいは前記電極を露出する透孔が形成され、該絶縁皮
膜に、前記透孔を通して前記下層の配線パターンあるい
は電極に電気的に接続する配線パターンが形成され、最
外層の絶縁皮膜に前記配線パターンの外部接続端子接合
部を露出する透孔が形成され、前記外部接続端子接合部
に外部接続端子が形成されていることを特徴とする。 ま
た、半導体チップの、電極を露出してパッシベーション
膜が形成された面上に、第１の絶縁皮膜が形成され、該
第１の絶縁皮膜に、前記電極を露出する透孔が形成さ
れ、前記第１の絶縁皮膜の表面に、前記透孔を通して前
記電極に電気的に接続する配線パターンが形成されると
ともに、コンデンサあるいは抵抗等の回路用素子が形成
され、該配線パターン上に、第２の絶縁皮膜が形成さ
れ、該第２の絶縁皮膜に、前記配線パターンの外部接続
端子接合部を露出する透孔が形成され、該外部接続端子
接合部に、外部接続端子が形成されていることを特徴と
する 。 また、半導体チップの、電極を露出してパッシベ
ーション膜が形成された面上に、絶縁皮膜を介して配線
パターンが多層に形成された半導体装置であって、前記
各々の絶縁皮膜に、下層の配線パターンと接続する部位
あるいは前記電極を露出する透孔が形成され、該絶縁皮
膜に、前記透孔を通して前記下層の配線パターンあるい
は電極に電気的に接続する配線パターンが形成されると
ともに、コンデンサあるいは抵抗等の回路用素子が形成
され、最外層の絶縁皮膜に前記配線パターンの外部接続
端子接合部を露出する透孔が形成され、該外部接続端子
接合部に、外部接続端子が形成されていることを特徴と
する。 また、半導体チップの、電極を露出してパッシベ
ーション膜が形成された面の、該パッシベーション膜の
表面に金属層が形成され、該金属層上に、第１の絶縁皮
膜が形成され、該第１の絶縁皮膜に前記電極を露出する
透孔が形成されていることを特徴とする。 また、前記半
導体チップを複数備え、該複数の半導体チップ面に共通
の絶縁皮膜が形成され、前記複数の半導体チップの所要
の電極同士が前記配線パターンにより接続され、前記配
線パターンを含む前記絶縁皮膜の表面に共通の絶縁皮膜
が形成されていることを特徴とする。 また、前記外部接
続端子が、絶縁皮膜に形成された透孔の底面、内壁面お
よび周縁部を被覆して形成されたランドを介して外部接
続端子接合部に接続されていることを特徴とする。 ま
た、前記半導体チップの電極が形成された面と反対側の
面にヒートシンクまたはヒートスプレッダーが固着され
ていることを特徴とする。 また、半導体チップが多数作
り込まれたウェハーの、電極を露出してパッシベーショ
ン膜が形成された面上に、感光性を有する第１の絶縁皮
膜を形成し、該第１の絶縁皮膜を露光・現像することに
より、第１の絶縁皮膜に前記電極を露出する透孔を形成
し、次いで、第１の絶縁皮膜の表面に、前記透孔を通し
て前記電極に電気的に接続する配線パターンを形成し、
該配線パターン上に、感光性を有する第２の絶縁皮膜を
形成し、該第２の絶縁皮膜に、該第２の絶縁皮膜を露光
・現像することにより、前記配線パターンの外部接続端
子接合部を露出する透孔を形 成し、該外部接続端子接合
部に、外部接続端子を形成し、ウェハーを個片の半導体
装置に分離することを特徴とする。 また、半導体チップ
が多数作り込まれたウェハーの、電極を露出してパッシ
ベーション膜が形成された面上に、感光性を有する絶縁
皮膜を介して配線パターンを多層に形成し、前記配線パ
ターンに電気的に接続して外部接続端子を形成した後、
ウェハーを個片の半導体装置に分離する半導体装置の製
造方法であって、前記各々の感光性を有する絶縁皮膜を
露光・現像することにより下層の配線パターンと接続す
る部位あるいは前記電極を露出する透孔を形成し、前記
各々の絶縁皮膜に、前記透孔を通して下層の配線パター
ンあるいは電極に電気的に接続する配線パターンを形成
し、最外層の絶縁皮膜に前記配線パターンの外部接続端
子接合部を露出する透孔を形成した後、前記外部接続端
子接合部に外部接続端子を形成することを特徴とする。
また、半導体チップが多数作り込まれたウェハーの、電
極を露出してパッシベーション膜が形成された面上に、
第１の絶縁皮膜を形成し、該第１の絶縁皮膜に、前記電
極を露出する透孔を形成し、次いで、第１の絶縁皮膜の
表面に、前記透孔を通して前記電極に電気的に接続する
配線パターンを形成し、該配線パターン上に、第２の絶
縁皮膜を形成し、該第２の絶縁皮膜に、前記配線パター
ンの外部接続端子接合部を露出する透孔を形成し、該第
２の絶縁皮膜の透孔から露出する外部接続端子接合部
に、はんだボールを配置し、該はんだボールをリフロー
することにより、外部接続端子としてのバンプを形成
し、前記ウェハーを個片の半導体装置に分離することを
特徴とする。 また、半導体チップが多数作り込まれたウ
ェハーの、電極を露出してパッシベーション膜が形成さ
れた面上に、絶縁皮膜を介して配線パターンを多層に形
成し、前記配線パターンに電気的に接続して外部接続端
子を形成した後、ウェハーを個片の半導体装置に分離す
る半導体装置の製造方法であって、前記各々の絶縁皮膜
に、下層の配線パターンと接続する部位あるいは前記電
極を露出する透孔を形成し、前記絶縁皮膜に、前記透孔
を通して下層の配線パターンあるいは電極に電気的に接
続する配線パターンを形成し、最外層の絶縁皮膜に、前
記配線パターンの外部接続端子接合部を露出する透孔を
形成した後、該絶縁皮膜の透孔から露出 する外部接続端
子接合部に、はんだボールを配置し、該はんだボールを
リフローすることにより、外部接続端子としてのバンプ
を形成することを特徴とする。 また、半導体チップが多
数作り込まれたウェハーの、電極を露出してパッシベー
ション膜が形成された面上に、ゴム状の弾性を有する第
１の絶縁皮膜を形成し、該第１の絶縁皮膜に、前記電極
を露出する透孔を形成し、次いで、第１の絶縁皮膜の表
面に、前記透孔を通して前記電極に電気的に接続する配
線パターンを形成し、該配線パターン上に、ゴム状の弾
性を有する第２の絶縁皮膜を形成し、該第２の絶縁皮膜
に、前記配線パターンの外部接続端子接合部を露出する
透孔を形成し、該外部接続端子接合部に、外部接続端子
を形成し、前記ウェハーを個片の半導体装置に分離する
ことを特徴とする。 また、半導体チップが多数作り込ま
れたウェハーの、電極を露出してパッシベーション膜が
形成された面上に、ゴム状の弾性を有する絶縁皮膜を介
して配線パターンを多層に形成し、前記配線パターンに
電気的に接続して外部接続端子を形成した後、ウェハー
を個片の半導体装置に分離する半導体装置の製造方法で
あって、前記各々のゴム状の弾性を有する絶縁皮膜に、
下層の配線パターンと接続する部位あるいは前記電極を
露出する透孔を形成し、前記各々の絶縁皮膜に、前記透
孔を通して下層の配線パターンあるいは電極に電気的に
接続する配線パターンを形成し、最外層の絶縁皮膜に前
記配線パターンの外部接続端子接合部を露出する透孔を
形成した後、前記外部接続端子接合部に外部接続端子を
形成することを特徴とする。 また、半導体チップが多数
作り込まれたウェハーの、電極を露出してパッシベーシ
ョン膜が形成された面の、該パッシベーション膜の表面
に金属層を形成し、該金属層上に、第１の絶縁皮膜を形
成し、該第１の絶縁皮膜に、前記電極を露出する透孔を
形成し、前記第１の絶縁皮膜の表面に、前記透孔を通し
て前記電極に電気的に接続する配線パターンを形成し、
該配線パターン上に、第２の絶縁皮膜を形成し、該第２
の絶縁皮膜に、前記配線パターンの外部接続端子接合部
を露出する透孔を形成し、該外部接続端子接合部に、外
部接続端子を形成し、前記ウェハーを個片の半導体装置
に分離することを特徴とする。 また、半導体チップが多
数作り込まれたウェハーの、電極を露出してパッシベ ー
ション膜が形成された面上に、絶縁皮膜を介して配線パ
ターンを多層に形成し、前記配線パターンに電気的に接
続して外部接続端子を形成した後、ウェハーを個片の半
導体装置に分離する半導体装置の製造方法であって、前
記パッシベーション膜の表面に金属層を形成し、該金属
層上に、第１の絶縁皮膜を形成し、該第１の絶縁皮膜
に、前記電極を露出する透孔を形成し前記第１の絶縁皮
膜の表面に、前記透孔を通して前記電極に電気的に接続
する配線パターンを形成した後、該配線パターン上に、
層間で配線パターンを電気的に接続して配線パターンを
積層して形成することを特徴とする。
【０００５】
【作用】本発明に係る半導体装置によれば、第１、第２
の絶縁皮膜および多層に形成された配線パターンの層間
に形成される絶縁皮膜は薄く形成できるので、薄い半導
体装置に形成でき、コストの低減化も図れる。第１、第
２の絶縁皮膜および多層に形成された配線パターンの層
間に形成される絶縁皮膜は硬度がそれほど高くないの
で、半導体チップ表面を保護したり、半導体チップと実
装基板との間に生じる熱的または機械的応力を緩和する
緩衝層としても機能するという効果を奏する。また複数
の半導体チップの所要の電極同士を電気的に接続するこ
とで信号の遅延防止等の電気的特性の向上が図れ、また
配線パターンを含む絶縁皮膜の表面に共通に絶縁皮膜を
形成することで製造も容易となる効果を奏する。また、
本発明に係る半導体装置の製造方法によれば、チップサ
イズの半導体装置を容易に得ることができ、金属層を設
けた場合にはネガティブ型の半導体装置の製造にとくに
有効である。
【０００６】
【発明の実施の形態】以下、本発明の好適な実施形態を
添付図面に基づいて詳細に説明する。図１は半導体装置
３０の断面図を示す。３２は半導体チップ、３４はSiO2
等からなるパッシベーション膜、３６は半導体チップ３
２に作り込まれた電極であるAlパッドである。Alパッド
３６の部位のパッシベーション膜３４は形成されず、Al
パッド３６は露出している。Alパッド３６は所要のパタ
ーンで半導体チップ３２上に多数形成されている。３８
は第１の絶縁皮膜であり、パッシベーション膜３４を覆
って形成されている。この第１の絶縁皮膜３８は感光性
ポリイミド等の感光性レジストを用いて形成できる。な
お、場合によっては、半導体チップ３２にパッシベーシ
ョン膜を設けずに、第１の絶縁皮膜３８にパッシベーシ
ョン膜の機能を兼ねさせても良い。
【０００７】４０は配線パターンであり、Alパッド３６
と電気的に接続されて、所要のパターンで第１の絶縁皮
膜３８上に形成されている。配線パターン４０は、スパ
ッタリングによりCuまたはAl皮膜を第１の絶縁皮膜３８
上およびAlパッド３６上に形成し、このCuまたはAl皮膜
をエッチングして所要パターンに形成される。また銅箔
等の金属箔を貼着し、エッチングしてパターンを形成し
てもよい。４２は第２の絶縁皮膜であり、第１の絶縁皮
膜３８および配線パターン４０を覆って形成されてい
る。第２の絶縁皮膜４２は保護膜であり、ポリイミド等
の種々の材質の感光性ソルダーレジストを用いることが
できる。
【０００８】第２の絶縁皮膜４２の各配線パターン４０
に対応する適宜部位には、例えば第２の絶縁皮膜４２上
にマトリックス状の配置となるように透孔４４が形成さ
れている（透孔４４により露出する配線パターン４０の
部分が外部接続端子接合部４０ａ）。４６は外部接続端
子であるバンプであり、各透孔４４を通じて各外部接続
端子接合部４０ａに電気的に接続して配置され、第２の
絶縁皮膜４２上に突出して外部接続端子に形成されてい
る。バンプ４６は図示のごとくボールバンプに形成する
こともできるが、平坦なランド状その他の形状に形成で
きる。また、バンプ状に形成するかわりにリードピンを
接合して外部接続端子とすることもできる。４８は保護
膜であり、半導体チップ３２、パッシベーション膜３
４、第１の絶縁皮膜３８の側壁を覆って形成され、各層
の境界からの湿気の進入等を防止する。保護膜４８は第
１の絶縁皮膜３８と同材質のものを用い、第１の絶縁皮
膜３８を形成するとき同時に形成するようにすると好適
である。なお、保護膜４８は必ずしも設けなくともよ
い。また保護膜に代えて金属等よりなる枠体を固着して
もよい。
【０００９】本実施形態の半導体装置は上記のように形
成されているので、半導体チップ３２と同サイズの半導
体装置３０として形成できる。またインターポーザとな
る第１および第２の絶縁皮膜３８、４２は薄く形成でき
るので、薄い半導体装置３０に形成できる。第１、第２
の絶縁皮膜３８、４２は硬度がそれほど高くないので、
半導体チップ３２表面を保護したり、半導体チップと実
装基板との間に生じる応力を緩和する緩衝層としても機
能する。なお、半導体チップ３２の電極が形成された面
と反対側の面は露出させて放熱性を高めるようにすると
好適である。さらに放熱性を向上させるために、ヒート
シンクまたはヒートスプレッダーを固着してもよい。
【００１０】図２は上記半導体装置３０の製造工程の一
例を示す。まず半導体チップ３２が多数作り込まれたウ
ェハー（図示せず）表面上に第１の絶縁皮膜３８を形成
するための感光性レジスト（感光性ポリイミド）を塗布
する。次いで、感光性レジストの仮焼をすると共に、Al
パッド３６の部分の感光性レジストを取り除く為に、公
知のフォトリソグラフィー工程により、露光、現像を行
い、焼成して第１の絶縁皮膜３８を形成する。次に銅の
スパッタリングを行い、第１の絶縁皮膜３８上およびAl
パッド３６上に銅皮膜を形成する（銅皮膜は配線パター
ンを形成するための導体層として設けるもので、アルミ
ニウム皮膜等を形成してもよい）。銅皮膜上にさらに銅
めっきを施すことによって導通を良好にさせることがで
きる。なお銅皮膜は蒸着等その他の方法によって形成し
てもよい。
【００１１】銅皮膜上に感光性レジストを塗布し、露
光、現像、焼成してレジストパターンを形成し、このレ
ジストパターンをマスクとしてエッチングして配線パタ
ーン４０を形成する。その後レジストパターンは剥離す
る。次に第２の絶縁皮膜４２を形成すべく、第１の絶縁
皮膜３８上および配線パターン４０上に感光性レジスト
（感光性ソルダーレジスト）を塗布し、露光、現像して
透孔４４を形成する。この透孔４４内にはんだボール
（バンプ４６）を配置し、リフローしてはんだボールを
配線パターン４０上に固定する。なお、バンプはNiめっ
き、Auめっきを施して、Ni-Au バンプを形成することに
より設けてもよい。上記のように処理したウェハーをス
ライスして個片の半導体装置３０を形成する。必要に応
じて半導体装置３０の側壁にレジストを塗布し、乾燥さ
せて保護膜４８を形成する。上記のようにウェハー上に
同時に作り込むことにより、一時に多数の半導体装置３
０を形成することができ、コストの低減化が図れる。な
お、ウェハーをスライスして個片の半導体チップ３２に
形成した後、上記と同様の工程で半導体装置３０に完成
させてもよい。
【００１２】本実施形態では第１の絶縁皮膜３８および
第２の絶縁皮膜４２を形成するため感光性ポリイミド、
感光性ソルダーレジストを使用したがこれら第１の絶縁
皮膜３８、第２の絶縁皮膜４２としては種々の素材が使
用でき、ポリイミド系樹脂の他、エポキシ系樹脂、シリ
コーン系樹脂等を使用することができ、各絶縁皮膜で適
宜樹脂を選択して使用することができる。シリコーン樹
脂の場合はゴム状の弾性を有するので、特に半導体チッ
プと実装基板との間に生じる応力を緩和することができ
る。
【００１３】図３は半導体装置３０の第２の実施形態を
示す。本実施形態では、複数の半導体チップ３２をヒー
トスプレッダ等の共通の基板４７上に搭載し、該複数の
半導体チップ３２上に、前記と同様にして共通の第１の
絶縁皮膜３８を形成し、該絶縁皮膜３８上に各半導体チ
ップ３２に対応する各配線パターン４０と、隣接する半
導体チップ３２を電気的に接続するための電極３６同士
間を接続する配線パターン４５とを前記実施形態と同様
にして形成し、その上に前記と同様にして共通の第２の
絶縁皮膜４２を形成し、各配線パターン４０の外部接続
端子接合部４０ａにバンプ４６を形成するようにしたも
のである。すなわち複数の半導体チップ３２を用いた１
つの半導体装置３０に形成したものである。複数の半導
体チップ３２としては、例えばＭＰＵとキャッシュメモ
リ、複数のメモリ同士などを連接できる。
【００１４】本実施形態では、複数の半導体チップを共
通の基板上に形成し、接続パッド間を電気的に接続した
ので、配線を短くでき、信号の遅延防止等の電気的特性
に優れた半導体装置（マルチチップモジュール）を提供
し得る。また第１および第２の絶縁皮膜を共通にして形
成することで製造も容易となる。なお複数の半導体チッ
プ３２の側面を共通の枠体（図示せず）で保持すれば、
半導体チップを共通の基板４７上にのせる必要はない。
また複数の半導体チップを共通のウェハー上に形成する
ようにすることもできる。本実施形態の半導体装置３０
も上記と同様の工程で製造できる。
【００１５】図４は上記の半導体装置の製造工程におい
て、透孔４４内にはんだボール（バンプ４６）を配置し
て配線パターン４０上に固定する際に、透孔４４の内面
および透孔４４の周縁にあらかじめランド５０を設けて
からはんだボールを固定した例を示す。ランド５０を形
成するには、透孔４４を有する第２の絶縁皮膜４２を形
成した後、絶縁皮膜４２の表面に銅等をスパッタリング
して金属層を形成し、フォトリソグラフィ工程により透
孔４４の内部と周縁部のみ金属層を残すようにエッチン
グすればよい。ランド５０は底面で配線パターン４０の
外部端子接合部４０ａに接続し透孔４４の内壁面および
周縁部を被覆していることにより、透孔４４にランド５
０を設けない場合に比較してはんだボール（バンプ４
６）は透孔４４の内面全体と接合し確実に取り付けられ
る。また、はんだボールと配線パターン４０との電気的
導通が確実になる。なお、金属層をエッチングしてラン
ド５０を形成した後、ランド５０の表面に保護めっきと
してニッケルめっき、金めっきを施すとさらに確実にバ
ンプ４６を接合することができる。
【００１６】図５は配線パターン４０を多層形成した半
導体装置の例を示す。この実施形態の半導体装置は第１
の絶縁皮膜３８と第２の絶縁皮膜４２に加えて、第３の
絶縁皮膜５２と第４の絶縁皮膜５４を有する。第２の絶
縁皮膜４２の表面には第１の絶縁皮膜３８の表面に設け
た配線パターン４０と電気的に導通する配線パターン４
０ｂが設けられ、第３の絶縁皮膜５２の表面には配線パ
ターン４０ｂと電気的に導通する配線パターン４０ｃが
設けられている。第４の絶縁皮膜５４には配線パターン
４０ｃに電気的に導通してランド５０が取り付けられ、
ランド５０にバンプ４６が接合されている。
【００１７】各層間の配線パターン４０を電気的に接続
する方法としては、前述した実施形態で第１の絶縁皮膜
３８と第２の絶縁皮膜４２を形成して配線パターン４０
とランド５０とを接続する方法がそのまま適用できる。
すなわち、絶縁皮膜を形成するためポリイミド系あるい
はエポキシ系等の感光性レジストを塗布し、露光、現像
することにより層間で配線パターン４０を接続する部位
に透孔を形成した後、絶縁皮膜の表面に銅等の導体金属
をスパッタリングあるいは蒸着により形成し、形成され
た導体層をエッチングすることにより下層の配線パター
ン４０と電気的に接続しつつ配線パターンを形成する。
次層についても、同様に当該絶縁皮膜上に感光性レジス
トを塗布し、表面を平坦にし、露光、現像して透孔を形
成し、絶縁皮膜上に導体層を形成し、エッチングして当
該層上に配線パターンを形成する。
【００１８】このように、絶縁皮膜を介して電気的導通
をとりながら配線パターン４０を多層に形成することが
できる。図５に示す実施形態では最外層である第４の絶
縁皮膜５４にランド５０を形成してはんだボール（バン
プ４６）を接合している。このように配線パターン４０
を多層形成することにより、配線パターン４０を形成す
る自由度が大きくなる。図６は配線パターン４０を多層
形成した場合の応用例として、コンデンサ５６あるいは
抵抗５８といった回路用素子を組み込んだ例を示す。配
線パターン４０を多層形成した場合はこのように回路用
素子を組み込むことが容易になり、より多用途の半導体
装置として提供することが可能になる。コンデンサや抵
抗は、スパッタリング等の薄膜工程によりつくり込むこ
とができる。
【００１９】上述した各半導体装置の製造工程において
は絶縁皮膜を形成するために感光性レジストを使用し、
フォトリソグラフィー工程により絶縁皮膜に透孔４４を
形成したり絶縁皮膜の表面に配線パターンを形成したり
する。このフォトリソグラフィー工程では露光に紫外線
が使用されることから、実際の半導体装置の製造工程に
おいては紫外線の露光によって半導体素子に形成された
回路が損傷されないようにする必要がある。なお、この
紫外線による露光が半導体チップに悪影響を与えるのは
ネガティブ型の感光性レジストを使用する場合である。
ネガティブ型の感光性レジストでは露光した部位が現像
時に溶解しない部位となるから、露光する際には後工程
で溶解除去する部位をマスクし、最終的に残す部位を露
光する。たとえば、図７に示すようにパッシベーション
膜３４上に第１の絶縁皮膜３８を形成する場合は、感光
性レジストを塗布した後、Alパッド３６をマスクしてこ
れ以外の範囲を露光する。このため、マスクしたAlパッ
ド３６以外の範囲に紫外線が照射され、感光性レジスト
とパッシベーション膜３４を通して半導体チップ３２の
表面まで紫外線が透過し、これによって半導体チップ３
２が損傷される場合がある。
【００２０】なお、ポジティブ型の感光性レジストは露
光した部位が溶解除去される。したがって、上記の第１
の絶縁皮膜３８でAlパッド３６の部分に透孔を形成する
例では、感光性レジストを塗布した後、Alパッド３６以
外の範囲をマスクしてAlパッド３６部分にのみ紫外線を
照射する。Alパッド３６の部分には回路が形成されてい
ないから、この紫外線照射によって半導体チップ３２の
回路が損傷される心配はない。なお、第１の絶縁皮膜３
８や第２の絶縁皮膜４２の表面に配線パターン４０を形
成するためのフォトリソグラフィー工程においても、ポ
ジティブ型の感光性レジストを使用する場合は、かなら
ず配線パターン４０を形成するための銅層等の金属層が
下地にある部分に紫外線照射を行うから、半導体チップ
３２の回路が損傷される心配はない。
【００２１】上記のネガティブ型の感光性レジストを使
用するフォトリソグラフィー工程で半導体チップ３２が
損傷を受けることを防止する方法としては、図８に示す
ようにパッシベーション膜３４の表面にフォトリソグラ
フィー工程で使用する紫外線を遮蔽する紫外線遮蔽層６
０を設ける方法が有効である。紫外線遮蔽層６０は半導
体チップ３２に形成された回路を紫外線から保護するも
ので、図８に示すようにAlパッド３６を除く範囲につい
て第１の絶縁皮膜３８を形成する前に設ける。紫外線遮
蔽層６０はＣｒ金属層、Ｃｕ金属層、あるいはＣｒ金属
層−Ｎｉ金属層−Ｃｕ金属層等の複数の金属層によって
形成する。Ｃｒ金属層を用いる場合は０．１μｍ程度の
厚さで十分紫外線遮蔽の機能がある。紫外線遮蔽層６０
を形成する場合は、まず半導体チップ３２のパッシベー
ション膜３４上にスパッタリングあるいは蒸着等によっ
てＣｒ金属層等を形成し、その表面にAlパッド３６部分
のみ露出させたエレジストパターンを形成し、レジスト
パターンをマスクとしてＣｒ金属層等をエッチングする
ことによって形成する。
【００２２】上記の紫外線遮蔽層６０を設けておけば、
ネガティブ型の感光性レジストを使用して絶縁皮膜を形
成する場合であってもフォトリソグラフィー工程で半導
体チップ３２が紫外線によって損傷を受ける心配がな
く、任意のパターンで紫外線照射することができる。図
９は、第１の絶縁皮膜３８を形成するためネガティブ型
の感光性レジストを塗布して露光している状態を示す。
感光性レジストの下層に設けた紫外線遮蔽層６０によっ
て紫外線が遮蔽され半導体チップ３２の回路を保護して
露光することができる。第１の絶縁皮膜３８の表面に配
線パターン４０を設けた後、さらに第２の絶縁皮膜４２
を形成する場合の露光についても同様である。図１０は
図４に示す半導体装置の形成例で紫外線遮蔽層６０を設
けて得られた半導体装置を示している。図４に示す実施
形態とはパッシベーション膜３４上に紫外線遮蔽層６０
を設けた点のみ相違している。配線パターン４０を多層
形成する半導体装置の場合も同様に紫外線遮蔽層６０を
設けて形成することができる。なお、紫外線遮蔽層６０
を設けた場合でももちろん、ネガティブ型の感光性レジ
ストに限らずポジティブ型の感光性レジストを使用して
かまわない。
【００２３】
【発明の効果】本発明に係る半導体装置によれば、上述
したように、第１、第２の絶縁皮膜および多層に形成さ
れた配線パターンの層間に形成される絶縁皮膜は薄く形
成できるので、薄い半導体装置に形成でき、コストの低
減化も図れる。第１、第２の絶縁皮膜および多層に形成
された配線パターンの層間に形成される絶縁皮膜は硬度
がそれほど高くないので、半導体チップ表面を保護した
り、半導体チップと実装基板との間に生じる熱的または
機械的応力を緩和する緩衝層としても機能する。また複
数の半導体チップの所要の電極同士を電気的に接続する
ことで信号の遅延防止等の電気的特性の向上が図れ、ま
た配線パターンを含む絶縁皮膜の表面に共通に絶縁皮膜
を形成することで製造も容易となる効果を奏する。ま
た、本発明に係る半導体装置の製造方法によれば、チッ
プサイズの半導体装置を容易に得ることができ、配線パ
ターンを多層形成するこおｔによって配線パターンを形
成する自由度を増大させることができ、金属層を設けた
ものではとくにネガティブ型の感光性レジストを使用し
て製造する場合に好適である等の著効を奏する。
【図面の簡単な説明】
【図１】半導体装置の第１の実施形態を示した断面図で
ある。
【図２】半導体装置の製造工程図である。
【図３】半導体装置の第２の実施形態を示した断面図で
ある。
【図４】バンプ接合部にランドを形成した半導体装置の
実施形態を示した断面図である。
【図５】配線パターンを多層形成した半導体装置の実施
形態を示した断面図である。
【図６】回路用素子を組み込んだ半導体装置の実施形態
を示した断面図である。
【図７】感光性レジストを露光する様子を示した断面図
である。
【図８】パッシベーション膜上に紫外線遮蔽層を設けた
断面図である。
【図９】第１の絶縁皮膜を形成する際の露光の様子を示
した断面図である。
【図１０】紫外線遮蔽層を設けた半導体装置の実施形態
を示した断面図である。
【図１１】従来の半導体装置の一例を示す断面図であ
る。
【符号の説明】
３０ 半導体装置 ３２ 半導体チップ ３４ パッシベーション膜 ３６ Alパッド ３８ 第１の絶縁皮膜 ４０、４０ｂ、４０ｃ 配線パターン ４０ａ 外部接続端子接合部 ４２ 第２の絶縁皮膜 ４４ 透孔 ４８ 保護膜 ５０ ランド ５２ 第３の絶縁皮膜 ５４ 第４の絶縁皮膜 ５６ コンデンサー ５８ 抵抗 ６０ 紫外線遮蔽層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/60

Claims (20)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップの、電極を露出してパッシ
    ベーション膜が形成された面上に、感光性を有する第１
    の絶縁皮膜が形成され、 該第１の絶縁皮膜に、該第１の絶縁皮膜を露光・現像す
    ることにより、前記電極を露出する透孔が形成され、 前記第１の絶縁皮膜の表面に、前記透孔を通して前記電
    極に電気的に接続する配線パターンが形成され、 該配線パターン上に、感光性を有する第２の絶縁皮膜が
    形成され、該第２の絶縁皮膜に、該第２の絶縁皮膜を露光・現像す
    ることにより、前記配線パターンの外部接続端子接合部
    を露出する透孔が形成され、 該 外部接続端子接合部に、外部接続端子が形成されてい
    ることを特徴とする半導体装置。
  2. 【請求項２】 半導体チップの、電極を露出してパッシ
    ベーション膜が形成された面上に、感光性を有する絶縁
    皮膜を介して配線パターンが多層に形成された半導体装
    置であって、 前記各々の絶縁皮膜に、該絶縁皮膜を露光・現像するこ
    とにより下層の配線パターンと接続する部位あるいは前
    記電極を露出する透孔が形成され、 該絶縁皮膜に、前記透孔を通して前記下層の配線パター
    ンあるいは電極に電気的に接続する配線パターンが形成
    され、 最外層の絶縁皮膜に前記配線パターンの外部接続端子接
    合部を露出する透孔が形成され、前記外部接続端子接合
    部に外部接続端子が形成されている ことを特徴とする半
    導体装置。
  3. 【請求項３】 半導体チップの、電極を露出してパッシ
    ベーション膜が形成された面上に、第１の絶縁皮膜が形
    成され、 該第１の絶縁皮膜に、前記電極を露出する透孔が形成さ
    れ、 前記第１の絶縁皮膜の表面に、前記透孔を通して前記電
    極に電気的に接続する配線パターンが形成され、 該配線パターン上に、第２の絶縁皮膜が形成され、 該第２の絶縁皮膜に、前記配線パターンの外部接続端子
    接合部を露出する透孔 が形成され、 前記第２の絶縁皮膜の透孔から露出する外部接続端子接
    合部に、はんだボールを配置し、該はんだボールをリフ
    ローすることにより、外部接続端子としてのバンプが形
    成されている ことを特徴とする半導体装置。
  4. 【請求項４】 半導体チップの、電極を露出してパッシ
    ベーション膜が形成された面上に、絶縁皮膜を介して配
    線パターンが多層に形成された半導体装置であって、 前記各々の絶縁皮膜に、下層の配線パターンと接続する
    部位あるいは前記電極を露出する透孔が形成され、 該絶縁皮膜に、前記透孔を通して前記下層の配線パター
    ンあるいは電極に電気的に接続する配線パターンが形成
    され、 最外層の絶縁皮膜に前記配線パターンの外部接続端子接
    合部を露出する透孔が形成され、 前記最外層の絶縁皮膜の透孔から露出する外部接続端子
    接合部に、はんだボールを配置し、該はんだボールをリ
    フローすることにより、外部接続端子としてのバンプが
    形成されている ことを特徴とする半導体装置。
  5. 【請求項５】 半導体チップの、電極を露出してパッシ
    ベーション膜が形成された面上に、ゴム状の弾性を有す
    る第１の絶縁皮膜が形成され、 該第１の絶縁皮膜に、前記電極を露出する透孔が形成さ
    れ、 前記第１の絶縁皮膜の表面に、前記透孔を通して前記電
    極に電気的に接続する配線パターンが形成され、 該配線パターン上に、ゴム状の弾性を有する第２の絶縁
    皮膜が形成され、 該第２の絶縁皮膜に、前記配線パターンの外部接続端子
    接合部を露出する透孔が形成され、 該外部接続端子接合部に、外部接続端子が 形成されてい
    ることを特徴とする半導体装置。
  6. 【請求項６】 半導体チップの、電極を露出してパッシ
    ベーション膜が形成された面上に、ゴム状の弾性を有す
    る絶縁皮膜を介して配線パターンが多層に形成された半
    導体装置であって、 前記各々の絶縁皮膜に、下層の配線パターンと接続する
    部位あるいは前記電極を露出する透孔が形成され、 該絶縁皮膜に、前記透孔を通して前記下層の配線パター
    ンあるいは電極に電気的に接続する配線パターンが形成
    され、 最外層の絶縁皮膜に前記配線パターンの外部接続端子接
    合部を露出する透孔が形成され、前記外部接続端子接合
    部に 外部接続端子が形成されていることを特徴とする半
    導体装置。
  7. 【請求項７】 半導体チップの、電極を露出してパッシ
    ベーション膜が形成された面上に、第１の絶縁皮膜が形
    成され、 該第１の絶縁皮膜に、前記電極を露出する透孔が形成さ
    れ、 前記第１の絶縁皮膜の表面に、前記透孔を通して前記電
    極に電気的に接続する配線パターンが形成されるととも
    に、コンデンサあるいは抵抗等の回路用素子が形成さ
    れ、 該配線パターン上に、第２の絶縁皮膜が形成され、 該第２の絶縁皮膜に、前記配線パターンの外部接続端子
    接合部を露出する透孔が形成され、該外部接続端子接合
    部に、外部接続端子が形成されていることを特徴とする
    半導体装置。
  8. 【請求項８】 半導体チップの、電極を露出してパッシ
    ベーション膜が形成された面上に、絶縁皮膜を介して配
    線パターンが多層に形成された半導体装置であって、 前記各々の絶縁皮膜に、下層の配線パターンと接続する
    部位あるいは前記電極を露出する透孔が形成され、 該絶縁皮膜に、前記透孔を通して前記下層の配線パター
    ンあるいは電極に電気的に接続する配線パターンが形成
    されるとともに、コンデンサあるいは抵抗等の回路用素
    子が形成され、 最外層の絶縁皮膜に前記配線パターンの外部接続端子接
    合部を露出する透孔が形成され、該外部接続端子接合部
    に、外部接続端子が形成されていることを特徴とする半
    導体装置。
  9. 【請求項９】 半導体チップの、電極を露出してパッシ
    ベーション膜が形成 された面の、該パッシベーション膜
    の表面に金属層が形成され、 該金属層上に、第１の絶縁皮膜が形成され、 該第１の絶縁皮膜に前記電極を露出する透孔が形成され
    ていることを特徴とする請求項１〜８のいずれか一項記
    載の半導体装置。
  10. 【請求項１０】 前記半導体チップを複数備え、該複数
    の半導体チップ面に共通の絶縁皮膜が形成され、前記複
    数の半導体チップの所要の電極同士が前記配線パターン
    により接続され、前記配線パターンを含む前記絶縁皮膜
    の表面に共通の絶縁皮膜が形成されていることを特徴と
    する請求項１〜９のいずれか一項記載の半導体装置。
  11. 【請求項１１】 前記外部接続端子が、絶縁皮膜に形成
    された透孔の底面、内壁面および周縁部を被覆して形成
    されたランドを介して外部接続端子接合部に接続されて
    いることを特徴とする請求項１〜１０のいずれか一項記
    載の半導体装置。
  12. 【請求項１２】 前記半導体チップの電極が形成された
    面と反対側の面にヒートシンクまたはヒートスプレッダ
    ーが固着されていることを特徴とする請求項１〜１１の
    いずれか一項記載の半導体装置。
  13. 【請求項１３】 半導体チップが多数作り込まれたウェ
    ハーの、電極を露出してパッシベーション膜が形成され
    た面上に、感光性を有する第１の絶縁皮膜を形成し、 該第１の絶縁皮膜を露光・現像することにより、第１の
    絶縁皮膜に前記電極を露出する透孔を形成し、 次いで、第１の絶縁皮膜の表面に、前記透孔を通して前
    記電極に電気的に接続する配線パターンを形成し、 該配線パターン上に、感光性を有する第２の絶縁皮膜を
    形成し、 該第２の絶縁皮膜に、該第２の絶縁皮膜を露光・現像す
    ることにより、前記配線パターンの外部接続端子接合部
    を露出する透孔を形成し、 該外部接続端子接合部に、外部接続端子を形成し、 ウェハーを個片の半導体装置に分離することを特徴とす
    る半導体装置の製造方法。
  14. 【請求項１４】 半導体チップが多数作り込まれたウェ
    ハーの、電極を露出してパッシベーション膜が形成され
    た面上に、感光性を有する絶縁皮膜を介して配線パター
    ンを多層に形成し、前記配線パターンに電気的に接続し
    て外部接続端子を形成した後、ウェハーを個片の半導体
    装置に分離する半導体装置の製造方法であって、 前記各々の感光性を有する絶縁皮膜を露光・現像するこ
    とにより下層の配線パターンと接続する部位あるいは前
    記電極を露出する透孔を形成し、 前記各々の絶縁皮膜に、前記透孔を通して下層の配線パ
    ターンあるいは電極に電気的に接続する配線パターンを
    形成し、 最外層の絶縁皮膜に前記配線パターンの外部接続端子接
    合部を露出する透孔を形成した後、前記外部接続端子接
    合部に外部接続端子を形成することを特徴とする半導体
    装置の製造方法。
  15. 【請求項１５】 半導体チップが多数作り込まれたウェ
    ハーの、電極を露出してパッシベーション膜が形成され
    た面上に、第１の絶縁皮膜を形成し、 該第１の絶縁皮膜に、前記電極を露出する透孔を形成
    し、 次いで、第１の絶縁皮膜の表面に、前記透孔を通して前
    記電極に電気的に接続する配線パターンを形成し、 該配線パターン上に、第２の絶縁皮膜を形成し、 該第２の絶縁皮膜に、前記配線パターンの外部接続端子
    接合部を露出する透孔を形成し、 該第２の絶縁皮膜の透孔から露出する外部接続端子接合
    部に、はんだボールを配置し、 該はんだボールをリフローすることにより、外部接続端
    子としてのバンプを形成し、 前記ウェハーを個片の半導体装置に分離することを特徴
    とする半導体装置の製造方法。
  16. 【請求項１６】 半導体チップが多数作り込まれたウェ
    ハーの、電極を露出してパッシベーション膜が形成され
    た面上に、絶縁皮膜を介して配線パターンを多層に形成
    し、前記配線パターンに電気的に接続して外部接続端子
    を形成した後 、ウェハーを個片の半導体装置に分離する
    半導体装置の製造方法であって、 前記各々の絶縁皮膜に、下層の配線パターンと接続する
    部位あるいは前記電極を露出する透孔を形成し、 前記絶縁皮膜に、前記透孔を通して下層の配線パターン
    あるいは電極に電気的に接続する配線パターンを形成
    し、 最外層の絶縁皮膜に、前記配線パターンの外部接続端子
    接合部を露出する透孔を形成した後、該絶縁皮膜の透孔
    から露出する外部接続端子接合部に、はんだボールを配
    置し、 該はんだボールをリフローすることにより、外部接続端
    子としてのバンプを形成することを特徴とする半導体装
    置の製造方法。
  17. 【請求項１７】 半導体チップが多数作り込まれたウェ
    ハーの、電極を露出してパッシベーション膜が形成され
    た面上に、ゴム状の弾性を有する第１の絶縁皮膜を形成
    し、 該第１の絶縁皮膜に、前記電極を露出する透孔を形成
    し、 次いで、第１の絶縁皮膜の表面に、前記透孔を通して前
    記電極に電気的に接続する配線パターンを形成し、 該配線パターン上に、ゴム状の弾性を有する第２の絶縁
    皮膜を形成し、 該第２の絶縁皮膜に、前記配線パターンの外部接続端子
    接合部を露出する透孔を形成し、 該外部接続端子接合部に、外部接続端子を形成し、 前記ウェハーを個片の半導体装置に分離することを特徴
    とする半導体装置の製造方法。
  18. 【請求項１８】 半導体チップが多数作り込まれたウェ
    ハーの、電極を露出してパッシベーション膜が形成され
    た面上に、ゴム状の弾性を有する絶縁皮膜を介して配線
    パターンを多層に形成し、前記配線パターンに電気的に
    接続して外部接続端子を形成した後、ウェハーを個片の
    半導体装置に分離する半導体装置の製造方法であって、 前記各々のゴム状の弾性を有する絶縁皮膜に、下層の配
    線パターンと接続する部位あるいは前記電極を露出する
    透孔を形成し、 前記各々の絶縁皮膜に、前記透孔を通して下層の配線パ
    ターンあるいは電極に電気的に接続する配線パターンを
    形成し、 最外層の絶縁皮膜に前記配線パターンの外部接続端子接
    合部を露出する透孔を形成した後、前記外部接続端子接
    合部に外部接続端子を形成することを特徴とする半導体
    装置の製造方法。
  19. 【請求項１９】 半導体チップが多数作り込まれたウェ
    ハーの、電極を露出してパッシベーション膜が形成され
    た面の、該パッシベーション膜の表面に金属層を形成
    し、 該金属層上に、第１の絶縁皮膜を形成し、 該第１の絶縁皮膜に、前記電極を露出する透孔を形成
    し、 前記第１の絶縁皮膜の表面に、前記透孔を通して前記電
    極に電気的に接続する配線パターンを形成し、 該配線パターン上に、第２の絶縁皮膜を形成し、 該第２の絶縁皮膜に、前記配線パターンの外部接続端子
    接合部を露出する透孔を形成し、 該外部接続端子接合部に、外部接続端子を形成し、 前記ウェハーを個片の半導体装置に分離することを特徴
    とする半導体装置の製造方法。
  20. 【請求項２０】 半導体チップが多数作り込まれたウェ
    ハーの、電極を露出してパッシベーション膜が形成され
    た面上に、絶縁皮膜を介して配線パターンを多層に形成
    し、前記配線パターンに電気的に接続して外部接続端子
    を形成した後、ウェハーを個片の半導体装置に分離する
    半導体装置の製造方法であって、 前記パッシベーション膜の表面に金属層を形成し、該金
    属層上に、第１の絶縁皮膜を形成し、 該第１の絶縁皮膜に、前記電極を露出する透孔を形成し
    前記第１の絶縁皮膜の表面に、前記透孔を通して前記電
    極に電気的に接続する配線パターンを形成した後、 該配線パターン上に、層間で配線パターンを電気的に接
    続して配線パターンを積層して形成することを特徴とす
    る半導体装置の製造方法。
JP25986195A 1995-03-24 1995-10-06 半導体装置およびその製造方法 Expired - Fee Related JP3356921B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP25986195A JP3356921B2 (ja) 1995-03-24 1995-10-06 半導体装置およびその製造方法
EP96301936A EP0734059B1 (en) 1995-03-24 1996-03-21 Chip sized semiconductor device and a process for making it
EP03009870A EP1335422B1 (en) 1995-03-24 1996-03-21 Process for making a chip sized semiconductor device
DE69635397T DE69635397T2 (de) 1995-03-24 1996-03-21 Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
KR1019960007924A KR100216642B1 (ko) 1995-03-24 1996-03-22 반도체장치 및 그 제조방법
US08/620,290 US5834844A (en) 1995-03-24 1996-03-22 Semiconductor device having an element with circuit pattern thereon
US09/040,370 US5960308A (en) 1995-03-24 1998-03-18 Process for making a chip sized semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6560795 1995-03-24
JP7-65607 1995-03-24
JP25986195A JP3356921B2 (ja) 1995-03-24 1995-10-06 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH08330313A JPH08330313A (ja) 1996-12-13
JP3356921B2 true JP3356921B2 (ja) 2002-12-16

Family

ID=26406746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25986195A Expired - Fee Related JP3356921B2 (ja) 1995-03-24 1995-10-06 半導体装置およびその製造方法

Country Status (2)

Country Link
JP (1) JP3356921B2 (ja)
KR (1) KR100216642B1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW448524B (en) 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
TW392262B (en) 1997-03-10 2000-06-01 Seiko Epson Corp Electric parts and semiconductor device and the manufacturing method thereof, and the assembled circuit board, and the electric device using the same
JP3335575B2 (ja) 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
JP3068534B2 (ja) * 1997-10-14 2000-07-24 九州日本電気株式会社 半導体装置
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
WO1999065075A1 (fr) * 1998-06-12 1999-12-16 Hitachi, Ltd. Dispositif semi-conducteur et procede correspondant
US6903451B1 (en) 1998-08-28 2005-06-07 Samsung Electronics Co., Ltd. Chip scale packages manufactured at wafer level
US6656828B1 (en) 1999-01-22 2003-12-02 Hitachi, Ltd. Method of forming bump electrodes
KR100526061B1 (ko) * 1999-03-10 2005-11-08 삼성전자주식회사 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
JP4024958B2 (ja) 1999-03-15 2007-12-19 株式会社ルネサステクノロジ 半導体装置および半導体実装構造体
JP3450238B2 (ja) 1999-11-04 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2001196381A (ja) * 2000-01-12 2001-07-19 Toyo Kohan Co Ltd 半導体装置、半導体上の回路形成に用いる金属積層板、および回路形成方法
EP1990831A3 (en) 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP2001308092A (ja) * 2000-04-18 2001-11-02 Toyo Kohan Co Ltd 半導体ウェハ上の配線形成に用いる金属積層板、および半導体ウェハ上への配線形成方法
JP2001308095A (ja) 2000-04-19 2001-11-02 Toyo Kohan Co Ltd 半導体装置およびその製造方法
JP3879816B2 (ja) 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
JP2002094082A (ja) 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
US7855342B2 (en) 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
JP3939504B2 (ja) * 2001-04-17 2007-07-04 カシオ計算機株式会社 半導体装置並びにその製造方法および実装構造
JP4217639B2 (ja) 2004-02-26 2009-02-04 新光電気工業株式会社 半導体装置の製造方法
JP4238843B2 (ja) 2005-06-21 2009-03-18 セイコーエプソン株式会社 半導体チップ、半導体チップの製造方法および電子機器
JP4265575B2 (ja) 2005-06-21 2009-05-20 セイコーエプソン株式会社 半導体チップおよび電子機器
JP5272331B2 (ja) * 2007-05-23 2013-08-28 株式会社デンソー 半導体装置
JP4607152B2 (ja) * 2007-07-09 2011-01-05 Ｏｋｉセミコンダクタ株式会社 半導体装置
US9704769B2 (en) 2014-02-27 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP)

Also Published As

Publication number Publication date
KR100216642B1 (ko) 1999-09-01
KR960036009A (ko) 1996-10-28
JPH08330313A (ja) 1996-12-13

Similar Documents

Publication Publication Date Title
JP3356921B2 (ja) 半導体装置およびその製造方法
EP0734059B1 (en) Chip sized semiconductor device and a process for making it
US6121688A (en) Anisotropic conductive sheet and printed circuit board
EP0734065B1 (en) Chip sized semiconductor device and multi-chip-sized semiconductor device
US6514847B1 (en) Method for making a semiconductor device
KR100483642B1 (ko) 반도체장치및반도체장치의제조방법
JP3999720B2 (ja) 半導体装置およびその製造方法
JP2008294481A (ja) 半導体装置及びその製造方法
JP2005150748A (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
US6020626A (en) Semiconductor device
JP3301894B2 (ja) 半導体装置の製造方法
JP3823636B2 (ja) 半導体チップモジュール及びその製造方法
JP2001053075A (ja) 配線構造及び配線形成方法
JPH10335337A (ja) 半導体装置及びその製造方法
JP3569585B2 (ja) 半導体装置
JPH11204560A (ja) 半導体装置及びその製造方法
JP3549316B2 (ja) 配線基板
JP3912445B2 (ja) 半導体装置
JP4359788B2 (ja) 半導体装置、電子部品、回路基板及び電子機器
JP2004072043A (ja) 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法
JP2000082760A (ja) 半導体装置
JP3910937B2 (ja) 半導体装置
JPH09246416A (ja) 半導体装置
JPH11224885A (ja) 半導体装置
JP2005340864A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees