JP2001308095A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001308095A
JP2001308095A JP2000118227A JP2000118227A JP2001308095A JP 2001308095 A JP2001308095 A JP 2001308095A JP 2000118227 A JP2000118227 A JP 2000118227A JP 2000118227 A JP2000118227 A JP 2000118227A JP 2001308095 A JP2001308095 A JP 2001308095A
Authority
JP
Japan
Prior art keywords
forming
wiring
semiconductor device
metal foil
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000118227A
Other languages
English (en)
Inventor
Kinji Saijo
謹二 西條
Shinji Osawa
真司 大澤
Hiroaki Okamoto
浩明 岡本
Kazuo Yoshida
一雄 吉田
Tadatomo Suga
唯知 須賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Kohan Co Ltd
Original Assignee
Toyo Kohan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Kohan Co Ltd filed Critical Toyo Kohan Co Ltd
Priority to JP2000118227A priority Critical patent/JP2001308095A/ja
Priority to EP01915802A priority patent/EP1291906B1/en
Priority to KR1020027014045A priority patent/KR100746862B1/ko
Priority to CNB018083536A priority patent/CN1194394C/zh
Priority to DE60140362T priority patent/DE60140362D1/de
Priority to PCT/JP2001/002437 priority patent/WO2001080299A1/ja
Priority to AU2001242793A priority patent/AU2001242793A1/en
Priority to US10/258,062 priority patent/US7183190B2/en
Priority to TW090108499A priority patent/TW518921B/zh
Publication of JP2001308095A publication Critical patent/JP2001308095A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0343—Manufacturing methods by blanket deposition of the material of the bonding area in solid form
    • H01L2224/03436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/0384—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143—Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】 【課題】 半導体チップの電極形成面側に導体配線を形
成して電極ピッチを拡大したチップサイズのパッケージ
を効率よく安価に製造する方法を提供する。特に、配線
およびバンプの形成を容易に行える方法を提供する。 【解決手段】（１）半導体素子と、配線形成用金属箔を
エッチングして形成した半導体素子上の導体配線からな
る半導体装置、および、半導体上の電極形成面側に配線
形成用金属箔を積層する工程、該金属箔上にレジスト配
線パターンを形成する工程、金属箔のエッチングを行う
工程、および、個々の素子に分割する工程を含む、半導
体装置の製造方法。 （２）前記（１）の半導体装置においてさらに半田バン
プを有する半導体装置、および（１）の半導体装置製造
方法において、さらに半田バンプを形成する工程を含
む、半導体装置の製造方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＩＣチップ上に電
極を再配置するための導体配線の形成されたチップサイ
ズの半導体装置に関し、特にウェハーレベルで一括処理
が可能な製造方法を提供する。
【０００２】
【従来の技術】近年、ＩＣパッケージの小型化、高機能
化、高集積化、多ピン化が著しく進行している。また、
最近になって、チップサイズと同じサイズのパッケージ
であるＣＳＰが開発された。特開平１１−１２１５０７
号公報では、ウェハーの状態でパッケージングを行い、
チップサイズのパッケージを製造する方法が提案されて
いる。しかし、該方法では、ＩＣパッケージと外部とを
接続するバンプは、ＩＣの電極位置に形成されている。
最近のチップサイズの縮小と多ピン化により、チップの
電極配列ピッチはますます狭くなっている状況にあり、
ＩＣチップ上で電極の再配置を行い、電極ピッチを拡大
し、その後の実装を容易にする必要があった。
【０００３】
【発明が解決しようとする課題】本発明は、上記従来の
問題点を解決し、半導体素子の電極形成面側に導体配線
を形成して電極ピッチを拡大したチップサイズのパッケ
ージを効率よく安価に製造する方法を提供すること、特
に、配線およびバンプの形成を容易に行える方法を提供
することを目的とするものである。
【０００４】
【課題を解決するための手段】本発明者らは、表面に回
路素子の形成された半導体ウェハーの電極が形成される
面側に、本発明者らが先に出願した金属箔とセラミック
の接合技術（国際公開番号ＷＯ９９／５８４７０号公報
参照）を用いて配線形成用の金属箔を積層後、該金属箔
をエッチングして配線を形成し、個々の素子に分割する
ことにより、上記目的を解決できることを見出した。
【０００５】また、バンプの形成については、表面に回
路素子の形成された半導体ウェハの電極形成面側に配線
形成用の多層金属箔を積層することにより、その上にバ
ンプを有する配線をエッチングのみで形成できることを
見出した。
【０００６】すなわち、請求項１記載の本発明は、半導
体素子と、配線形成用金属箔をエッチングして形成し
た、半導体素子上の導体配線とからなる半導体装置を提
供するものである（以下、本発明の第一の形態とい
う）。この場合において、前記配線形成用金属箔が、銅
であることが好ましい。さらにこの場合において、前記
配線形成用金属箔が、厚さ１〜１００μｍであることが
好ましい。
【０００７】このような本発明の第一の形態の半導体装
置は、請求項４記載の本発明のごとく、表面に回路素子
の形成された半導体ウェハ上の電極形成面側に配線形成
用金属箔を積層する工程、該金属箔上にレジスト配線パ
ターンを形成する工程、金属箔のエッチングを行う工
程、および、個々の素子に分割する工程により得られ
る。この場合において、前記配線形成用金属箔が、銅か
らなることが好ましい。またこの場合において、前記配
線形成用金属箔が、厚さ１〜１００μｍであることが好
ましい。さらにこの場合において、前記表面に回路素子
の形成された半導体ウェハが、金属薄膜が表面に形成さ
れた半導体ウェハであることが好ましい。
【０００８】また、請求項８記載の本発明は、半導体素
子と、配線形成用金属箔をエッチングして形成した半導
体素子上の導体配線、および半田バンプとからなる半導
体装置を提供するものである（以下、本発明の第二の形
態という）。この場合において、前記配線形成用金属箔
が、銅であることが好ましい。また、前記配線形成用金
属箔の厚さが、１〜１００μｍであることが好ましい。
【０００９】このような本発明の第二の形態にかかる半
導体装置は、請求項１１記載の本発明のごとく表面に回
路素子の形成された半導体ウェハ上の電極形成面側に配
線形成用金属箔を積層する工程、該金属箔上にレジスト
配線パターンを形成する工程、金属箔のエッチングを行
う工程、半田バンプを形成する工程、および、個々の素
子に分割する工程により得られる。この場合において、
前記配線形成用金属箔が、銅からなることが好ましい。
またこの場合において、前記配線形成用金属箔が、厚さ
１〜１００μｍであることが好ましい。さらにこの場合
において、前記表面に回路素子の形成された半導体ウェ
ハが、金属薄膜が表面に形成された半導体ウェハである
ことが好ましい。
【００１０】さらに、請求項１５記載の本発明は、半導
体素子と、配線形成用多層金属箔をエッチングして形成
した、半導体素子上のバンプを有する導体配線配線とか
らなる半導体装置を提供するものである（以下、本発明
の第三の形態という）。この場合において、前記配線形
成用多層金属箔が、バンプ形成用銅又は半田箔／エッチ
ングストップ層ニッケル／配線形成用銅箔の３層からな
る金属積層体であることが望ましく、さらに、バンプ形
成用銅又は半田箔の厚さが１０〜１００μｍであること
が好ましい。また、エッチングストップ層ニッケルが、
０．５〜３μｍ厚さのニッケルめっきまたは厚さ１〜１
０μｍのニッケル箔クラッドであることが好ましい。さ
らにこの場合において、前記配線形成用銅箔の厚さが１
〜１００μｍであることが好ましい。
【００１１】このような本発明の第三の形態の半導体装
置は、請求項２０記載の本発明のごとく表面に回路素子
の形成された半導体ウェハ上の電極形成面側に配線形成
用多層金属箔を積層する工程、該多層金属箔上にバンプ
形成用レジスト配線パターンを形成する工程、金属箔の
選択エッチングを行う工程、エッチングストップ層を除
去する工程、配線形成用レジスト配線パターンを形成す
る工程、および、エッチングを行い配線を形成する工
程、および、個々の素子に分割する工程を含む、半導体
装置の製造方法により製造できる。この半導体装置の製
造方法において、配線形成用多層金属箔がバンプ形成用
銅又は半田箔／エッチングストップ層ニッケル／配線形
成用銅箔の３層からなる金属積層体であることが好まし
い。また、バンプ形成用銅又は半田箔の厚さが１０〜１
００μｍであることが好ましい。そして、エッチングス
トップ層ニッケルが０．５〜３μｍ厚さのニッケルめっ
きまたは厚さ１〜１０μｍのニッケル箔クラッドである
ことが好ましい。さらに、前記配線形成用銅箔の厚さが
１〜１００μｍであることが好ましい。また、この半導
体装置の製造方法において、前記表面に回路素子の形成
された半導体ウェハが、金属薄膜が表面に形成された半
導体ウェハであることが好ましい。本発明の半導体装置
は、半導体素子と、配線形成用多層金属箔をエッチング
して形成した、半導体素子上のバンプを有する導体配線
と、絶縁樹脂と、半田バンプとからなることを特徴とす
る。本発明の半導体装置の製造方法は、表面に回路素子
の形成された半導体ウェハ上の電極形成面側に配線形成
用多層金属箔を積層する工程、該多層金属箔上にバンプ
形成用レジスト配線パターンを形成する工程、金属箔の
選択エッチングを行う工程、エッチングストップ層を除
去する工程、配線形成用レジスト配線パターンを形成す
る工程、および、エッチングを行い配線を形成する工
程、絶縁樹脂を塗布して表面を研磨する工程、半田バン
プを形成する工程および、個々の素子に分割する工程を
含むことを特徴とする。
【００１２】
【発明の実施の形態】まず、本発明の第一の形態につい
て説明する。本発明の第一の形態は、表面に回路素子の
形成された半導体ウェハと、配線形成用金属箔をエッチ
ングして形成した、半導体素子上の導体配線とからなる
半導体装置に関するものである。半導体としては、通常
用いられる半導体ウェハー等を用いることができ、配線
形成用金属箔としては、好ましくは銅であって、厚さ１
〜１００μｍのものを用いることができる。導体配線
は、適宜所望の形状とすることができる。
【００１３】このような本発明の第一の形態の半導体装
置は、表面に回路素子の形成された半導体ウェハ上の電
極形成面側に配線形成用金属箔を積層する工程、該金属
箔上にレジスト配線パターンを形成する工程、金属箔の
エッチングを行う工程、および、個々の素子に分割する
工程を含む、半導体装置の製造方法により製造すること
ができる。
【００１４】基材としては、表面に回路素子の形成され
た半導体ウェハー等の通常用いられるものを用いること
ができ、配線形成用金属箔としては、上述のとおり、好
ましくは銅であって、厚さ１〜１００μｍのものを用い
ることができる。
【００１５】なお、場合によっては、表面清浄化の後
に、スパッタ法、蒸着法等を使用して、表面に回路素子
の形成された半導体ウェハー上に金属薄膜を提供するこ
ともできる。これにより、半導体ウェハ上への金属箔の
積層が容易に行えるようになる。薄膜を形成する金属と
しては、半導体のチップ電極がＡｌの場合、バリアメタ
ルとしてＣｒ，Ｍｏ，Ｗ等が用いられているが、その後
のエッチング除去が困難である。そこで、エッチング除
去の容易性の観点から、ニッケルを用いることが好まし
い。
【００１６】半導体ウェハへの配線形成用金属箔の積層
は、本発明者らが先に出願した国際公開番号ＷＯ９９／
５８４７０号公報に記載の技術を用いて行うことができ
る（図１）。
【００１７】積層後、配線形成用金属箔上にレジスト塗
布後、露光、現像を行い、レジスト配線パターンを形成
する。ここで、レジスト配線パターンの形成は、後に個
々の素子に分割しやすいように行うことが好ましく、例
えば、分割部分にはレジストを塗布しないといった手段
をとることができる。なお、レジストの塗布、露光、現
像といった一連の手法については、常法に基づき行うこ
とができる。
【００１８】次に、配線形成用金属箔のエッチングを行
う。該金属箔が銅の場合は、エッチング液として市販の
アルカリ系銅のエッチング液を用いることができる。
【００１９】続いて、レジストを除去して、配線を形成
する（図２）。
【００２０】最後に、個々の素子に分割する。すなわ
ち、先述のとおりレジスト配線パターン形成の際形成し
た個々の素子領域の境界を示す分割部分を明らかにした
場合には、該部分を基準として個々の素子に分割する
（図３，４）。分割はダイヤモンドブレード、レーザー
等を用いて行う。
【００２１】まず、本発明の第二の形態について説明す
る。本発明の第二の形態は、半導体素子と、配線形成用
金属箔をエッチングして形成した半導体素子上の導体配
線、および半田バンプとからなる半導体装置に関するも
のである。半導体、配線形成用金属箔、導体配線につい
ては、本発明の第一の形態で述べたのと同様である。
【００２２】このような半導体装置は、表面に回路素子
の形成された半導体ウェハ上の電極形成面側に配線形成
用金属箔を積層する工程、該金属箔上にレジスト配線パ
ターンを形成する工程、金属箔のエッチングを行う工
程、半田バンプを形成する工程、および、個々の素子に
分割する工程を含む、半導体装置の製造方法により製造
することができる。
【００２３】本発明の第一の形態と同様、基材として
は、通常用いられる表面に回路素子の形成された半導体
ウェハーを用いることができ、場合によっては該半導体
ウェハー等の表面清浄化後、金属薄膜を提供することも
できる。また、半導体ウェハへの配線形成用金属箔の積
層は、本発明の第一の形態と同様に、本発明者らが先に
出願した国際公開番号ＷＯ９９／５８４７０号公報に記
載の技術を用いて行うことができる(図１）。
【００２４】積層後、本発明の第一の態様と同様に配線
形成用金属箔上にレジスト塗布後、露光、現像を行い、
レジスト配線パターンを形成し、続いて配線形成用金属
箔のエッチングを行った後、レジストを除去して、配線
を形成する（図２）。レジスト配線パターンについて
は、第一の態様と同様、後に個々の素子に分割しやすい
ように行うことが好ましい。
【００２５】本発明の第二の態様においては、続いて半
田バンプを形成する（図５）。半田バンプは、電極を再
配置する位置に形成する。
【００２６】最後に、個々の素子に分割する（図６、
７)。分割については、本発明の第一の態様と同様であ
る。
【００２７】続いて、本発明の第３の形態について説明
する。本発明の第３の形態は、半導体素子と、配線形成
用多層金属箔をエッチングして形成した、半導体素子上
のバンプを有する導体配線とからなる半導体装置に関す
るものである。
【００２８】半導体素子、配線形成用金属箔、導体配線
については、本発明の第一の態様、第二の態様で述べた
のと同様である。導体配線の厚さは上述のとおり１〜１
００μｍであり、エッチングストップ層については、
０．５〜３μｍ厚さ、好ましくは１〜２μｍ厚さのニッ
ケルめっき、または、厚さ１〜１０μｍ、好ましくは２
〜５μｍ厚さのニッケル箔クラッドを用いることができ
る。バンプの厚さは、１０〜１００μｍ、好ましくは１
０〜５０μｍとする。
【００２９】このような本発明の第三の形態にかかる半
導体装置は、表面に回路素子の形成された半導体上の電
極形成面側に配線形成用多層金属箔を積層する工程、該
多層金属箔上にバンプ形成用レジスト配線パターンを形
成する工程、金属箔の選択エッチングを行う工程、エッ
チングストップ層を除去する工程、配線形成用レジスト
配線パターンを形成する工程、および、エッチングを行
い配線を形成する工程、および、個々の素子に分割する
工程を含む、半導体装置の製造方法により製造すること
ができる。
【００３０】まず、表面に回路素子の形成された半導体
ウェハーの電極形成面側に、配線形成用金属積層体を積
層する（図８）。 配線形成用金属積層体としては、例
えば、バンプ形成用銅又は半田箔（１０〜１００μｍ
厚）／エッチングストップ層ニッケル（めっきの場合厚
さ０．５〜３μｍ、箔の場合厚さ１〜１０μｍ）／配線
用銅箔（１〜１００μｍ）からなる金属積層体を用いる
ことができる。積層は、本発明の第一の態様、第二の態
様の部分で述べたのと同様に行うことができる。
【００３１】積層後、金属積層体上にレジストを塗布
後、露光、現像を行い、バンプ形成用レジストパターン
を形成する。
【００３２】次に、金属積層体中のバンプ形成層の選択
エッチングを行う（図９）。バンプ形成層が銅箔である
場合には、市販のアルカリ系銅エッチング液等の銅の選
択エッチング液を用いてエッチングを行い、バンプを形
成する。
【００３３】続いて、エッチングストップ層を除去す
る。エッチングストップ層がニッケルめっきや箔の場合
は、市販のニッケル除去液（例えばメルテックス社製Ｎ
−９５０）を用いることができる（図１０）。
【００３４】さらに、配線形成用レジスト配線パターン
を形成する。この場合、レジスト配線パターンは後述の
個々の素子領域への分割に対応して、各素子領域の境界
を示すように行うことが好ましく、本発明の第一の態
様、第二の態様と同様である。
【００３５】続いて、配線用層のエッチングを行う。配
線層が銅の場合には、市販のアルカリ系銅エッチング液
等を用いることができる。エッチングにより配線を形成
後、レジストを除去する（図１１）。
【００３６】最後に、個々の素子に分割する（図１２，
１３）。分割は、本発明の第一、第二の態様と同様の手
段で行うことができる。
【００３７】
【実施例】実施例１（本発明の第一の態様） （１）材料 表面に回路素子の形成された半導体ウェハー１と配線形
成用銅箔（厚さ１５μｍ）２とを国際公開ＷＯ９９／５
８４７０号公報に開示した方法で積層したものを基材と
した（図１）。なお、積層前に、スパッタ法、蒸着法等
を使用して、半導体ウェハー上に金属薄膜(ニッケル)を
提供した。
【００３８】（２）配線の形成 銅箔上にレジスト塗布後、露光、現像を行い、レジスト
配線パターンを形成した。その後、銅をエッチングして
配線３を形成した（図２）。
【００３９】（３）各素子に分割した（図３，４，１
８）。
【００４０】実施例２（本発明の第二の態様） （１）材料 基材は実施例１と同様、表面に回路素子の形成された半
導体ウェハー１と配線形成用銅箔（厚さ１５μｍ）２と
を積層したものを用いた（図１）。
【００４１】（２）配線の形成 銅箔上にレジスト塗布後、露光、現像を行い、配線形成
用レジスト配線パターンを形成した。その後、銅をエッ
チングして配線３を形成した（図２）。
【００４２】（３）半田バンプの形成 電極を再配置する位置の配線上に半田バンプ４を形成し
た（図５）。
【００４３】（４）各素子に分割した（図６，７，１
８）。
【００４４】実施例３（本発明の第三の態様） （１）材料 表面に回路素子の形成された半導体ウェハー（実施例１
で用いたのと同様）に、バンプ形成銅箔（３５μｍ厚）
５／エッチングストップ層ニッケル（めっき厚さ１μ
ｍ）６／配線形成用銅箔（１５μｍ）１からなる金属積
層体を積層した（図８）。
【００４５】（２）パターン形成 金属積層体上にレジスト塗布後、露光、現像を行い、バ
ンプ形成用レジスト配線パターンを形成した。
【００４６】（３）エッチング アルカリ系銅エッチング液等の市販の銅のエッチング液
を用いて銅の選択エッチングを行い、バンプ７を形成し
た（図９）。
【００４７】（４）エッチングストップ層の除去 市販のニッケル除去液（メルテックス社製Ｎ−９５０）
を用いて、エッチングストップ層ニッケル６を除去した
（図１０）。
【００４８】（５）配線形成用レジスト配線パターンを
形成した。
【００４９】（６）アルカリ系銅エッチング液等の銅の
エッチング液を用いてエッチングを行い、配線３を形成
し、その後、レジストを除去した（図１１）。
【００５０】（７）各素子に分割する（図１２、１３、
１８）。
【００５１】実施例４（本発明の第四の態様） （１）材料 表面に回路素子の形成された半導体ウェハー（実施例１
で用いたのと同様）に、バンプ形成銅箔（３５μｍ厚）
５／エッチングストップ層ニッケル（めっき厚さ１μ
ｍ）６／配線形成用銅箔（１５μｍ）１からなる金属積
層体を積層した（図８）。
【００５２】（２）パターン形成 金属積層体上にレジスト塗布後、露光、現像を行い、バ
ンプ形成用レジスト配線パターンを形成した。
【００５３】（３）エッチング アルカリ系銅エッチング液等の市販の銅のエッチング液
を用いて銅の選択エッチングを行い、バンプ７を形成し
た（図９）。
【００５４】（４）エッチングストップ層の除去 市販のニッケル除去液（メルテックス社製Ｎ−９５０）
を用いて、エッチングストップ層ニッケル６を除去した
（図１０）。
【００５５】（５）配線形成用レジスト配線パターンを
形成した。
【００５６】（６）アルカリ系銅エッチング液等の銅の
エッチング液を用いてエッチングを行い、配線３を形成
し、その後、レジストを除去した（図１１）。
【００５７】（７）ポリイミド等の絶縁樹脂を半導体ウ
ェハ全体に塗布し、樹脂封止を行う。その後、銅バンプ
が表面に露出するように、研磨を行う(図１４)。
【００５８】（８）印刷法等を用いて半田バンプを形成
する(図１５)。
【００５９】（９）各素子に分割する（図１６、１７、
１８）。
【００６０】
【発明の効果】本発明によれば、半導体の電極形成面側
に導体配線を形成して電極ピッチを拡大したチップサイ
ズのパッケージを効率よく安価に製造することができ
る。特に、配線およびバンプの形成を容易に行うことが
できる。したがって、本発明の半導体装置および配線形
成方法は、半導体の分野で有用である。
【図面の簡単な説明】
【図１】本発明の第一の態様および第二の態様の回路形
成工程の一例を示す図である（半導体ウェハー上に配線
用銅箔を積層する工程）。
【図２】本発明の第一の態様および第二の態様の回路形
成工程の一例を示す図である（配線用銅箔上に導体配線
を形成する工程）。
【図３】本発明の第一の態様の回路形成工程の一例を示
す図である（各素子に切断する工程）。
【図４】本発明の第一の態様の回路形成工程の一例を示
す図である（切断後の素子）。
【図５】本発明の第二の態様の回路形成工程の一例を示
す図である（配線用銅箔上に半田バンプを形成する工
程）。
【図６】本発明の第二の態様の回路形成工程の一例を示
す図である（各素子に切断する工程）。
【図７】本発明の第二の態様の回路形成工程の一例を示
す図である（切断後の素子）。
【図８】本発明の第三の態様の回路形成工程の一例を示
す図である（半導体ウェハー上に配線用銅箔を積層する
工程）。
【図９】本発明の第三の態様の回路形成工程の一例を示
す図である（バンプを形成）。
【図１０】本発明の第三の態様の回路形成工程の一例を
示す図である（エッチングストップ層ニッケルの選択的
エッチング）。
【図１１】本発明の第三の態様の回路形成工程の一例を
示す図である（配線形成用銅箔の選択的エッチング）。
【図１２】本発明の第三の態様の回路形成工程の一例を
示す図である（各素子に切断する工程）。
【図１３】本発明の第三の態様の回路形成工程の一例を
示す図である（切断後の素子）。
【図１４】本発明の第四の形態の絶縁樹脂の塗布および
表面研磨の工程を示す図である。
【図１５】本発明の第四の形態の半田バンプの形成工程
を示す図である。
【図１６】本発明の第四の形態の各素子への切断工程を
示す図である。
【図１７】本発明の第四の形態の切断後の素子を示す図
である。
【図１８】本発明の第一、二、三、四の形態の切断後の
素子の正面図である。
【符号の説明】
１・・・配線形成用銅箔 ２・・・表面に回路素子の形成された半導体ウェハー ３・・・配線 ４・・・半田バンプ ５・・・バンプ形成用銅又は半田箔 ６・・・エッチングストップ層ニッケル ７・・・銅又は半田バンプ ８・・・銅バンプ ９・・・絶縁樹脂 １０・・半導体素子 １１・・半導体素子電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大澤 真司 山口県下松市東豊井1296番地の１ 東洋鋼 鈑株式会社技術研究所内 (72)発明者 岡本 浩明 山口県下松市東豊井1296番地の１ 東洋鋼 鈑株式会社技術研究所内 (72)発明者 吉田 一雄 山口県下松市東豊井1296番地の１ 東洋鋼 鈑株式会社技術研究所内 (72)発明者 須賀 唯知 東京都目黒区駒場２丁目２番２−207号 Ｆターム(参考） 5F033 HH08 HH11 HH17 HH19 HH20 MM08 PP15 PP19 PP27 PP28 QQ08 QQ19 QQ24 RR22 SS21 VV07

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と、配線形成用金属箔をエッ
    チングして形成した、半導体素子上の導体配線とからな
    る半導体装置。
  2. 【請求項２】 前記配線形成用金属箔が、銅からなるも
    のである請求項１記載の半導体装置。
  3. 【請求項３】 前記配線形成用金属箔が、厚さ１〜１０
    ０μｍである請求項１又は２記載の半導体装置。
  4. 【請求項４】 表面に回路素子の形成された半導体ウェ
    ハ上の電極形成面側に配線形成用金属箔を積層する工
    程、該金属箔をフォトエッチングしてレジスト配線パタ
    ーンを形成する工程、金属箔のエッチングを行う工程、
    および、個々の素子に分割する工程を含む、半導体装置
    の製造方法。
  5. 【請求項５】 前記配線形成用金属箔が、銅からなるも
    のである請求項４記載の半導体装置の製造方法。
  6. 【請求項６】 前記配線形成用金属箔が、厚さ１〜１０
    ０μｍである請求項４又は５記載の半導体装置の製造方
    法。
  7. 【請求項７】 前記表面に回路素子の形成された半導体
    ウェハが、金属薄膜が表面に形成された半導体ウェハで
    ある請求項４〜６のいずれかに記載の半導体装置の製造
    方法。
  8. 【請求項８】 半導体素子と、配線形成用金属箔をエッ
    チングして形成した半導体素子上の導体配線、および半
    田バンプとからなる半導体装置。
  9. 【請求項９】 前記配線形成用金属箔が、銅からなるも
    のである請求項８記載の半導体装置。
  10. 【請求項１０】 前記配線形成用金属箔の厚さが、１〜
    １００μｍである請求項８又９記載の半導体装置。
  11. 【請求項１１】 表面に回路素子の形成された半導体ウ
    ェハ上の電極形成面側に配線形成用金属箔を積層する工
    程、該金属上にレジスト配線パターンを形成する工程、
    金属箔のエッチングを行う工程、半田バンプを形成する
    工程、および、個々の素子に分割する工程を含む、半導
    体装置の製造方法。
  12. 【請求項１２】 前記配線形成用金属箔が、銅からなる
    ものである請求項１１記載の半導体装置の製造方法。
  13. 【請求項１３】 前記配線形成用金属箔が、厚さ１〜１
    ００μｍである請求項１１又は１２記載の半導体装置の
    製造方法。
  14. 【請求項１４】 前記表面に回路素子の形成された半導
    体ウェハが、金属薄膜が表面に形成された半導体である
    請求項１１〜１３のいずれかに記載の半導体装置の製造
    方法。
  15. 【請求項１５】 半導体素子と、配線形成用多層金属箔
    をエッチングして形成した、半導体素子上のバンプを有
    する導体配線とからなる半導体装置。
  16. 【請求項１６】 前記配線形成用多層金属箔が、バンプ
    形成用銅又は半田箔／エッチングストップ層ニッケル／
    配線形成用銅箔の３層からなる金属積層体である請求項
    １５記載の半導体装置。
  17. 【請求項１７】 バンプ形成用銅又は半田箔の厚さが１
    ０〜１００μｍである請求項１５又は１６に記載の半導
    体装置。
  18. 【請求項１８】 エッチングストップ層ニッケルが、
    ０．５〜３μｍ厚さのニッケルめっきまたは厚さ１〜１
    ０μｍのニッケル箔クラッドである請求項１５〜１７の
    いずれかに記載の半導体装置。
  19. 【請求項１９】 前記配線形成用銅箔の厚さが１〜１０
    ０μｍである請求項１５〜１８のいずれかに記載の半導
    体装置。
  20. 【請求項２０】 表面に回路素子の形成された半導体ウ
    ェハ上の電極形成面側に配線形成用多層金属箔を積層す
    る工程、該多層金属箔上にバンプ形成用レジスト配線パ
    ターンを形成する工程、金属箔の選択エッチングを行う
    工程、エッチングストップ層を除去する工程、配線形成
    用レジスト配線パターンを形成する工程、および、エッ
    チングを行い配線を形成する工程、および、個々の素子
    に分割する工程を含む、半導体装置の製造方法。
  21. 【請求項２１】 配線形成用多層金属箔がバンプ形成用
    銅又は半田箔／エッチングストップ層ニッケル／配線形
    成用銅箔の３層からなる金属積層体である請求項２０記
    載の半導体装置の製造方法。
  22. 【請求項２２】 バンプ形成用銅又は半田箔の厚さが１
    ０〜１００μｍである請求項２１記載の半導体装置の製
    造方法。
  23. 【請求項２３】 エッチングストップ層ニッケルが０．
    ５〜３μｍ厚さのニッケルめっきまたは厚さ１〜１０μ
    ｍのニッケル箔クラッドである請求項２１又は２２に記
    載の半導体装置の製造方法。
  24. 【請求項２４】 前記配線形成用銅箔の厚さが１〜１０
    ０μｍである請求項２１〜２３のいずれかに記載の半導
    体装置の製造方法。
  25. 【請求項２５】 前記表面に回路素子の形成された半導
    体ウェハが、金属薄膜が表面に形成された半導体ウェハ
    である請求項２０〜２４のいずれかに記載の半導体装置
    の製造方法。
  26. 【請求項２６】 半導体素子と、配線形成用多層金属箔
    をエッチングして形成した、半導体素子上のバンプを有
    する導体配線と、絶縁樹脂と、半田バンプとからなる半
    導体装置。
  27. 【請求項２７】 表面に回路素子の形成された半導体ウ
    ェハ上の電極形成面側に配線形成用多層金属箔を積層す
    る工程、該多層金属箔上にバンプ形成用レジスト配線パ
    ターンを形成する工程、金属箔の選択エッチングを行う
    工程、エッチングストップ層を除去する工程、配線形成
    用レジスト配線パターンを形成する工程、および、エッ
    チングを行い配線を形成する工程、絶縁樹脂を塗布して
    表面を研磨する工程、半田バンプを形成する工程およ
    び、個々の素子に分割する工程を含む、半導体装置の製
    造方法。
JP2000118227A 2000-04-19 2000-04-19 半導体装置およびその製造方法 Pending JP2001308095A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2000118227A JP2001308095A (ja) 2000-04-19 2000-04-19 半導体装置およびその製造方法
EP01915802A EP1291906B1 (en) 2000-04-19 2001-03-27 Fabrication method for a semiconductor device
KR1020027014045A KR100746862B1 (ko) 2000-04-19 2001-03-27 반도체 장치 및 그 제조방법
CNB018083536A CN1194394C (zh) 2000-04-19 2001-03-27 半导体器件及其制作方法
DE60140362T DE60140362D1 (de) 2000-04-19 2001-03-27 Verfahren zur herstellung eines halbleiterbauelements
PCT/JP2001/002437 WO2001080299A1 (fr) 2000-04-19 2001-03-27 Dispositif semi-conducteur et son procede de fabrication
AU2001242793A AU2001242793A1 (en) 2000-04-19 2001-03-27 Semiconductor device and fabrication method therefor
US10/258,062 US7183190B2 (en) 2000-04-19 2001-03-27 Semiconductor device and fabrication method therefor
TW090108499A TW518921B (en) 2000-04-19 2001-04-10 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000118227A JP2001308095A (ja) 2000-04-19 2000-04-19 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001308095A true JP2001308095A (ja) 2001-11-02

Family

ID=18629407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000118227A Pending JP2001308095A (ja) 2000-04-19 2000-04-19 半導体装置およびその製造方法

Country Status (9)

Country Link
US (1) US7183190B2 (ja)
EP (1) EP1291906B1 (ja)
JP (1) JP2001308095A (ja)
KR (1) KR100746862B1 (ja)
CN (1) CN1194394C (ja)
AU (1) AU2001242793A1 (ja)
DE (1) DE60140362D1 (ja)
TW (1) TW518921B (ja)
WO (1) WO2001080299A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
JP4105202B2 (ja) 2006-09-26 2008-06-25 新光電気工業株式会社 半導体装置の製造方法
CN105140134A (zh) * 2007-09-28 2015-12-09 泰塞拉公司 利用成对凸柱进行倒装芯片互连
JP2009158593A (ja) * 2007-12-25 2009-07-16 Tessera Interconnect Materials Inc バンプ構造およびその製造方法
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167823A (ja) * 1997-08-08 1999-03-09 Hitachi Chem Co Ltd バンプ付き配線基板及び半導体パッケ−ジの製造法
JP2000022052A (ja) * 1998-06-30 2000-01-21 Casio Comput Co Ltd 半導体装置及びその製造方法
JP2001196405A (ja) * 2000-01-12 2001-07-19 Toyo Kohan Co Ltd 半導体装置およびその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4380114A (en) * 1979-04-11 1983-04-19 Teccor Electronics, Inc. Method of making a semiconductor switching device
DE69218344T2 (de) * 1991-11-29 1997-10-23 Hitachi Chemical Co Ltd Herstellungsverfahren für eine gedruckte Schaltung
WO1995026047A1 (en) * 1994-03-18 1995-09-28 Hitachi Chemical Company, Ltd. Semiconductor package manufacturing method and semiconductor package
JPH085664A (ja) * 1994-06-22 1996-01-12 Hitachi Chem Co Ltd 半導体装置用検査板とその製造方法
JP3356921B2 (ja) 1995-03-24 2002-12-16 新光電気工業株式会社 半導体装置およびその製造方法
KR100218996B1 (ko) * 1995-03-24 1999-09-01 모기 쥰이찌 반도체장치
KR100239695B1 (ko) * 1996-09-11 2000-01-15 김영환 칩 사이즈 반도체 패키지 및 그 제조 방법
JP3553791B2 (ja) * 1998-04-03 2004-08-11 株式会社ルネサステクノロジ 接続装置およびその製造方法、検査装置並びに半導体素子の製造方法
EP1114457B1 (de) * 1998-08-21 2010-05-12 Infineon Technologies AG Verfahren zur herstellung von integrierten schaltkreisen
TW446627B (en) * 1998-09-30 2001-07-21 Toyo Kohan Co Ltd A clad sheet for lead frame, a lead frame using thereof and a manufacturing method thereof
JP3530761B2 (ja) * 1999-01-18 2004-05-24 新光電気工業株式会社 半導体装置
JP2000243774A (ja) * 1999-02-24 2000-09-08 Sanyo Electric Co Ltd 半導体装置の製造方法
US6483195B1 (en) * 1999-03-16 2002-11-19 Sumitomo Bakelite Company Limited Transfer bump street, semiconductor flip chip and method of producing same
US6451441B1 (en) * 1999-03-30 2002-09-17 Kyocera Corporation Film with metal foil
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
JP2001093905A (ja) * 1999-09-20 2001-04-06 Fujitsu Quantum Devices Ltd 半導体装置及びその製造方法
JP3859403B2 (ja) * 1999-09-22 2006-12-20 株式会社東芝 半導体装置及びその製造方法
US6869750B2 (en) * 1999-10-28 2005-03-22 Fujitsu Limited Structure and method for forming a multilayered structure
EP1100295B1 (en) * 1999-11-12 2012-03-28 Panasonic Corporation Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same
JP3670917B2 (ja) * 1999-12-16 2005-07-13 新光電気工業株式会社 半導体装置及びその製造方法
JP2001196381A (ja) * 2000-01-12 2001-07-19 Toyo Kohan Co Ltd 半導体装置、半導体上の回路形成に用いる金属積層板、および回路形成方法
JP3752949B2 (ja) * 2000-02-28 2006-03-08 日立化成工業株式会社 配線基板及び半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167823A (ja) * 1997-08-08 1999-03-09 Hitachi Chem Co Ltd バンプ付き配線基板及び半導体パッケ−ジの製造法
JP2000022052A (ja) * 1998-06-30 2000-01-21 Casio Comput Co Ltd 半導体装置及びその製造方法
JP2001196405A (ja) * 2000-01-12 2001-07-19 Toyo Kohan Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2001080299A1 (fr) 2001-10-25
US20030155662A1 (en) 2003-08-21
KR20030001438A (ko) 2003-01-06
CN1425191A (zh) 2003-06-18
EP1291906A1 (en) 2003-03-12
AU2001242793A1 (en) 2001-10-30
US7183190B2 (en) 2007-02-27
KR100746862B1 (ko) 2007-08-07
EP1291906B1 (en) 2009-11-04
TW518921B (en) 2003-01-21
EP1291906A4 (en) 2005-08-31
CN1194394C (zh) 2005-03-23
DE60140362D1 (de) 2009-12-17

Similar Documents

Publication Publication Date Title
JP3986575B2 (ja) ３次元集積回路の製造方法
US20110033979A1 (en) Edge connect wafer level stacking
US20060186542A1 (en) Semiconductor device and manufacturing method thereof
JP2004363478A (ja) 半導体装置の製造方法
JP2004039929A (ja) 半導体装置および半導体チップのバンプ製造方法
JP2005322858A (ja) 半導体装置の製造方法
US6841877B2 (en) Semiconductor device, metal laminated plate for fabricating circuit on semiconductor, and method of fabricating circuit
JP2004165312A (ja) 半導体集積装置及びその製造方法
JP2001308095A (ja) 半導体装置およびその製造方法
JP2004119726A (ja) 回路装置の製造方法
JPH01266786A (ja) 混成集積回路の製造方法
JP4117603B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
JP2009076928A (ja) 配線基板の製造方法
JP2001196405A (ja) 半導体装置およびその製造方法
JPH11204519A (ja) 半導体装置及びその製造方法
JP2001068513A (ja) 半導体装置
JP2005093979A (ja) 配線基板の製造方法、及び配線基板
JP2001308092A (ja) 半導体ウェハ上の配線形成に用いる金属積層板、および半導体ウェハ上への配線形成方法
TW200933770A (en) Fabrication method of UBM layers
JP2003243434A (ja) 半導体装置の製造方法及び半導体装置
JP2003224242A (ja) 積層型半導体装置及びその製造方法
JP2003109987A (ja) フリップチップ実装基板および半導体装置
JP2007294706A (ja) 半導体装置およびその製造方法
JPH04314382A (ja) 配線基板の製造方法
JP2004063938A (ja) チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100526

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101001