JP2003243434A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置Info
- Publication number
- JP2003243434A JP2003243434A JP2002035525A JP2002035525A JP2003243434A JP 2003243434 A JP2003243434 A JP 2003243434A JP 2002035525 A JP2002035525 A JP 2002035525A JP 2002035525 A JP2002035525 A JP 2002035525A JP 2003243434 A JP2003243434 A JP 2003243434A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring pattern
- metal material
- material layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 本発明は、半導体装置の製造方法及び半導体
装置に関し、特に薄型のパッケージにより半導体チップ
等を実装する場合に適用して、従来に比して一段と微細
な配線パターンを作成することができるようにする。 【解決手段】 本発明は、基板１上に金属材料層２、３
を形成した後、配線パターン５を形成して半導体チップ
６Ａ、６Ｂを実装、封止した後、基板１を剥離して取り
除く。
装置に関し、特に薄型のパッケージにより半導体チップ
等を実装する場合に適用して、従来に比して一段と微細
な配線パターンを作成することができるようにする。 【解決手段】 本発明は、基板１上に金属材料層２、３
を形成した後、配線パターン５を形成して半導体チップ
６Ａ、６Ｂを実装、封止した後、基板１を剥離して取り
除く。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法及び半導体装置に関し、特に薄型のパッケージによ
り半導体チップ等を実装する場合に適用することができ
る。本発明は、基板上に金属材料層を形成した後、配線
パターンを形成して半導体チップ等を実装、封止した
後、基板を剥離して取り除くことにより、従来に比して
一段と微細な配線パターンを作成することができるよう
にする。
方法及び半導体装置に関し、特に薄型のパッケージによ
り半導体チップ等を実装する場合に適用することができ
る。本発明は、基板上に金属材料層を形成した後、配線
パターンを形成して半導体チップ等を実装、封止した
後、基板を剥離して取り除くことにより、従来に比して
一段と微細な配線パターンを作成することができるよう
にする。
【０００２】
【従来の技術】従来、各種電子機器においては、集積回
路の実装部品である半導体装置を薄型化することが求め
られるようになされており、この要望に対してＴＡＢ
（Tape Automated Bonding）テープ等によるインターポ
ーザーに半導体チップ等を実装して半導体装置を作成す
るようになされている。
路の実装部品である半導体装置を薄型化することが求め
られるようになされており、この要望に対してＴＡＢ
（Tape Automated Bonding）テープ等によるインターポ
ーザーに半導体チップ等を実装して半導体装置を作成す
るようになされている。
【０００３】このようなインターポーザーにおいては、
ポリイミド等によるシート材の絶縁材料に配線パター
ン、保護層を順次形成して作成され、バンプ、ワイヤー
ボンディング等により半導体チップが実装される。イン
ターポーザーにおいては、バンプにより配線基板に実装
する場合には、バンプ接続用の電極が配線パターンによ
り形成され、リードフレームにより実装する場合には、
この配線パターンによりリードフレームが形成されるよ
うになされている。
ポリイミド等によるシート材の絶縁材料に配線パター
ン、保護層を順次形成して作成され、バンプ、ワイヤー
ボンディング等により半導体チップが実装される。イン
ターポーザーにおいては、バンプにより配線基板に実装
する場合には、バンプ接続用の電極が配線パターンによ
り形成され、リードフレームにより実装する場合には、
この配線パターンによりリードフレームが形成されるよ
うになされている。
【０００４】
【発明が解決しようとする課題】ところでこのようなＴ
ＡＢテープによるインターポーザーにより半導体装置を
作成する場合、インターポーザーが厚みの薄いシート状
の部材であり、反り、伸び縮み等を避け得ないことによ
り、微細な配線パターンを作成する点で実用上未だ不十
分な問題があった。
ＡＢテープによるインターポーザーにより半導体装置を
作成する場合、インターポーザーが厚みの薄いシート状
の部材であり、反り、伸び縮み等を避け得ないことによ
り、微細な配線パターンを作成する点で実用上未だ不十
分な問題があった。
【０００５】この問題を解決する１つの方法として、シ
ート材による絶縁材料に配線パターンを作成する代わり
に、プリント配線基板を使用する方法も考えられるが、
この場合、反り、伸び縮み等を避けることができること
により取扱いは容易になるものの、配線パターンについ
てはエッチングにより配線材料層を局所的に除去するこ
とになり、これによりこの場合も、微細な配線パターン
を作成することが困難な問題があった。
ート材による絶縁材料に配線パターンを作成する代わり
に、プリント配線基板を使用する方法も考えられるが、
この場合、反り、伸び縮み等を避けることができること
により取扱いは容易になるものの、配線パターンについ
てはエッチングにより配線材料層を局所的に除去するこ
とになり、これによりこの場合も、微細な配線パターン
を作成することが困難な問題があった。
【０００６】本発明は以上の点を考慮してなされたもの
で、従来に比して一段と微細な配線パターンを作成する
ことができる半導体装置の製造方法及び半導体装置を提
案しようとするものである。
で、従来に比して一段と微細な配線パターンを作成する
ことができる半導体装置の製造方法及び半導体装置を提
案しようとするものである。
【０００７】
【課題を解決するための手段】かかる課題を解決するた
め請求項１の発明においては、半導体装置の製造方法に
適用して、薄板形状による基板上に、金属材料層を成膜
する金属材料層成膜ステップと、この金属材料層上に、
配線材料により配線パターンを作成する配線パターン作
成のステップと、少なくとも半導体チップをこの配線パ
ターンによりマウントするマウントのステップと、この
半導体チップを樹脂により封止する封止ステップと、先
の金属材料層より基板を剥離させて基板を除去する基板
除去のステップとを備えるようにする。
め請求項１の発明においては、半導体装置の製造方法に
適用して、薄板形状による基板上に、金属材料層を成膜
する金属材料層成膜ステップと、この金属材料層上に、
配線材料により配線パターンを作成する配線パターン作
成のステップと、少なくとも半導体チップをこの配線パ
ターンによりマウントするマウントのステップと、この
半導体チップを樹脂により封止する封止ステップと、先
の金属材料層より基板を剥離させて基板を除去する基板
除去のステップとを備えるようにする。
【０００８】また請求項２の発明においては、請求項１
の構成において、配線パターン作成のステップは、レジ
ストにより金属材料層をマスクし、金属材料層に配線材
料を選択的に成膜することにより、配線パターンを作成
する。
の構成において、配線パターン作成のステップは、レジ
ストにより金属材料層をマスクし、金属材料層に配線材
料を選択的に成膜することにより、配線パターンを作成
する。
【０００９】また請求項５の発明においては、集積回路
等の半導体装置に適用して、薄板形状による基板上に、
金属材料層を成膜した後、金属材料層上に、配線材料に
より配線パターンが作成され、配線パターンにより半導
体チップがマウントされて樹脂により封止され、金属材
料層より基板が剥離により除去されて形成されてなるよ
うにする。
等の半導体装置に適用して、薄板形状による基板上に、
金属材料層を成膜した後、金属材料層上に、配線材料に
より配線パターンが作成され、配線パターンにより半導
体チップがマウントされて樹脂により封止され、金属材
料層より基板が剥離により除去されて形成されてなるよ
うにする。
【００１０】請求項１の発明によれば、半導体装置の製
造方法に適用して、薄板形状による基板上に、金属材料
層を成膜する金属材料層成膜ステップと、この金属材料
層上に、配線材料により配線パターンを作成する配線パ
ターン作成のステップと、少なくとも半導体チップをこ
の配線パターンによりマウントするマウントのステップ
と、この半導体チップを樹脂により封止する封止ステッ
プと、先の金属材料層より基板を剥離させて基板を除去
する基板除去のステップとを備えることにより、ＴＡＢ
テープ等に比して格段的に取扱いの容易な基板上に半導
体装置の構成部品を形成、配置、実装した後、この基板
を除去して形成される。このような取扱いの容易さは、
基板の位置決め精度を向上できることにより、これによ
り緻密かつ微細な配線パターンを、簡易かつ確実に作成
することが可能となる。またこのように最後に基板を除
去することにより、基板上への半導体装置の構成部品を
形成、配置については、厚みを薄くしても、確実に形
成、配置することができ、これにより極めて厚みの薄
い、例えば厚み１００〔μｍ〕程度の半導体装置をも作
成することが可能となる。
造方法に適用して、薄板形状による基板上に、金属材料
層を成膜する金属材料層成膜ステップと、この金属材料
層上に、配線材料により配線パターンを作成する配線パ
ターン作成のステップと、少なくとも半導体チップをこ
の配線パターンによりマウントするマウントのステップ
と、この半導体チップを樹脂により封止する封止ステッ
プと、先の金属材料層より基板を剥離させて基板を除去
する基板除去のステップとを備えることにより、ＴＡＢ
テープ等に比して格段的に取扱いの容易な基板上に半導
体装置の構成部品を形成、配置、実装した後、この基板
を除去して形成される。このような取扱いの容易さは、
基板の位置決め精度を向上できることにより、これによ
り緻密かつ微細な配線パターンを、簡易かつ確実に作成
することが可能となる。またこのように最後に基板を除
去することにより、基板上への半導体装置の構成部品を
形成、配置については、厚みを薄くしても、確実に形
成、配置することができ、これにより極めて厚みの薄
い、例えば厚み１００〔μｍ〕程度の半導体装置をも作
成することが可能となる。
【００１１】また請求項２の発明においては、請求項１
の構成において、配線パターン作成のステップは、レジ
ストにより金属材料層をマスクし、金属材料層に配線材
料を選択的に成膜することにより、配線パターンを作成
することにより、いわゆるアディティブ法により微細な
配線パターンを作成することができる。
の構成において、配線パターン作成のステップは、レジ
ストにより金属材料層をマスクし、金属材料層に配線材
料を選択的に成膜することにより、配線パターンを作成
することにより、いわゆるアディティブ法により微細な
配線パターンを作成することができる。
【００１２】これにより請求項５の発明においては、従
来に比して一段と微細な配線パターンを作成してなり、
かつ必要に応じて厚みを薄くしてなる半導体装置を提供
することができる。
来に比して一段と微細な配線パターンを作成してなり、
かつ必要に応じて厚みを薄くしてなる半導体装置を提供
することができる。
【００１３】
【発明の実施の形態】以下、適宜図面を参照しながら本
発明の実施の形態を詳述する。
発明の実施の形態を詳述する。
【００１４】（１）実施の形態の構成
図１及び図２は、本発明の実施の形態に係る半導体装置
の製造工程の説明に供する断面図である。この製造工程
１では、図１（Ａ）及び（Ｂ）に示すように、表面を平
滑化してなる薄板形状の基板１に剥離層２を成膜する。
の製造工程の説明に供する断面図である。この製造工程
１では、図１（Ａ）及び（Ｂ）に示すように、表面を平
滑化してなる薄板形状の基板１に剥離層２を成膜する。
【００１５】ここで基板１は、表面が平滑化されたガラ
ス基板又はシリコンウエハ基板が適用される。これに対
して剥離層２は、上層側に半導体チップ等を実装した後
に、この基板１の取り外しを容易とすることを目的とし
て形成され、基板１に対して所定の金属材料が適用され
る。この実施に形態において、剥離層２は、無電解メッ
キによる膜厚２〜５〔μｍ〕のニッケル層及びニッケル
−リン層により形成される。
ス基板又はシリコンウエハ基板が適用される。これに対
して剥離層２は、上層側に半導体チップ等を実装した後
に、この基板１の取り外しを容易とすることを目的とし
て形成され、基板１に対して所定の金属材料が適用され
る。この実施に形態において、剥離層２は、無電解メッ
キによる膜厚２〜５〔μｍ〕のニッケル層及びニッケル
−リン層により形成される。
【００１６】この工程は、続いて図１（Ｃ）に示すよう
に、剥離補助層３を成膜する。ここでこの剥離補助層３
は、剥離層２による基板１の取り外しを補助する目的で
形成され、この実施の形態においては、電解メッキによ
る膜厚０．２〜２〔μｍ〕の銅により形成される。これ
らによりこの工程は、この図１（Ａ）〜（Ｃ）に示す処
理により、薄板形状による基板上に、金属材料層を成膜
する金属材料層成膜ステップを構成する。
に、剥離補助層３を成膜する。ここでこの剥離補助層３
は、剥離層２による基板１の取り外しを補助する目的で
形成され、この実施の形態においては、電解メッキによ
る膜厚０．２〜２〔μｍ〕の銅により形成される。これ
らによりこの工程は、この図１（Ａ）〜（Ｃ）に示す処
理により、薄板形状による基板上に、金属材料層を成膜
する金属材料層成膜ステップを構成する。
【００１７】この工程は、続いて図１（Ｄ）に示すよう
に、フォトリソグラフィーの処理により、配線パターン
を作成しない部分について、剥離補助層３をマスクする
レジスト層４を所定膜厚により形成する。続いてこの工
程は、図１（Ｅ）に示すように、例えば電解メッキ処理
により、剥離補助層３が露出してなるレジスト層４間の
部位を、配線パターン材料である金属材料により埋め
る。ここでこの配線材料としては金、銅等が適用され
る。また続いて図１（Ｆ）に示すように、レジスト層４
を除去する。
に、フォトリソグラフィーの処理により、配線パターン
を作成しない部分について、剥離補助層３をマスクする
レジスト層４を所定膜厚により形成する。続いてこの工
程は、図１（Ｅ）に示すように、例えば電解メッキ処理
により、剥離補助層３が露出してなるレジスト層４間の
部位を、配線パターン材料である金属材料により埋め
る。ここでこの配線材料としては金、銅等が適用され
る。また続いて図１（Ｆ）に示すように、レジスト層４
を除去する。
【００１８】これらによりこの工程では、シート材に比
して格段的に取扱いが容易な薄板形状の基板１上に剥離
層２、剥離補助層３を形成し、この剥離補助層３の上層
にアディティブ法により配線材料を堆積して配線パター
ン５を形成するようになされている。これによりこの工
程は、この図１（Ｄ）〜（Ｅ）示す処理により、先の金
属材料層上に、配線材料により配線パターンを作成する
配線パターン作成のステップを構成する。
して格段的に取扱いが容易な薄板形状の基板１上に剥離
層２、剥離補助層３を形成し、この剥離補助層３の上層
にアディティブ法により配線材料を堆積して配線パター
ン５を形成するようになされている。これによりこの工
程は、この図１（Ｄ）〜（Ｅ）示す処理により、先の金
属材料層上に、配線材料により配線パターンを作成する
配線パターン作成のステップを構成する。
【００１９】この工程は、続いて図２（Ｇ）に示すよう
に、半導体チップ６Ａ、６Ｂをマウントする。なおこの
図２（Ｇ）においては、半導体チップ６Ａをワイヤボン
ディングにより実装し、半導体チップ６Ｂをバンプによ
り実装しているが、半導体チップの実装方法にあって
は、ワイヤボンディングによる方法、バンプによる方法
の一方のみを適用するようにしてもよく、またこれらの
方法に限らず、半導体製造工程で適用される種々の実装
方法を広く適用することができ、さらには半導体チップ
以外の微細部品を実装することもできる。これによりこ
の工程は、少なくとも半導体チップを配線パターンによ
りマウントするマウントのステップを構成する。
に、半導体チップ６Ａ、６Ｂをマウントする。なおこの
図２（Ｇ）においては、半導体チップ６Ａをワイヤボン
ディングにより実装し、半導体チップ６Ｂをバンプによ
り実装しているが、半導体チップの実装方法にあって
は、ワイヤボンディングによる方法、バンプによる方法
の一方のみを適用するようにしてもよく、またこれらの
方法に限らず、半導体製造工程で適用される種々の実装
方法を広く適用することができ、さらには半導体チップ
以外の微細部品を実装することもできる。これによりこ
の工程は、少なくとも半導体チップを配線パターンによ
りマウントするマウントのステップを構成する。
【００２０】この工程は、続いて図２（Ｈ）に示すよう
に、前工程で実装した半導体チップ等を樹脂７によりモ
ールディングする。なおこのモールディングにおいて
は、通常の半導体製造工程で使用されるエポキシ樹脂、
液晶ポリマー等が適用される。これによりこの工程は、
半導体チップを樹脂により封止する封止ステップを構成
する。
に、前工程で実装した半導体チップ等を樹脂７によりモ
ールディングする。なおこのモールディングにおいて
は、通常の半導体製造工程で使用されるエポキシ樹脂、
液晶ポリマー等が適用される。これによりこの工程は、
半導体チップを樹脂により封止する封止ステップを構成
する。
【００２１】この工程は、続いて図２（Ｉ）に示すよう
に、基板１を取り除く。ここでこの実施の形態において
は、例えばウエットエッチングにより基板１の端面側に
露出する剥離層２、剥離補助層３を部分的にエッチング
することにより、また全体を加熱して熱応力を加えるこ
とにより、さらにはこれらの組み合わせ等により、メッ
キ応力を有効に利用して剥離層２より基板１を剥離さ
せ、これにより基板１を取り除く。
に、基板１を取り除く。ここでこの実施の形態において
は、例えばウエットエッチングにより基板１の端面側に
露出する剥離層２、剥離補助層３を部分的にエッチング
することにより、また全体を加熱して熱応力を加えるこ
とにより、さらにはこれらの組み合わせ等により、メッ
キ応力を有効に利用して剥離層２より基板１を剥離さ
せ、これにより基板１を取り除く。
【００２２】さらにこの工程は、続いて図２（Ｊ）に示
すように、剥離層２、剥離補助層３を除去し、配線パタ
ーン５を露出させる。この実施の形態においては、銅を
エッチングしない過酸化水素系のエッチング液により剥
離層２を除去した後、同様のエッチングの処理により剥
離補助層３を除去する。またこのようにして剥離補助層
３等を除去して露出する配線パターン５に対して、必要
に応じて半田メッキ等の処理を実行する。この工程は、
続いて、各半導体装置毎にスクライビングし、完成品と
するようになされている。これによりこの工程は、金属
材料層より基板を剥離させて基板を除去する基板除去の
ステップを構成する。
すように、剥離層２、剥離補助層３を除去し、配線パタ
ーン５を露出させる。この実施の形態においては、銅を
エッチングしない過酸化水素系のエッチング液により剥
離層２を除去した後、同様のエッチングの処理により剥
離補助層３を除去する。またこのようにして剥離補助層
３等を除去して露出する配線パターン５に対して、必要
に応じて半田メッキ等の処理を実行する。この工程は、
続いて、各半導体装置毎にスクライビングし、完成品と
するようになされている。これによりこの工程は、金属
材料層より基板を剥離させて基板を除去する基板除去の
ステップを構成する。
【００２３】（２）実施の形態の動作
以上の構成において、この製造工程においては、平坦な
基板１上に金属材料による剥離層２、剥離補助層３が成
膜され後、配線材料により配線パターン５が作成され、
この配線パターン５により半導体チップ６Ａ、６Ｂがマ
ウントされる。さらに樹脂７により半導体チップ６Ａ、
６Ｂが封止され、その後、剥離層２より基板が剥離によ
り除去されて形成されて作成される。
基板１上に金属材料による剥離層２、剥離補助層３が成
膜され後、配線材料により配線パターン５が作成され、
この配線パターン５により半導体チップ６Ａ、６Ｂがマ
ウントされる。さらに樹脂７により半導体チップ６Ａ、
６Ｂが封止され、その後、剥離層２より基板が剥離によ
り除去されて形成されて作成される。
【００２４】これによりこの工程では、一定の板厚を有
する基板１上に半導体装置の構成部品を形成、配置、実
装した後、この基板を除去して形成される。このような
一定の板厚を有する基板１上にこれら構成部品を形成、
配置、実装する場合にあっては、ＴＡＢテープのような
伸び縮みを殆ど無視できることにより、またＴＡＢテー
プのような撓み、捩じれ等も無いことにより、搬送不良
等の異常を回避して、高い精度により位置決めして一連
の処理を実行することができる。すなわちＴＡＢテープ
等に比して格段的に容易な取扱いにより半導体装置を作
成することができる。これによりこの工程では、緻密か
つ微細な配線パターンを、簡易かつ確実に作成すること
が可能となる。
する基板１上に半導体装置の構成部品を形成、配置、実
装した後、この基板を除去して形成される。このような
一定の板厚を有する基板１上にこれら構成部品を形成、
配置、実装する場合にあっては、ＴＡＢテープのような
伸び縮みを殆ど無視できることにより、またＴＡＢテー
プのような撓み、捩じれ等も無いことにより、搬送不良
等の異常を回避して、高い精度により位置決めして一連
の処理を実行することができる。すなわちＴＡＢテープ
等に比して格段的に容易な取扱いにより半導体装置を作
成することができる。これによりこの工程では、緻密か
つ微細な配線パターンを、簡易かつ確実に作成すること
が可能となる。
【００２５】またこのように基板１上に半導体装置を作
成した後、基板１を除去してなることにより、基板１上
への半導体装置の構成部品の形成、配置等については、
厚みを薄くしても、確実に実行することができる。これ
により極めて厚みの薄い、例えば厚み１００〔μｍ〕程
度の半導体装置をも簡易かつ確実に作成することが可能
となる。
成した後、基板１を除去してなることにより、基板１上
への半導体装置の構成部品の形成、配置等については、
厚みを薄くしても、確実に実行することができる。これ
により極めて厚みの薄い、例えば厚み１００〔μｍ〕程
度の半導体装置をも簡易かつ確実に作成することが可能
となる。
【００２６】また完成した半導体装置においては、ＴＡ
Ｂテープ、配線基板を使用する場合のような、熱的な制
約を受けることが無いことにより、ＳＩＰ（System In
a Package ）を構成する場合、さらには積層化に適用し
て好適な結果を得ることができる。
Ｂテープ、配線基板を使用する場合のような、熱的な制
約を受けることが無いことにより、ＳＩＰ（System In
a Package ）を構成する場合、さらには積層化に適用し
て好適な結果を得ることができる。
【００２７】また一連の工程においては、殆どが半導体
製造工程を利用できることにより、その分、設備等の無
駄を排することができる。
製造工程を利用できることにより、その分、設備等の無
駄を排することができる。
【００２８】また必要に応じてマクスを交換して配線パ
ターンの形状を変更することにより、種々の部品実装、
種々の大きさにより作成することができ、これにより機
器側より要求される種々の要望に柔軟に対応することが
できる。因みに、この工程によれば、シリコンウエハ基
板の大きさのものまで作成することができる。
ターンの形状を変更することにより、種々の部品実装、
種々の大きさにより作成することができ、これにより機
器側より要求される種々の要望に柔軟に対応することが
できる。因みに、この工程によれば、シリコンウエハ基
板の大きさのものまで作成することができる。
【００２９】このようにして基板上に半導体装置を構成
するにつき、この実施の形態においえては、いわゆるア
ディティブ法により、レジストにより金属材料層をマス
クし、この金属材料層に配線材料を選択的に成膜して配
線パターンを作成することにより、配線基板のように、
不要部分をエッチングにより除去して配線パターンを作
成する場合に比して、格段的に微細な配線パターンを作
成することができる。
するにつき、この実施の形態においえては、いわゆるア
ディティブ法により、レジストにより金属材料層をマス
クし、この金属材料層に配線材料を選択的に成膜して配
線パターンを作成することにより、配線基板のように、
不要部分をエッチングにより除去して配線パターンを作
成する場合に比して、格段的に微細な配線パターンを作
成することができる。
【００３０】また金属材料層をニッケル層、ニッケル−
リン層の積層構造により構成し、さらには銅による剥離
補助層を作成したことにより、メッキ応力を有効に利用
して、加熱等の処理により簡易に基板を剥離することが
できる。また剥離補助層を設けることにより、一段と簡
易に基板を剥離することができる。
リン層の積層構造により構成し、さらには銅による剥離
補助層を作成したことにより、メッキ応力を有効に利用
して、加熱等の処理により簡易に基板を剥離することが
できる。また剥離補助層を設けることにより、一段と簡
易に基板を剥離することができる。
【００３１】なお、この剥離補助層においては、配線パ
ターン作成時にレジストを除去する際に、併せて除去す
ることもできる。
ターン作成時にレジストを除去する際に、併せて除去す
ることもできる。
【００３２】（３）実施の形態の効果
以上の構成によれば、基板上に金属材料層を形成した
後、配線パターンを形成して半導体チップを実装、封止
した後、この基板を剥離により取り除くことにより、従
来に比して一段と微細な配線パターンを作成することが
でき、さらには厚みを薄くすることができる。
後、配線パターンを形成して半導体チップを実装、封止
した後、この基板を剥離により取り除くことにより、従
来に比して一段と微細な配線パターンを作成することが
でき、さらには厚みを薄くすることができる。
【００３３】またレジストにより金属材料層をマスク
し、この金属材料層に配線材料を選択的に成膜して配線
パターンを作成することにより、微細な配線パターンを
作成することができる。
し、この金属材料層に配線材料を選択的に成膜して配線
パターンを作成することにより、微細な配線パターンを
作成することができる。
【００３４】またこの基板がガラス基板又はシリコン基
板であることにより、汎用性の高い材料を使用すること
ができる。
板であることにより、汎用性の高い材料を使用すること
ができる。
【００３５】また金属材料層をニッケル層、ニッケル−
リン層の積層構造により形成することにより、簡易に基
板を剥離して除去することができる。
リン層の積層構造により形成することにより、簡易に基
板を剥離して除去することができる。
【００３６】（４）他の実施の形態
なお上述の実施の形態においては、基板上に２つの半導
体チップを実装する場合について述べたが、本発明はこ
れに限らず、１つの半導体チップを実装する場合、半導
体チップと他の部品とを実装する場合等に広く適用する
ことができる。
体チップを実装する場合について述べたが、本発明はこ
れに限らず、１つの半導体チップを実装する場合、半導
体チップと他の部品とを実装する場合等に広く適用する
ことができる。
【００３７】また上述の実施の形態においては、全体を
樹脂によりモールディングしてパッケージを形成し、こ
のパッケージの背面側に配線パターンが露出することに
より、バンプにより実装する場合に本発明を適用する場
合について述べたが、本発明はこれに限らず、基板上に
形成する配線パターンの一部によりリードフレームを構
成する場合等にも広く適用することができる。
樹脂によりモールディングしてパッケージを形成し、こ
のパッケージの背面側に配線パターンが露出することに
より、バンプにより実装する場合に本発明を適用する場
合について述べたが、本発明はこれに限らず、基板上に
形成する配線パターンの一部によりリードフレームを構
成する場合等にも広く適用することができる。
【００３８】
【発明の効果】上述のように本発明によれば、基板上に
金属材料層を形成した後、配線パターンを形成して半導
体チップを実装、封止した後、この基板を剥離して取り
除くことにより、従来に比して一段と微細な配線パター
ンを作成することができる。
金属材料層を形成した後、配線パターンを形成して半導
体チップを実装、封止した後、この基板を剥離して取り
除くことにより、従来に比して一段と微細な配線パター
ンを作成することができる。
【図１】本発明の実施の形態に係る製造工程の説明に供
する断面図である。
する断面図である。
【図２】図１の続きを示す断面図である。
１……基板、２……剥離層、３……剥離補助層、４……
レジスト、５……配線パターン、６Ａ、６Ｂ……半導体
チップ、７……樹脂
レジスト、５……配線パターン、６Ａ、６Ｂ……半導体
チップ、７……樹脂
Claims (5)
- 【請求項１】薄板形状による基板上に、金属材料層を成
膜する金属材料層成膜ステップと、 前記金属材料層上に、配線材料により配線パターンを作
成する配線パターン作成のステップと、 少なくとも半導体チップを前記配線パターンによりマウ
ントするマウントのステップと、 前記半導体チップを樹脂により封止する封止ステップ
と、 前記金属材料層より前記基板を剥離させて前記基板を除
去する基板除去のステップとを備えることを特徴とする
半導体装置の製造方法。 - 【請求項２】前記配線パターン作成のステップは、 レジストにより前記金属材料層をマスクし、前記金属材
料層に前記配線材料を選択的に成膜することにより、前
記配線パターンを作成することを特徴とする請求項１に
記載の半導体装置の製造方法。 - 【請求項３】前記基板は、 ガラス基板又はシリコン基板であることを特徴とする請
求項１に記載の半導体装置の製造方法。 - 【請求項４】前記金属材料層は、 ニッケル層、ニッケル−リン層の積層構造であることを
特徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項５】薄板形状による基板上に、金属材料層を成
膜した後、前記金属材料層上に、配線材料により配線パ
ターンが作成され、 前記配線パターンにより半導体チップがマウントされて
樹脂により封止され、 前記金属材料層より前記基板が剥離により除去されて形
成されたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002035525A JP2003243434A (ja) | 2002-02-13 | 2002-02-13 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002035525A JP2003243434A (ja) | 2002-02-13 | 2002-02-13 | 半導体装置の製造方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003243434A true JP2003243434A (ja) | 2003-08-29 |
Family
ID=27777695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002035525A Pending JP2003243434A (ja) | 2002-02-13 | 2002-02-13 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003243434A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140392A (ja) * | 2004-11-15 | 2006-06-01 | Hitachi Cable Ltd | テープキャリア及びその製造方法、並びに半導体装置及びその製造方法 |
| JP2018029184A (ja) * | 2016-02-29 | 2018-02-22 | 三井金属鉱業株式会社 | キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法 |
-
2002
- 2002-02-13 JP JP2002035525A patent/JP2003243434A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140392A (ja) * | 2004-11-15 | 2006-06-01 | Hitachi Cable Ltd | テープキャリア及びその製造方法、並びに半導体装置及びその製造方法 |
| JP2018029184A (ja) * | 2016-02-29 | 2018-02-22 | 三井金属鉱業株式会社 | キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7198989B2 (en) | Method of producing a COF flexible printed wiring board | |
| US7281328B2 (en) | Method of fabricating rigid-flexible printed circuit board | |
| KR100694251B1 (ko) | 반도체 디바이스 및 그 제조방법 | |
| TWI536511B (zh) | 封裝半導體晶粒的方法 | |
| US20060205116A1 (en) | Methods for packaging microfeature devices and microfeature devices formed by such methods | |
| KR20040028799A (ko) | 반도체 패키지의 제조법 및 반도체 패키지 | |
| TWM512216U (zh) | 半導體基板結構與半導體封裝結構 | |
| JP4058443B2 (ja) | 半導体装置及びその製造方法 | |
| KR100658022B1 (ko) | 회로 장치의 제조 방법 | |
| US7556984B2 (en) | Package structure of chip and the package method thereof | |
| US7183190B2 (en) | Semiconductor device and fabrication method therefor | |
| US7045393B2 (en) | Method for manufacturing circuit devices | |
| JP4029910B2 (ja) | 半導体パッケ−ジの製造法及び半導体パッケ−ジ | |
| JP2003243434A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2008288481A (ja) | 半導体装置およびその製造方法 | |
| JP2004079816A (ja) | チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造 | |
| JP2002334951A (ja) | 半導体素子搭載用基板及び半導体パッケージ | |
| JP2002124527A (ja) | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 | |
| JP3818253B2 (ja) | 半導体装置用テープキャリアの製造方法 | |
| JP2002110858A (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| KR100445296B1 (ko) | 플립 칩 온 필름 및 그 제조방법 | |
| JP2007012780A (ja) | 回路基板構造及び回路基板構造の製造方法 | |
| JPH07122589A (ja) | 半導体装置及びその製造方法 | |
| KR100722553B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP2000049254A (ja) | チップサイズパッケージ |