JP3818253B2 - 半導体装置用テープキャリアの製造方法 - Google Patents
半導体装置用テープキャリアの製造方法 Download PDFInfo
- Publication number
- JP3818253B2 JP3818253B2 JP2002342782A JP2002342782A JP3818253B2 JP 3818253 B2 JP3818253 B2 JP 3818253B2 JP 2002342782 A JP2002342782 A JP 2002342782A JP 2002342782 A JP2002342782 A JP 2002342782A JP 3818253 B2 JP3818253 B2 JP 3818253B2
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- base material
- device hole
- manufacturing
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＴＡＢテープ又はＣＳＰ、ＢＧＡ、ＣＯＦ用テープキャリア等の半導体装置用テープキャリアの製造方法に関し、特に比較的大きなデバイスホールを有するＴ−ＢＧＡ（テープＢＧＡ）用の半導体装置用テープキャリアの製造方法に関する。
【０００２】
【従来の技術】
半導体装置用テープキャリアであるＴＡＢテープは通常次のように形成される。ここではＴ−ＢＧＡ用ＴＡＢテープを用いて説明する。
【０００３】
図３に従来のＴＡＢテープの製造工程におけるＴＡＢテープの構成を示す。（ａ）にプレス工程、（ｂ）にラミネート工程、（ｃ）にコート露光工程、（ｄ）に現像工程、（ｅ）に裏止め工程、（ｆ）にエッチング工程、（ｇ）に剥離工程、（ｉ）にＰＳＲメッキ工程におけるＴＡＢテープの構成状態を示す。
【０００４】
まず、プレス工程（ａ）において、Ｂステージ（ボンディングステージ）となるテープ状の基材２の上に、接着剤４で保護フィルム１０が貼り付けられた作製過程のＴＡＢテープに、貫通穴であるスプロケットホール７、デバイスホール５をプレスにより打ち抜く。なお、Ｆ−ＢＧＡ（ファインピッチＢＧＡ）などの場合はここでビアホールを打ち抜く。通常、基材２には宇部興産製のユーピレックスが用いられる。基材２のフィルム厚は２５、５０、７５、１２５μｍが現在の主流である。ビアホールの大きさはφ０．３〜０．５μｍが主流であり今後更に小さくなっていく傾向であるのに対し、デバイスホール５の大きさは１０〜１５ｍｍ×１０〜１５ｍｍ程度と大きく今後更に大きくなる傾向である。
【０００５】
次に、ラミネート工程（ｂ）において、デバイスホール５などが形成された基材２，接着剤４に銅箔３をラミネートすることにより３層構造とし、続いて接着剤４を硬化させる。なお、銅箔３の厚さは１５μｍや１８μｍが主流であるが、今後より薄くなる傾向にある。
【０００６】
次に、コート露光工程（ｃ）において、銅箔３による回路を形成するために、銅箔３の上に液状の感光性レジスト１１を塗布し、この感光性レジスト１１の上方に回路形成用の貫通穴によるパターンが形成された感光用マスク１２を配置し、更に、感光用マスク１２の上方から紫外線１４を照射することによって感光性レジスト１１を露光する。
【０００７】
次に、現像工程（ｄ）において、感光性レジスト１１の露光部分を除去し、裏止め工程（ｅ）において、デバイスホール５に裏止め剤１３を充填する。更に、エッチング工程（ｆ）において、現像工程（ｄ）での現像処理によって露出した銅箔３を除去し、剥離工程（ｇ）において、残った感光性レジスト１１および裏止め剤１３を除去することによって回路パターン３ｂを形成する。この回路パターン３ｂにおいて、デバイスホール５に突き出た３ａで示す部分は、インナーリードである。最後に、ＰＳＲメッキ工程（ｉ）において、回路パターン３ｂに感光性ソルダーレジスト８や金メッキなどのメッキ９を形成することによってＴＡＢテープ１を完成する。これが基本的な構成のＴＡＢテープ１である。（例えば、特許文献１参照。）。
【０００８】
【特許文献１】
特開平１−２００６４２号公報
【０００９】
【発明が解決しようとする課題】
しかし、従来の半導体装置用テープキャリアの製造方法においては、次の▲１▼〜▲５▼に記述する問題がある。
【００１０】
▲１▼プレス工程（ａ）で比較的大きな貫通穴であるデバイスホール５を形成してからラミネート工程（ｂ）において銅箔３をラミネートするため、図４に示すように、ラミネートされた銅箔３がデバイスホール５に落ち込んで変形し、このためインナーリード３ａに変形が生じるという問題がある。
【００１１】
▲２▼銅箔３の変形によりコート露光工程（ｃ）で銅箔３上に塗布される感光性レジスト１１の厚さが不均一となるため、インナーリード３ａの寸法にバラツキが生じる。
【００１２】
▲３▼銅箔３の変形により裏止め剤１３で支える面積が大きくなると、エッチング工程（ｆ）におけるエッチング時に裏止め剤１３が振動するため、インナーリード３ａと裏止め剤１３との間で乖離が生じ、インナーリード３ａに細りが生じてしまう。
【００１３】
▲４▼上記▲３▼のインナーリード３ａの細りを無くすためには、裏止め剤１３を強固にする必要があるが、これには、裏止め工程（ｅ）における裏止めのベーク・硬化処理を過剰にしたり、裏止め剤１３の厚さを厚くするなどの強度向上が必要になるため、その分、製造コストが高くなる。また、過剰な裏止めのベークを行うことにより、感光性レジスト１１にも負荷がかかり、エッチング精度を低下させる原因となる。
【００１４】
▲５▼銅箔３の厚さは、パッケージの小型化に応じて、より薄くなる傾向にあり、またデバイスホール５の大きさはチップの高機能化などに応じて、より大きくなる傾向にあるので、▲１▼のデバイスホール５における銅箔３の変形が、より生じやすくなる。また裏止め工程（ｅ）でデバイスホール５に充填される裏止め剤１３の破損が生じやすくなるため、インナーリード３ａの変形や寸法のバラツキが生じやすくなる。
【００１５】
本発明は、かかる点に鑑みてなされたものであり、製造時におけるデバイスホール内の銅箔の変形を無くすことにより、製造コストを高くすることなく、インナーリードの変形、細りおよび寸法のバラツキを無くすことができる半導体装置用テープキャリアの製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体装置用テープキャリアの製造方法は、テープ状の基材に半導体チップの搭載用の回路パターンを有する半導体装置用テープキャリアの製造方法において、前記回路パターンの形成部材となる銅箔を前記基材の上に形成する前に、前記基材にデバイスホールを打ち抜く際に、前記デバイスホールの内側に前記基材の一部を四角状に残し、この四角状に残った基材の一部が夫々の四隅に形成され且つ前記デバイスホールの壁面に連結して形成された二股状の連結部にて連結されるように打ち抜き、前記銅箔による前記回路パターン形成後に前記残った基材を除去することを特徴としている。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１９】
（実施の形態）
図１は、本実施の形態に係るＴＡＢテープの製造工程におけるＴＡＢテープの構成を示す図である。（ａ）にプレス工程、（ｂ）にラミネート工程、（ｃ）にコート露光工程、（ｄ）に現像工程、（ｅ）に裏止め工程、（ｆ）にエッチング工程、（ｇ）に剥離工程、（ｈ）に形状保持部除去工程、（ｉ）にＰＳＲメッキ工程におけるＴＡＢテープの構成状態を示す。なお、この各工程（ａ）〜（ｉ）で製造されるＴＡＢテープは、Ｔ−ＢＧＡ用ＴＡＢテープであるとする。
【００２０】
まず、プレス工程（ａ）において、Ｂステージとなるテープ状の基材２の上に、接着剤４で保護フィルム１０が貼り付けられた作製過程のＴＡＢテープに、貫通穴であるスプロケットホール７、デバイスホール５をプレスにより打ち抜く。この際に、後述で説明する剥離工程（ｇ）における処理後のＴＡＢテープ構成図である図２に示すように、デバイスホール５内に、基材２を四角状に形成した形状保持部５ａが残り、この形状保持部５ａの四隅に基材２を二股状に残した連結部５ｂで、形状保持部５ａが周囲の基材２に連結された状態となるように打ち抜く。但し、図２の構成は剥離工程（ｇ）の処理後なので形状保持部５ａの上に接着剤４が硬化している。
【００２１】
次に、ラミネート工程（ｂ）において、形状保持部５ａがホール内に残されたデバイスホール５などが形成された基材２，接着剤４に銅箔３をラミネートすることにより３層構造とし、続いて接着剤４を硬化させる。
【００２２】
次に、コート露光工程（ｃ）において、銅箔３による回路を形成するために、銅箔３の上に液状の感光性レジスト１１を塗布し、この感光性レジスト１１の上方に回路形成用の貫通穴によるパターンが形成された感光用マスク１２を配置し、更に、感光用マスク１２の上方から紫外線１４を照射することによって感光性レジスト１１を露光する。
【００２３】
次に、現像工程（ｄ）において、感光性レジスト１１の露光部分を除去し、裏止め工程（ｅ）において、形状保持部５ａがホール内に残されたデバイスホール５に裏止め剤１３を充填する。更に、エッチング工程（ｆ）において、現像工程（ｄ）での現像処理によって露出した銅箔３を除去する。
【００２４】
次に、剥離工程（ｇ）において、残った感光性レジスト１１および裏止め剤１３を除去することによって回路パターン３ｂを形成する。この回路パターン３ｂにおいて、デバイスホール５に突き出た３ａで示す部分は、インナーリードである。この剥離工程（ｇ）における処理後のＴＡＢテープの平面図を図２に示す。
【００２５】
次に、形状保持部除去工程（ｈ）において、形状保持部５ａの連結部５ｂをプレス又はレーザ加工により切断することによって形状保持部５ａを除去する。最後に、ＰＳＲメッキ工程（ｉ）において、回路パターン３ｂに感光性ソルダーレジスト８や金メッキなどのメッキ９を形成することによってＴＡＢテープ１ａを完成する。なお、ＰＳＲメッキ工程（ｉ）後に外形抜き工程があり、この工程において形状保持部５ａを除去することも可能である。
【００２６】
このように、本実施の形態の半導体装置用テープキャリアの製造方法によれば、ラミネート工程（ｂ）で回路パターン３ｂの形成部材となる銅箔３を基材２の上にラミネートする前のプレス工程（ａ）において、基材２にデバイスホール５を打ち抜く際に、デバイスホール５の内側に基材２の一部を残し、この残った基材２による形状保持部５ａの四隅が連結部５ｂでデバイスホール５の壁である基材２に連結されるように打ち抜き、その後の剥離工程（ｇ）において銅箔３による回路パターン３ｂ形成後に連結部５ｂを切断して形状保持部５ａを除去するようにした。これによって、ラミネート工程（ｂ）において、基材２の上にデバイスホール５を覆って銅箔３をラミネートした際に、デバイスホール５の内側に配置された形状保持部５ａによって銅箔３が支えられるので、従来のように、ラミネートされた銅箔３がデバイスホール５に落ち込んで変形し、このため剥離工程（ｇ）で形成されるインナーリード３ａに変形が生じるということが無くなる。
【００２７】
また、銅箔３の変形が無くなるので、コート露光工程（ｃ）で銅箔３上に塗布される感光性レジスト１１の厚さを均一とすることができ、インナーリード３ａの寸法を安定させることができる。
【００２８】
また、銅箔３の変形が無くなるので、従来のように、銅箔３の変形により裏止め剤１３で支える面積が大きくなり、エッチング工程（ｆ）におけるエッチング時に裏止め剤１３が振動し、インナーリード３ａと裏止め剤１３との間で乖離が生じ、インナーリード３ａに細りが生じてしまうといったことも無くなる。
【００２９】
また、従来では、上記のインナーリード３ａの細りを無くすために、裏止め剤１３を強固にする必要があり、このため、裏止め工程（ｅ）における裏止めのベーク・硬化処理を過剰にしたり、裏止め剤１３の厚さを厚くするなどの強度向上が必要になって、その分、製造コストが高くなっていたが、本実施の形態では、そのような処置を行う必要がなくなるので、その分、製造コストを低くすることができる。
【００３０】
また、銅箔３の厚さは、パッケージの小型化に応じて、より薄くなる傾向にあり、またデバイスホール５の大きさはチップの高機能化などに応じて、より大きくなる傾向にあるが、このような条件でも、本実施の形態の製造方法では、デバイスホール５における銅箔３の変形が生じないので、インナーリード３ａの寸法を安定させることができる。
【００３１】
総括すれば、本実施の形態の半導体装置用テープキャリアの製造方法によれば、製造時におけるデバイスホール５内の銅箔３の変形を無くすことにより、製造コストを高くすることなく、インナーリード３ａの変形、細りおよび寸法のバラツキを無くすことができる。
【００３２】
以上説明した実施の形態では、製造されるＴＡＢテープ１ａがＴ−ＢＧＡ用のものであるとしたが、これ以外でも比較的デバイスホールが大きいＢＧＡやＬＣＤドライバ用のＴＡＢテープにも応用することができる。また、１メタルＴＡＢテープ以外でも２メタルＴＡＢやマルチメタルＴＡＢテープにも応用することができる。
【００３３】
【発明の効果】
以上説明したように、本発明によれば、テープ状の基材に半導体チップの搭載用の回路パターンを有する半導体装置用テープキャリアを製造する場合、回路パターンの形成部材となる銅箔を基材の上に形成する前に、基材にデバイスホールを打ち抜く際に、前記デバイスホールの内側に基材の一部を残し、この残った基材の一部がデバイスホールの壁面に連結されるように打ち抜き、銅箔による回路パターン形成後に、先の残った基材を除去するようにしたので、基材の上にデバイスホールを覆って銅箔を形成した際に、デバイスホールの内側に残した基材によって銅箔が支えられるので、従来のように、銅箔がデバイスホールに落ち込んで変形するということが無くなる。従って、製造コストを高くすることなく、インナーリードの変形、細りおよび寸法のバラツキを無くすことができる。
【図面の簡単な説明】
【図１】本実施の形態に係るＴＡＢテープの製造工程におけるＴＡＢテープの構成を示す図である。
【図２】上記ＴＡＢテープの製造工程における剥離工程での処理後のＴＡＢテープの平面図である。
【図３】従来のＴＡＢテープの製造工程におけるＴＡＢテープの構成を示す図である。
【図４】従来のＴＡＢテープの製造方法における問題点を説明するための図である。
【符号の説明】
１，１ａ ＴＡＢテープ
２ テープ状の基材
３ 銅箔
３ａ インナーリード
３ｂ 回路パターン
４ 接着剤
５ デバイスホール
５ａ 形状保持部
５ｂ 連結部
７ スプロケットホール
８ 感光性ソルダレジスト
９ メッキ
１０ 保護フィルム
１１ 感光性レジスト
１２ 感光用マスク
１３ 裏止め剤
１４ 紫外線
【発明の属する技術分野】
本発明は、ＴＡＢテープ又はＣＳＰ、ＢＧＡ、ＣＯＦ用テープキャリア等の半導体装置用テープキャリアの製造方法に関し、特に比較的大きなデバイスホールを有するＴ−ＢＧＡ（テープＢＧＡ）用の半導体装置用テープキャリアの製造方法に関する。
【０００２】
【従来の技術】
半導体装置用テープキャリアであるＴＡＢテープは通常次のように形成される。ここではＴ−ＢＧＡ用ＴＡＢテープを用いて説明する。
【０００３】
図３に従来のＴＡＢテープの製造工程におけるＴＡＢテープの構成を示す。（ａ）にプレス工程、（ｂ）にラミネート工程、（ｃ）にコート露光工程、（ｄ）に現像工程、（ｅ）に裏止め工程、（ｆ）にエッチング工程、（ｇ）に剥離工程、（ｉ）にＰＳＲメッキ工程におけるＴＡＢテープの構成状態を示す。
【０００４】
まず、プレス工程（ａ）において、Ｂステージ（ボンディングステージ）となるテープ状の基材２の上に、接着剤４で保護フィルム１０が貼り付けられた作製過程のＴＡＢテープに、貫通穴であるスプロケットホール７、デバイスホール５をプレスにより打ち抜く。なお、Ｆ−ＢＧＡ（ファインピッチＢＧＡ）などの場合はここでビアホールを打ち抜く。通常、基材２には宇部興産製のユーピレックスが用いられる。基材２のフィルム厚は２５、５０、７５、１２５μｍが現在の主流である。ビアホールの大きさはφ０．３〜０．５μｍが主流であり今後更に小さくなっていく傾向であるのに対し、デバイスホール５の大きさは１０〜１５ｍｍ×１０〜１５ｍｍ程度と大きく今後更に大きくなる傾向である。
【０００５】
次に、ラミネート工程（ｂ）において、デバイスホール５などが形成された基材２，接着剤４に銅箔３をラミネートすることにより３層構造とし、続いて接着剤４を硬化させる。なお、銅箔３の厚さは１５μｍや１８μｍが主流であるが、今後より薄くなる傾向にある。
【０００６】
次に、コート露光工程（ｃ）において、銅箔３による回路を形成するために、銅箔３の上に液状の感光性レジスト１１を塗布し、この感光性レジスト１１の上方に回路形成用の貫通穴によるパターンが形成された感光用マスク１２を配置し、更に、感光用マスク１２の上方から紫外線１４を照射することによって感光性レジスト１１を露光する。
【０００７】
次に、現像工程（ｄ）において、感光性レジスト１１の露光部分を除去し、裏止め工程（ｅ）において、デバイスホール５に裏止め剤１３を充填する。更に、エッチング工程（ｆ）において、現像工程（ｄ）での現像処理によって露出した銅箔３を除去し、剥離工程（ｇ）において、残った感光性レジスト１１および裏止め剤１３を除去することによって回路パターン３ｂを形成する。この回路パターン３ｂにおいて、デバイスホール５に突き出た３ａで示す部分は、インナーリードである。最後に、ＰＳＲメッキ工程（ｉ）において、回路パターン３ｂに感光性ソルダーレジスト８や金メッキなどのメッキ９を形成することによってＴＡＢテープ１を完成する。これが基本的な構成のＴＡＢテープ１である。（例えば、特許文献１参照。）。
【０００８】
【特許文献１】
特開平１−２００６４２号公報
【０００９】
【発明が解決しようとする課題】
しかし、従来の半導体装置用テープキャリアの製造方法においては、次の▲１▼〜▲５▼に記述する問題がある。
【００１０】
▲１▼プレス工程（ａ）で比較的大きな貫通穴であるデバイスホール５を形成してからラミネート工程（ｂ）において銅箔３をラミネートするため、図４に示すように、ラミネートされた銅箔３がデバイスホール５に落ち込んで変形し、このためインナーリード３ａに変形が生じるという問題がある。
【００１１】
▲２▼銅箔３の変形によりコート露光工程（ｃ）で銅箔３上に塗布される感光性レジスト１１の厚さが不均一となるため、インナーリード３ａの寸法にバラツキが生じる。
【００１２】
▲３▼銅箔３の変形により裏止め剤１３で支える面積が大きくなると、エッチング工程（ｆ）におけるエッチング時に裏止め剤１３が振動するため、インナーリード３ａと裏止め剤１３との間で乖離が生じ、インナーリード３ａに細りが生じてしまう。
【００１３】
▲４▼上記▲３▼のインナーリード３ａの細りを無くすためには、裏止め剤１３を強固にする必要があるが、これには、裏止め工程（ｅ）における裏止めのベーク・硬化処理を過剰にしたり、裏止め剤１３の厚さを厚くするなどの強度向上が必要になるため、その分、製造コストが高くなる。また、過剰な裏止めのベークを行うことにより、感光性レジスト１１にも負荷がかかり、エッチング精度を低下させる原因となる。
【００１４】
▲５▼銅箔３の厚さは、パッケージの小型化に応じて、より薄くなる傾向にあり、またデバイスホール５の大きさはチップの高機能化などに応じて、より大きくなる傾向にあるので、▲１▼のデバイスホール５における銅箔３の変形が、より生じやすくなる。また裏止め工程（ｅ）でデバイスホール５に充填される裏止め剤１３の破損が生じやすくなるため、インナーリード３ａの変形や寸法のバラツキが生じやすくなる。
【００１５】
本発明は、かかる点に鑑みてなされたものであり、製造時におけるデバイスホール内の銅箔の変形を無くすことにより、製造コストを高くすることなく、インナーリードの変形、細りおよび寸法のバラツキを無くすことができる半導体装置用テープキャリアの製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体装置用テープキャリアの製造方法は、テープ状の基材に半導体チップの搭載用の回路パターンを有する半導体装置用テープキャリアの製造方法において、前記回路パターンの形成部材となる銅箔を前記基材の上に形成する前に、前記基材にデバイスホールを打ち抜く際に、前記デバイスホールの内側に前記基材の一部を四角状に残し、この四角状に残った基材の一部が夫々の四隅に形成され且つ前記デバイスホールの壁面に連結して形成された二股状の連結部にて連結されるように打ち抜き、前記銅箔による前記回路パターン形成後に前記残った基材を除去することを特徴としている。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１９】
（実施の形態）
図１は、本実施の形態に係るＴＡＢテープの製造工程におけるＴＡＢテープの構成を示す図である。（ａ）にプレス工程、（ｂ）にラミネート工程、（ｃ）にコート露光工程、（ｄ）に現像工程、（ｅ）に裏止め工程、（ｆ）にエッチング工程、（ｇ）に剥離工程、（ｈ）に形状保持部除去工程、（ｉ）にＰＳＲメッキ工程におけるＴＡＢテープの構成状態を示す。なお、この各工程（ａ）〜（ｉ）で製造されるＴＡＢテープは、Ｔ−ＢＧＡ用ＴＡＢテープであるとする。
【００２０】
まず、プレス工程（ａ）において、Ｂステージとなるテープ状の基材２の上に、接着剤４で保護フィルム１０が貼り付けられた作製過程のＴＡＢテープに、貫通穴であるスプロケットホール７、デバイスホール５をプレスにより打ち抜く。この際に、後述で説明する剥離工程（ｇ）における処理後のＴＡＢテープ構成図である図２に示すように、デバイスホール５内に、基材２を四角状に形成した形状保持部５ａが残り、この形状保持部５ａの四隅に基材２を二股状に残した連結部５ｂで、形状保持部５ａが周囲の基材２に連結された状態となるように打ち抜く。但し、図２の構成は剥離工程（ｇ）の処理後なので形状保持部５ａの上に接着剤４が硬化している。
【００２１】
次に、ラミネート工程（ｂ）において、形状保持部５ａがホール内に残されたデバイスホール５などが形成された基材２，接着剤４に銅箔３をラミネートすることにより３層構造とし、続いて接着剤４を硬化させる。
【００２２】
次に、コート露光工程（ｃ）において、銅箔３による回路を形成するために、銅箔３の上に液状の感光性レジスト１１を塗布し、この感光性レジスト１１の上方に回路形成用の貫通穴によるパターンが形成された感光用マスク１２を配置し、更に、感光用マスク１２の上方から紫外線１４を照射することによって感光性レジスト１１を露光する。
【００２３】
次に、現像工程（ｄ）において、感光性レジスト１１の露光部分を除去し、裏止め工程（ｅ）において、形状保持部５ａがホール内に残されたデバイスホール５に裏止め剤１３を充填する。更に、エッチング工程（ｆ）において、現像工程（ｄ）での現像処理によって露出した銅箔３を除去する。
【００２４】
次に、剥離工程（ｇ）において、残った感光性レジスト１１および裏止め剤１３を除去することによって回路パターン３ｂを形成する。この回路パターン３ｂにおいて、デバイスホール５に突き出た３ａで示す部分は、インナーリードである。この剥離工程（ｇ）における処理後のＴＡＢテープの平面図を図２に示す。
【００２５】
次に、形状保持部除去工程（ｈ）において、形状保持部５ａの連結部５ｂをプレス又はレーザ加工により切断することによって形状保持部５ａを除去する。最後に、ＰＳＲメッキ工程（ｉ）において、回路パターン３ｂに感光性ソルダーレジスト８や金メッキなどのメッキ９を形成することによってＴＡＢテープ１ａを完成する。なお、ＰＳＲメッキ工程（ｉ）後に外形抜き工程があり、この工程において形状保持部５ａを除去することも可能である。
【００２６】
このように、本実施の形態の半導体装置用テープキャリアの製造方法によれば、ラミネート工程（ｂ）で回路パターン３ｂの形成部材となる銅箔３を基材２の上にラミネートする前のプレス工程（ａ）において、基材２にデバイスホール５を打ち抜く際に、デバイスホール５の内側に基材２の一部を残し、この残った基材２による形状保持部５ａの四隅が連結部５ｂでデバイスホール５の壁である基材２に連結されるように打ち抜き、その後の剥離工程（ｇ）において銅箔３による回路パターン３ｂ形成後に連結部５ｂを切断して形状保持部５ａを除去するようにした。これによって、ラミネート工程（ｂ）において、基材２の上にデバイスホール５を覆って銅箔３をラミネートした際に、デバイスホール５の内側に配置された形状保持部５ａによって銅箔３が支えられるので、従来のように、ラミネートされた銅箔３がデバイスホール５に落ち込んで変形し、このため剥離工程（ｇ）で形成されるインナーリード３ａに変形が生じるということが無くなる。
【００２７】
また、銅箔３の変形が無くなるので、コート露光工程（ｃ）で銅箔３上に塗布される感光性レジスト１１の厚さを均一とすることができ、インナーリード３ａの寸法を安定させることができる。
【００２８】
また、銅箔３の変形が無くなるので、従来のように、銅箔３の変形により裏止め剤１３で支える面積が大きくなり、エッチング工程（ｆ）におけるエッチング時に裏止め剤１３が振動し、インナーリード３ａと裏止め剤１３との間で乖離が生じ、インナーリード３ａに細りが生じてしまうといったことも無くなる。
【００２９】
また、従来では、上記のインナーリード３ａの細りを無くすために、裏止め剤１３を強固にする必要があり、このため、裏止め工程（ｅ）における裏止めのベーク・硬化処理を過剰にしたり、裏止め剤１３の厚さを厚くするなどの強度向上が必要になって、その分、製造コストが高くなっていたが、本実施の形態では、そのような処置を行う必要がなくなるので、その分、製造コストを低くすることができる。
【００３０】
また、銅箔３の厚さは、パッケージの小型化に応じて、より薄くなる傾向にあり、またデバイスホール５の大きさはチップの高機能化などに応じて、より大きくなる傾向にあるが、このような条件でも、本実施の形態の製造方法では、デバイスホール５における銅箔３の変形が生じないので、インナーリード３ａの寸法を安定させることができる。
【００３１】
総括すれば、本実施の形態の半導体装置用テープキャリアの製造方法によれば、製造時におけるデバイスホール５内の銅箔３の変形を無くすことにより、製造コストを高くすることなく、インナーリード３ａの変形、細りおよび寸法のバラツキを無くすことができる。
【００３２】
以上説明した実施の形態では、製造されるＴＡＢテープ１ａがＴ−ＢＧＡ用のものであるとしたが、これ以外でも比較的デバイスホールが大きいＢＧＡやＬＣＤドライバ用のＴＡＢテープにも応用することができる。また、１メタルＴＡＢテープ以外でも２メタルＴＡＢやマルチメタルＴＡＢテープにも応用することができる。
【００３３】
【発明の効果】
以上説明したように、本発明によれば、テープ状の基材に半導体チップの搭載用の回路パターンを有する半導体装置用テープキャリアを製造する場合、回路パターンの形成部材となる銅箔を基材の上に形成する前に、基材にデバイスホールを打ち抜く際に、前記デバイスホールの内側に基材の一部を残し、この残った基材の一部がデバイスホールの壁面に連結されるように打ち抜き、銅箔による回路パターン形成後に、先の残った基材を除去するようにしたので、基材の上にデバイスホールを覆って銅箔を形成した際に、デバイスホールの内側に残した基材によって銅箔が支えられるので、従来のように、銅箔がデバイスホールに落ち込んで変形するということが無くなる。従って、製造コストを高くすることなく、インナーリードの変形、細りおよび寸法のバラツキを無くすことができる。
【図面の簡単な説明】
【図１】本実施の形態に係るＴＡＢテープの製造工程におけるＴＡＢテープの構成を示す図である。
【図２】上記ＴＡＢテープの製造工程における剥離工程での処理後のＴＡＢテープの平面図である。
【図３】従来のＴＡＢテープの製造工程におけるＴＡＢテープの構成を示す図である。
【図４】従来のＴＡＢテープの製造方法における問題点を説明するための図である。
【符号の説明】
１，１ａ ＴＡＢテープ
２ テープ状の基材
３ 銅箔
３ａ インナーリード
３ｂ 回路パターン
４ 接着剤
５ デバイスホール
５ａ 形状保持部
５ｂ 連結部
７ スプロケットホール
８ 感光性ソルダレジスト
９ メッキ
１０ 保護フィルム
１１ 感光性レジスト
１２ 感光用マスク
１３ 裏止め剤
１４ 紫外線
Claims (1)
- テープ状の基材に半導体チップの搭載用の回路パターンを有する半導体装置用テープキャリアの製造方法において、
前記回路パターンの形成部材となる銅箔を前記基材の上に形成する前に、前記基材にデバイスホールを打ち抜く際に、前記デバイスホールの内側に前記基材の一部を四角状に残し、この四角状に残った基材の一部が夫々の四隅に形成され且つ前記デバイスホールの壁面に連結して形成された二股状の連結部にて連結されるように打ち抜き、前記銅箔による前記回路パターン形成後に前記残った基材を除去する
ことを特徴とする半導体装置用テープキャリアの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002342782A JP3818253B2 (ja) | 2002-11-26 | 2002-11-26 | 半導体装置用テープキャリアの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002342782A JP3818253B2 (ja) | 2002-11-26 | 2002-11-26 | 半導体装置用テープキャリアの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004179324A JP2004179324A (ja) | 2004-06-24 |
| JP3818253B2 true JP3818253B2 (ja) | 2006-09-06 |
Family
ID=32704739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002342782A Expired - Fee Related JP3818253B2 (ja) | 2002-11-26 | 2002-11-26 | 半導体装置用テープキャリアの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3818253B2 (ja) |
-
2002
- 2002-11-26 JP JP2002342782A patent/JP3818253B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004179324A (ja) | 2004-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100437437B1 (ko) | 반도체 패키지의 제조법 및 반도체 패키지 | |
| JP2916915B2 (ja) | ボールグリッドアレイ半導体パッケージの製造方法 | |
| US8389334B2 (en) | Foil-based method for packaging intergrated circuits | |
| WO2011046517A1 (en) | Apparatus and method of applying a film to a semiconductor wafer and method of processing a semiconductor wafer | |
| JP4029910B2 (ja) | 半導体パッケ−ジの製造法及び半導体パッケ−ジ | |
| JPH11238831A (ja) | テープキャリア及びその製造方法 | |
| JP3818253B2 (ja) | 半導体装置用テープキャリアの製造方法 | |
| JP3352084B2 (ja) | 半導体素子搭載用基板及び半導体パッケージ | |
| JP3337467B2 (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| JP3061767B2 (ja) | テープキャリアとその製造方法 | |
| JP3606275B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2003243434A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4137295B2 (ja) | Ｃｓｐ用テープキャリアの製造方法 | |
| JPH118335A (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JP2002261131A (ja) | 電子部品実装用フィルムキャリアテープの製造方法および電子部品実装用フィルムキャリアテープの製造装置 | |
| JP2004031685A (ja) | Ｃｏｆフィルムキャリアテープの製造方法 | |
| JP2004282098A (ja) | 半導体パッケージの製造方法 | |
| JP2000332062A (ja) | Ｔａｂ用薄膜テープキャリアの製造法 | |
| JP3352083B2 (ja) | 半導体パッケージ及び半導体素子搭載用基板の製造方法 | |
| JP3637730B2 (ja) | リードフレーム | |
| JPH0992678A (ja) | Ｉｃパッケージとその製造方法 | |
| JPH08191123A (ja) | リードフレームの製造方法 | |
| JPH10270505A (ja) | 半導体装置用可撓性回路基板の製造法 | |
| JPH0574862A (ja) | フレキシブル基板の構造 | |
| JPH03125446A (ja) | テープキャリアの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060523 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060605 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |