JPH11238831A - テープキャリア及びその製造方法 - Google Patents

テープキャリア及びその製造方法

Info

Publication number
JPH11238831A
JPH11238831A JP10135196A JP13519698A JPH11238831A JP H11238831 A JPH11238831 A JP H11238831A JP 10135196 A JP10135196 A JP 10135196A JP 13519698 A JP13519698 A JP 13519698A JP H11238831 A JPH11238831 A JP H11238831A
Authority
JP
Japan
Prior art keywords
tape
coining
via hole
punching
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10135196A
Other languages
English (en)
Inventor
Mamoru Hayashi
衛 林
Kiyokazu Sato
清和 佐藤
Hirofumi Uchida
浩文 内田
Yoshinori Miyajima
義典 美谷島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP10135196A priority Critical patent/JPH11238831A/ja
Priority to KR1019980050360A priority patent/KR100309962B1/ko
Priority to TW087120874A priority patent/TW436858B/zh
Priority to EP98310284A priority patent/EP0926720A3/en
Priority to US09/211,797 priority patent/US6192579B1/en
Publication of JPH11238831A publication Critical patent/JPH11238831A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 配線パターンのファインピッチ化に伴いビア
パッド径を縮小可能にして微細配線パターンの設計の自
由度を向上させると共に、金属ボールのボール径を可能
な限り大きくしてもビアパッドと確実に接合可能なテー
プキャリアを提供する。 【解決手段】 テープ基材１の一方の面に接着剤層２を
介して金属配線３が形成され、前記テープ基材１の他方
の面に前記金属配線３のビアパッド３ｂが露出する複数
のビアホール４が形成されてなるテープキャリアにおい
て、前記テープ基材１の一方の面に接着剤層２が形成さ
れたテープ材５を打ち抜いて形成された前記ビアホール
内壁面が、前記テープ基材１の他方の面側からコイニン
グプレスされて、前記ビアホール４を開口部６が拡径し
たテーパー穴７に形成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はテープキャリア及び
その製造方法に係り、詳しくは、テープ基材に接着剤層
を介して複数の金属配線を形成し、前記テープ基材に前
記金属配線に通ずる複数のビアホールが形成されてなる
テープキャリア及びその製造方法に関する。
【０００２】
【従来の技術】近年、ＩＣチップ等の半導体素子の高集
積化、高密度実装化に伴い、テープキャリアを用いた半
導体装置（テープキャリアパッケージ）が種々開発さ
れ、実用化されている。上記テープキャリア（ＴＣＰ）
に用いられるテープ材料としては、一般にポリイミドな
どの絶縁性テープ基材に接着剤層を介して銅箔を貼り付
けた、いわゆる３層テープが用いられている。
【０００３】上記３層テープを用いたＢＧＡ（Ball Gri
d Array)タイプのテープキャリアの一般的な製造方法に
ついて説明する。先ず、ポリイミド基材に接着剤層が形
成されたテープ材に、デバイスホール、アウターリード
ホール、ビアホール、スプロケットホールなどの穴開け
加工を施して開口部を形成する。
【０００４】次に、穴開け加工を施したテープ材に銅箔
を接着剤層形成面側に積層してラミネートして３層テー
プを形成する。上記銅箔を公知のフォトリソグラフィ工
程により加工して所要の配線パターンを形成する。上記
配線パターンにすずめっき、はんだめっき、ニッケルめ
っき、金めっきなどの金属めっきを施す。次に、上記ビ
アホールに露出するビアパッドにはんだボールをのせ
て、リフローすることによりはんだバンプを形成してテ
ープキャリアを製造していた。
【０００５】上記テープキャリアの製造工程において、
テープ材に穴開け加工を施しているが、この穴開け加工
方法としては、プレスにより打ち抜き加工する方法、レ
ーザー光により穴開け加工する方法、或いはエッチング
により穴開け加工する方法がある。これらのうち、製造
工程数が少なくしかも安価に製造できるという観点か
ら、プレスにより打ち抜き加工する方法が好適に採用さ
れている。上記ポリイミド基材に接着剤層が形成された
テープ材を打ち抜く場合、ポリイミド基材側から打ち抜
くと接着剤層のバリが発生するため、一般に接着剤層側
よりポリイミド基材側に向かって打ち抜き加工が行われ
る。
【０００６】
【発明が解決しようとする課題】しかしながら、図９に
示すように、テープ材５１を接着剤層５２側より矢印Ｅ
方向に打ち抜くと、開口縁部の接着剤層５２にだれが生
じ接着剤がビアホール５３内へ侵入する。この接着剤層
５２にだれが生じた状態で、銅箔５４をラミネートする
と、該銅箔５４と接着剤層５２との間に上記だれに起因
する隙間５５が生ずる。そして、図１０に示すように、
上記銅箔５４をエッチング加工して、上記ビアホール５
３に露出するビアパッド５６を含む金属配線５７を形成
した際に、上記接着剤層５２のだれによって、ビアパッ
ド５６の接着エリアが少なくなって、該ビアパッド５６
が剥離するおそれがあり、パッケージの信頼性が低下す
る。このため、例えば、ビアホール径をφ０．２００ｍ
ｍとした場合、上記接着剤層５２のだれを考慮すると、
テープ材５１に対するビアパッド５６の接着領域Ｒを最
低でも径方向に片側５０μｍ以上確保する必要があり、
より好ましくは片側７５μｍ程度確保しないとパッケー
ジの信頼性を維持することができない。このように、は
んだボール５８を接合するビアパッド径をある程度大き
くする必要があり、ファインピッチ化した配線パターン
の設計上の制約が大きい。
【０００７】また、図１０において、ビアホール５３に
露出するビアパッド５６にはんだボール５８を接合する
ためには、はんだとパッド面の濡れ性を考慮すると、該
はんだボール５８がビアパッド５６と必ず接触している
ことが必要である。このはんだボール５８の大きさは、
ビアホール径、テープ材の厚さ、ボール径により設計上
の制約が生ずるが、配線パターンがファインピッチ化す
るとビアホール径は小さくなる傾向にあるのに対して、
基板又はＩＣチップ５９を実装するため、はんだパンプ
の高さをできるだけ高くするため、はんだボール径はで
きるだけ大きくしたいという相反する要請があった。従
来のテープキャリアにおいては、例えばφ０．２００ｍ
ｍのビアホール５３に対して、φ０．２００ｍｍ以上の
ボール径を有するはんだボール５８を挿入して接合する
ことは、接合が不十分となるおそれがあり、事実上不可
能であった。また、テープ材５１の厚さを可能な限り薄
くするとしても、一般にテープ材５１は帯状に連なりリ
ール間に巻回されて所定のテンションが加わって搬送さ
れるため、強度が低下すると搬送し難く、厚さ５０μｍ
程度までが限界である。
【０００８】本発明の目的は、上記従来技術の課題を解
決し、配線パターンのファインピッチ化に伴いビアパッ
ド径を縮小可能にして微細配線パターンの設計の自由度
を向上させると共に、金属ボールのボール径を可能な限
り大きくしてもビアパッドと確実に接合可能なテープキ
ャリア及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、テープキャリア
においては、テープ基材に接着剤層を介して金属配線が
形成され、前記テープ基材に前記金属配線のビアパッド
が露出する複数のビアホールが形成されてなるテープキ
ャリアにおいて、前記テープ基材の一方の面に接着剤層
が形成されたテープ材を打ち抜いて形成された前記ビア
ホール内壁面が、前記テープ基材の他方の面側からコイ
ニングプレスされて、前記ビアホールを開口部が拡径し
たテーパー穴に形成されていることを特徴とする。ま
た、前記テープ材が前記接着剤層形成面側より打ち抜か
れ、該打ち抜きの際に形成された該接着剤の前記ビアホ
ール内へのだれが、前記コイニングプレスにより押し戻
されて矯正されているようにしても良い。また、前記ビ
アホール内壁面は、前記テープ基材の他方の面側からコ
イニングプレスされる際にコイニングツールに超音波振
動を与えて前記テープ基材を加熱硬化させて形成されて
いても良い。また、前記ビアホールの底部に露出するビ
アパッドに金属バンプを接合しても良い。
【００１０】また、テープキャリアの製造方法において
は、テープ基材の一方の面に接着剤が塗布されたテープ
材をプレスにより打ち抜いて複数のビアホールを含む開
口部を形成する打ち抜き工程と、前記打ち抜き後の前記
テープ材の接着剤層上に金属層を形成して３層テープを
形成するラミネート工程と、前記３層テープの金属層を
エッチング加工して、前記ビアホールの底部に露出する
ビアパッドを含む金属配線を形成するフォトリソグラフ
ィ工程と、前記テープ材の前記ビアホール内壁面を前記
テープ基材の他方の面側からコイニングプレスすること
により、前記ビアホールを開口部が拡径したテーパー穴
に形成するコイニング工程とを備えたことを特徴とす
る。また、前記テープ材の打ち抜き工程を前記接着剤層
形成面側から前記テープ基材側に向けて行い、前記コイ
ニング工程において前記テープ材を前記接着剤層側より
打ち抜いた際に形成された該接着剤層の前記ビアホール
内へのだれを、前記打ち抜き方向と逆方向より押し戻す
ようにコイニングプレスすることにより矯正すると共
に、前記ビアホールを開口部が拡径したテーパー穴に形
成するようにしても良い。また、前記コイニング工程
は、前記ビアホール内壁面を前記テープ基材側からコイ
ニングツールを用いてコイニングプレスする際に、該コ
イニングツールに超音波振動を与えて前記テープ基材を
加熱硬化させるようにしても良い。また、前記めっき工
程後、前記ビアホールに露出するビアパッドに金属バン
プを接合するバンプ形成工程を有していても良い。ま
た、前記コイニング工程は、前記打ち抜き工程後ラミネ
ート工程前、前記ラミネート工程後前記フォトリソグラ
フィ工程前、或いは前記金属配線及びビアパッドへめっ
きを施した後のうちいずれのタイミングで行っても良
く、前記コイニングツールに超音波振動を与えて前記テ
ープ材を加熱する場合には、前記ラミネート工程後に行
うのが好ましい。
【００１１】上記構成によれば、テープ基材の一方の面
に接着剤層が形成されたテープ材を打ち抜いて形成され
たビアホール内壁面が、前記テープ基材の他方の面側か
らコイニングプレスされて、前記ビアホールを開口部が
拡径したテーパー穴に形成されているので、配線パター
ンのファインピッチ化に応じてビアホール径を十分小さ
くしても、ビアパッドと金属ボールとを確実に接触させ
て接合することができる。また、テープ材の強度を確保
するため該テープ材の厚さが十分あっても、ビアホール
径は十分小さいまま金属ボールのボール径を可能な限り
大きくしてビアパッドと確実に接触させて接合できるた
め、半導体素子との接合用の金属バンプの高さも十分確
保することができる。また、テープ材の打ち抜き時にビ
アホールに生ずる接着剤層のだれを矯正してビアホール
周縁部における接着剤層と銅箔などの金属層とのラミネ
ート性を向上させることができるので、ビアパッド径を
可能な限り縮小してもパッケージの信頼性を維持できる
ので、微細配線パターンの設計の自由度が広がる。ま
た、前記ビアホール内壁面を前記テープ基材側からコイ
ニングツールを用いてコイニングプレスする際に、該コ
イニングツールに超音波振動を与えて加熱することによ
り、前記テープ基材が硬化して塑性変形したテーパー穴
の保形性を高めてスプリングバックするのを防止し加工
精度を高めることができる。また、前記超音波振動を加
えて加熱することにより、塑性変形したテーパー穴の壁
面の肉厚の盛り上がりによる凹凸を解消して鏡面に仕上
がるので、ビアホールの中心にはんだボールを均一に接
合することができる。
【００１２】
【発明の実施の形態】以下、本発明に係るテープキャリ
ア及びその製造方法の好適な実施例を添付図面に基づい
て詳細に説明する。図１ははんだボールをビアホールの
底部に露出するビアパッドに載せた状態を示す説明図、
図２はビアホールとその間に形成される配線パターンの
模式図、図３はコイニングプレス直後のテープ材に銅箔
をラミネートしたテープ材の拡大模式図、図４（ａ）〜
（ｈ）はテープキャリアの製造工程を示す断面説明図、
図５はテープキャリアを金属配線側から見た平面図、図
６（ａ）〜（ｈ）は他例に係るテープキャリアの製造工
程を示す断面説明図、図７は図５のテープキャリアを用
いて製造したμＢＧＡタイプの半導体装置の矢印Ａ−Ａ
方向断面図、図８は他例に係るテープキャリアを用いて
製造したテープＢＧＡタイプの半導体装置の断面図断面
図である。
【００１３】先ず、図４を参照してテープキャリアの概
略構成について説明する。本実施例では一例としてμＢ
ＧＡタイプの半導体装置に用いられるテープキャリアに
ついて説明するものとする。上記テープキャリアには、
いわゆる３層テープが好適に用いられる。この３層テー
プは、テープ基材に接着剤を塗布して該接着剤層を介し
て配線銅箔を積層してなるものである。上記３層テープ
は、帯状に連なるものでリール間に巻回されて搬送され
る。
【００１４】図４（ｇ）において、ポリイミド基材を用
いたテープ基材１には、接着剤が塗布されており、この
接着剤層２にラミネートされた銅箔を用いてビームリー
ド３ａやビアパッド３ｂを含む金属配線３が形成されて
いる。また、上記テープ基材１には、上記金属配線３の
ビアパッド３ｂが露出する複数のビアホール４が形成さ
れている。上記テープ基材１に上記接着剤層２を積層し
たテープ材５を打ち抜いて形成された前記ビアホール４
は（図４（ａ）（ｂ）参照）、該ビアホール内壁面が上
記テープ基材１側からコイニングプレスされて、開口部
６が拡径したテーパー穴７に形成されている。具体的に
は、上記テープ材５を上記接着剤層２側より図示しない
ポンチにより矢印Ｅ方向に打ち抜いた際に形成される該
接着剤層２のビアホール４内へのだれを、矢印Ｆ方向に
前記打ち抜き方向と逆方向より押し戻すようにコイニン
グツール８によりコイニングプレスして矯正することに
より、上記ビアホール内壁面が開口部６が拡径したテー
パー穴７に形成されている（図４（ｂ）（ｃ）参照）。
また、上記ビームリード３ａやビアパッド３ｂを含む金
属配線３には、すずめっき、はんだめっき、ニッケルめ
っき、金めっきなどの金属めっき９が施されており、、
該ビアパッド３ｂにはんだボール１０が接合されて金属
バンプが形成される（図４（ｈ）参照）。
【００１５】次に上記テープキャリアの製造工程につい
て図４（ａ）〜（ｈ）及び図５を参照しながら説明す
る。尚、上記図４（ａ）〜（ｈ）はテープキャリアの製
造工程を示す原理図であり、図５に例示するテープキャ
リアに実際に形成されたビアホールの数とは異なってい
る。先ず、図４（ａ）において、ポリイミド等の樹脂基
材を用いたテープ基材１の一方の面側に接着剤を塗布し
てＢステージ状にしテープ材５を形成する。次に、図４
（ｂ）において、上記テープ材５を図示しないパンチと
ダイを有するプレス装置に搬送して矢印Ｅ方向に打ち抜
いて複数のビアホール４を含む開口部を形成する。この
場合、上記テープ材５を他方の面側、即ちテープ基材１
側より打ち抜くと接着剤層２のバリが発生するため、一
般に接着剤層形成面側より打ち抜かれる。上記プレスに
より形成される開口部としては、μＢＧＡ用としてはビ
アホール４の他に、テープ材５の搬送用のスプロケット
ホール１１、ビームリード切断用のビームリードウィン
ドウ１２などが形成される。
【００１６】上記テープ材５には、ビアホール４の打ち
抜き後に、接着剤層２のだれが生じて接着剤が該ビアホ
ール４の内部に侵入する。この接着剤層２のだれによ
り、後工程で銅箔を貼り付けた際に隙間が生じてラミネ
ーションが不十分となり、ビアパッド３ｂの接着性が低
下して剥離するおそれがあるため、パッケージの信頼性
が低下する。また、上記パッケージの信頼性確保のため
ビアボール外径とビアパッド外径との間に少なくとも７
５μｍ程度の外径差を確保する必要であることから、は
んだボール１０を接合するビアパッド３ｂのビアパッド
径を大きくしたり、はんだボール１０間のピッチを大き
く取らなければならず、ファインピッチ化した配線パタ
ーンの設計上の制約が大きくなる。
【００１７】このため、上記接着剤層２のだれを矯正す
るため、図４（ｂ）に示すように、コイニングツール８
を用いて、上記テープ材５の上記ビアホール４の打ち抜
き方向と逆方向、即ちテープ基材１側より矢印Ｆ方向に
コイニングプレスを行う。この結果、図４（ｃ）に示す
ように、上記ビアホール内壁面に開口部６が拡径したテ
ーパー穴７が形成される。上記プレス装置による打ち抜
き加工及びコイニング加工は、連続搬送されるテープ材
５を順送金型を通過させる際に行っても良い。これによ
って、接着剤層２のビアホール４内へのだれ込みをコイ
ニングツール８により押し戻して矯正し、後工程で貼り
付けられる銅箔１３との隙間をほぼ解消することがで
き、またテープ基材１に生じたバリも矯正することがで
きる（図３参照）。また、配線パターンのファインピッ
チ化に伴いビアホール径を小さくしても、ＩＣチップな
どの半導体素子実装用にはんだパンプの高さを確保する
ため、はんだボール径を可能な限り大きくすることがで
きる。尚、上記テープ材５の打ち抜き方向は、コイニン
グプレスにより接着剤層２のバリの影響が矯正できれ
ば、テープ基材１側より矢印Ｆ方向より打ち抜かれたテ
ープ材５を用いても良い。
【００１８】次に、図４（ｄ）に示すように、上記コイ
ニング後のテープ材５に形成された接着剤層２に金属材
として銅箔１３をラミネートして３層テープ１４を形成
する。具体的には、上記接着剤層２に銅箔１３を重ね合
わせて、加熱して貼り合わせる。
【００１９】次に、図４（ｅ）において、上記３層テー
プ１４にフォトリソグラフィ工程を施して金属配線３を
形成する。具体的には、上記３層テープ１４の銅箔１３
上にフォトレジストを塗布してガラスマスクを介して露
光現像を行うことにより配線パターンに応じたレジスト
を形成する。次いで、テープ基材１側にバックアップコ
ーティングを施した後銅のエッチングによりレジスト面
に露出する不要な銅箔１３を除去し、更に上記レジスト
を剥離させてビームリード３ａやビアパッド３ｂを含む
金属配線３を形成する。そして、図４（ｆ）において、
上記銅箔により形成される金属配線３の表面に腐食防止
のため金属めっき９を施す。この金属めっきとしては、
すずめっき、はんだめっき、ニッケルめっき、金めっき
などが施される。尚、３層テープ１４の厚さにもよる
が、上記ビアホール４の内壁面にも可能であれば、上記
金属めっき９を施しても良い。また、μＢＧＡ用のテー
プキャリアにおいては、図４（ｇ）において上記３層テ
ープ１４の金属配線側にエラストマー１５を接着し、該
エラストマー１５上には接着剤の層を形成しておく。以
上のようにして形成されたテープキャリアを図５に例示
する。
【００２０】次に、図５に示すテープキャリアを用いて
製造されたμＢＧＡタイプの半導体装置について図７を
参照して説明する。図４（ｇ）に示すテープキャリアの
状態で、３層テープ１４の金属配線３上に形成されたエ
ラストマー１５に接着剤層を介して半導体チップ１６を
接着する。そして、ビームリードウィンドウ１２に架設
されているビームリード３ａを図示しないボンディング
ツールで突いて３層テープ１４よりリード部を切断する
と共に、そのままボンディングツールの先端面でリード
部先端を押し曲げるようにしてＩＣチップ１６の電極端
子１６ａに接合させる。上記ボンディングツールによる
接合は、例えば超音波を併用した熱圧着による。そし
て、上記接合されたビームリード３ａ部分を、ディスペ
ンサによって封止樹脂１７を半導体チップ１６の外縁に
沿って塗布してビームリード３ａ及び電極端子１６ａの
露出部分を樹脂封止する。次いで、上記３層テープ１４
のビアホール４にはんだボール１０を挿入して加熱する
ことにより接合して、半導体装置が形成される。
【００２１】尚、上記図４（ｇ）に示すテープキャリア
の状態で、必要に応じて金属バンプを形成しても良い。
この場合、図４（ｈ）において、上記３層テープ１４の
ビアホール４にはんだボール１０を挿入してリフローす
るか、或いは金属配線３を図示しないステージヒータ上
になるように３層テープ１４を載置してビアホール４に
はんだボール１０を挿入して加熱することにより接合す
る。
【００２２】上記テープキャリアの製造工程において、
配線ピッチをファインピッチ化するためには、ビアホー
ル４の穴径をできるだけ小さくし、かつはんだボール１
０のボール径をできるだけ大きくして高さを確保するこ
とが望ましい。ここで、図１を参照して上記はんだボー
ル１０の大きさとこれを挿入するビアホール４の大きさ
を示す設計上の数値を例示する。図１において、テープ
材５の厚さをＴ＝８７μｍ、ビアホール４の底部側の底
部穴径をＡ、開口部側の開口部穴径をＢ、テーパー角度
をＣとして説明する。例えば、従来の底部穴径Ａ＝開口
部穴径Ｂ＝φ０．２００μｍのビアホールでは、直径φ
０．３００μｍのはんだボール１０を挿入しても、ビア
パッド３ｂに接触できないため、上記穴径以上のはんだ
ボール１０をはんだ付けできない。これに対して、本実
施例では、図１に示すようにビアホール内壁面が開口部
６が拡径したテーパー穴７（テーパー角度Ｃ＝３６．８
７°）に形成されているため、底部穴径Ａ＝φ０．２０
０μｍであっても、開口部穴径Ｂ＝φ０．４３２μｍと
することができるので、はんだボール１０を確実にビア
パッド３ｂに接触させることができる。
【００２３】これによって、ビアホール４の底部穴径Ａ
は可能な限り小さくしつつ、可能な限りボール径の大き
なはんだボール１０をビアパッド３ｂにはんだ付けでき
るので、微細配線パターンの設計の自由度が向上し、し
かもＩＣチップを搭載するためのはんだバンプの高さを
十分確保することができる。尚、上記ビアホール４の底
部穴径Ａ、開口部穴径Ｂ、テーパー角度Ｃの値は、テー
プ材５の厚さＴにより種々変更可能である。但し、３層
テープ１５の強度を考慮すると、厚さＴの値は最低でも
５０μｍ以上で、できるだけ厚くする方が好ましい。
【００２４】また、図２を参照してあるはんだボールピ
ッチにおける、ビアホール径、ビアパッド径及びビアパ
ッドの接着領域との関係を示す設計上の数値を例示す
る。図２において、はんだボールピッチをＰ１、ビアパ
ッド間ピッチをＰ２、ビアホール径をＬ１（底部穴
径）、ビアパッド径をＬ２、ビアパッド３ｂの径方向片
側の接着領域をＲとし、Ｐ１＝Ｌ２＋Ｐ２が成り立つも
のとして説明する。例えば、はんだボールピッチＰ１を
０．５０ｍｍ、ビアホール底部穴径をＬ１＝０．２３０
ｍｍとした場合、ビアパッド径をＬ２＝０．３８０ｍ
ｍ、ビアパッド間ピッチをＰ２＝０．１２０ｍｍとし、
金属配線３の配線ピッチ（ライン＆スペース）をそれぞ
れ０．０３０ｍｍに設計するものとする。このとき、従
来の設計ルールでは、ビアパッド径Ｌ２＝Ｌ１＋０．１
５０ｍｍであるため、ビアパッド３ｂの接着領域Ｒ＝
０．０７５ｍｍに設計され、ビアパッド３ｂ，３ｂ間に
配設される金属配線３は、ライン＆スペースを考慮する
と１本が限界であった。
【００２５】これに対して、本発明では、テープ材５の
打ち抜き時に発生した接着剤層２とビアパッド３ｂとの
隙間をコイニグプレスにより矯正しているため、ビアバ
ッド径を可能な限り縮小することができる。例えば、ビ
アパッド３ｂの接着領域Ｒは従来７５μｍ程度が限界で
あったが、本実施例では５０μｍ程度に縮小して設計す
ることができる。即ち、Ｌ２＝Ｌ１＋０．１００ｍｍに
設計することが可能となった。この場合、ビアパッド３
ｂの接着領域Ｒ＝０．０５０ｍｍに設計されるため、図
２において、ビアパッド間ピッチはＰ２＝０．１２０ｍ
ｍ＋０．０５０ｍｍ＝０．１７０ｍｍと広がるため、金
属配線３の配線ピッチ（ライン＆スペース）をそれぞれ
０．０３３ｍｍとしても２本配設することが可能とな
る。
【００２６】従って、テープ材５の打ち抜き後に接着剤
層２のビアホール４内へのだれこみを押し戻すようにコ
イニンングプレスを施すことによって、ビアパッド３ｂ
とビアホール４の底部側周縁部のラミネート性が改善さ
れるので、ビアパッド径を可能な限り縮小できるので、
配線幅を必要以上に縮小したり引き回したりすることな
く微細配線パターンの設計の自由度を広げることができ
る。
【００２７】上記実施例においては、コイニングプレス
工程を、テープ材５の打ち抜き工程直後に行っていた
が、該コイニングプレスによりテープ材５の肉厚の盛り
上がりによる銅箔１３のラミネーションが不十分となる
場合には、銅箔１３を接着剤層２に貼り付けて積層する
ラミネート工程後フォトリソグラフィ工程前に行っても
良い。また、コイニングプレス後の上記テープ材５の吸
湿膨張による影響をできるだけ少なくするために、金属
配線３及びビアパッド３ｂへ金属めっきを施すめっき工
程後、コイニングプレス工程を行っても良い。
【００２８】上記コイニグプレス工程をラミネート工程
後に行う場合には、コイニングツール８に超音波振動を
加えてコイニングプレスを行うのが好ましい。ラミネー
ト工程前の上記テープ材５に上記超音波振動を伴ったコ
イニングプレスを施すとすれば、上記接着剤層２が硬化
してしまうため、後から上記銅箔１３の上記接着剤層２
へ貼り付けが不十分となるおそれがあるからである。具
体的には、３層テープ１４のビアホール４に、テープ基
材１側よりボンディングツール８によりコイニングプレ
スを行う際に、該テープ基材１をおよそ２００°Ｃ程度
に加熱してテーパー穴７の壁面を硬化させるものであ
る。
【００２９】上記テープキャリアの製造方法について図
６（ａ）〜（ｈ）を参照して説明する。尚、図４と同一
部材には同一番号を付して説明を援用するものとする。
先ず、図６（ａ）において、ポリイミド等の樹脂基材を
用いたテープ基材１の一方の面側に接着剤を塗布してＢ
ステージ状にしテープ材５を形成する。次に、図６
（ｂ）において、上記テープ材５を図示しないパンチと
ダイを有するプレス装置に搬送して矢印Ｅ方向に打ち抜
いて複数のビアホール４を含む開口部を形成する。この
場合、上記テープ材５を他方の面側、即ちテープ基材１
側より打ち抜くと接着剤層２のバリが発生するため、一
般に接着剤層形成面側より打ち抜かれる。上記プレスに
より形成される開口部としては、μＢＧＡ用としてはビ
アホール４の他に、テープ材５の搬送用のスプロケット
ホール１１、ビームリード切断用のビームリードウィン
ドウ１２などが形成される。
【００３０】次に、図６（ｃ）に示すように、上記コイ
ニング後のテープ材５に形成された接着剤層２に銅箔１
３をラミネートして３層テープ１４を形成する。具体的
には、上記接着剤層２に銅箔１３を重ね合わせて、加熱
して貼り合わせる。
【００３１】上記テープ材５には、ビアホール４の打ち
抜き後に、接着剤層２のだれが生じて接着剤が該ビアホ
ール４の内部に侵入する。この接着剤層２のだれによ
り、上記銅箔１３を貼り付けた際に隙間が生じてラミネ
ーションが不十分となり、ビアパッド３ｂの接着性が低
下して剥離するおそれがあるため、パッケージの信頼性
が低下する。また、上記パッケージの信頼性確保のため
ビアボール外径とビアパッド外径との外径差を十分確保
するとすれば、ファインピッチ化した配線パターンの設
計上の制約が大きくなる。
【００３２】このため、上記接着剤層２のだれを矯正す
るため、図６（ｄ）に示すように、コイニングツール８
を用いて、上記３層テープ１４の上記ビアホール４の打
ち抜き方向と逆方向、即ちテープ基材１側より矢印Ｆ方
向にコイニングプレスを行う。このとき、コイニングツ
ール８に図示しない超音波発振器により超音波振動を加
えることにより上記テープ基材１をおよそ２００°Ｃ程
度に加熱し硬化させながらコイニングプレスを行う。こ
れによって、図６（ｅ）に示すように、上記ビアホール
内壁面を開口部６が拡径したテーパー穴７に形成され
る。このテーパー穴７のテーパー角度Ｃ（図１参照）
は、経時変化することなく任意の角度（例えば３０°〜
４５°程度）に高精度に形成することが可能である。上
記プレス装置による打ち抜き加工及びコイニング加工
は、連続搬送されるテープ材５を順送金型を通過させる
際に行っても良い。
【００３３】上記コイニング工程において、３層テープ
１４を形成する接着剤層２のビアホール４内へのだれ込
みをコイニングツール８により押し戻して矯正し、上記
接着剤層２に貼り付けられた銅箔１３との隙間をほぼ解
消することができ、またテープ基材１に生じたバリも矯
正することができる。このとき、上記テープ基材１の樹
脂がテーパー形状に塑性変形したまま加熱により硬化し
て保形性が高められる。このため、上記テープ基材１の
スプリングバックによりテーパー形状が元に戻るのを抑
制できるので加工精度が良く、しかもコイニングによる
肉厚の盛り上がりによる凹凸を解消して鏡面に仕上げる
ことができるので、はんだボール１０を均一にテーパー
穴７の中心に接合することができる。また、プレス金型
により上記３層テープ１４を塑性変形させながら加熱硬
化させてテーパー穴７を形成する場合に比べて、該プレ
ス金型を常に高温に保つ必要がないので、上記プレス金
型の熱膨張による加工精度の精度低下は生じない。
【００３４】次に、図６（ｆ）において、上記３層テー
プ１４にフォトリソグラフィ工程を施して金属配線３を
形成する。具体的には、上記３層テープ１４の銅箔１３
上にフォトレジストを塗布してガラスマスクを介して露
光現像を行うことにより配線パターンに応じたレジスト
を形成する。次いで、テープ基材１側にバックアップコ
ーティングを施した後銅のエッチングによりレジスト面
に露出する不要な銅箔１３を除去し、更に上記レジスト
を剥離させてビームリード３ａやビアパッド３ｂを含む
金属配線３を形成する。そして、上記銅箔１３により形
成される金属配線３の表面に腐食防止のため金属めっき
９を施す。この金属めっきとしては、すずめっき、はん
だめっき、ニッケルめっき、金めっきなどが施される。
尚、３層テープ１４の厚さにもよるが、上記ビアホール
４の内壁面にも可能であれば、上記金属めっき９を施し
ても良い。
【００３５】また、μＢＧＡ用のテープキャリアにおい
ては、図６（ｇ）において上記３層テープ１４の金属配
線側にエラストマー１５を接着し、該エラストマー１５
上には接着剤の層を形成しておく。
【００３６】尚、上記図６（ｇ）に示すテープキャリア
の状態で、必要に応じて金属バンプを形成しても良い。
この場合、図６（ｈ）において、上記３層テープ１４の
ビアホール４にはんだボール１０を挿入してリフローす
るか、或いは金属配線３を図示しないステージヒータ上
になるように３層テープ１４を載置してビアホール４に
はんだボール１０を挿入して加熱することにより接合す
る。
【００３７】以上のように、本発明は３層テープ１４を
１枚用いたμＢＧＡタイプのテープキャリアの製法につ
いて説明したが、上記３層テープ１５を複数枚積層して
多層のテープキャリアを形成する場合に適用することも
可能である。また、本発明のテープキャリア及びその製
造方法は、μＢＧＡタイプのものに限らず、例えばテー
プＢＧＡタイプの半導体装置製造用のテープキャリアに
適用することも可能である。この場合、テープキャリア
の製造工程において、μＢＧＡタイプと同様な工程で金
属配線３をパターニング後（図４（ａ）〜（ｅ）及び図
６（ａ）〜（ｆ）参照）、電極端子３ｃ以外の金属配線
３をソルダレジスト１８で覆い、次いで外部に露出する
電極端子３ｃ上に腐食防止用のニッケルめっき、金めっ
きなどが施されて形成される。尚、テープＢＧＡタイプ
の場合、テープ材５の打ち抜き工程において、ビームリ
ードウィンドウ１２は省略されている。
【００３８】また、上記テープキャリアを用いて製造さ
れた他例に係る半導体装置について図８を参照して説明
する。半導体チップ１６を図示しないダイアタッチ材を
介してテープキャリアのソルダレジスト１８上に接着す
る。そして、ワイヤボンディングを行って、金線などを
用いたボンディングワイヤ１９により半導体チップ１６
の電極端子（図示せず）と３層テープ１４の電極端子３
ｃとを電気的に接続し、更に上記半導体チップ１６の搭
載面を封止樹脂１７により樹脂封止される。次に、上記
３層テープ１４のビアホール４にはんだボール１０を挿
入して加熱することにより接合してテープＢＧＡタイプ
の半導体装置が製造される。
【００３９】このように、本発明に係るテープキャリア
は、様々なタイプのテープキャリアパッケージの製造用
に好適に用いることが可能であり、発明の精神を逸脱し
ない範囲内でさらに多くの改変を施し得るのはもちろん
のことである。
【００４０】
【発明の効果】本発明は前述したように、テープ基材の
一方の面に接着剤層が形成されたテープ材を打ち抜いて
形成されたビアホール内壁面が、前記テープ基材の他方
の面側からコイニングプレスされて、前記ビアホールが
開口部が拡径したテーパー穴に形成されているので、配
線パターンのファインピッチ化に応じてビアホール径を
十分小さくしても、ビアパッドと金属ボールとを確実に
接触させて接合することができる。また、テープ材の強
度を確保するため該テープ材の厚さが十分あっても、ビ
アホール径は十分小さいまま金属ボールのボール径を可
能な限り大きくしてビアパッドと確実に接触させて接合
できるため、半導体素子との接合用の金属バンプの高さ
も十分確保することができる。また、テープ材の打ち抜
き時にビアホールに生ずる接着剤層のだれを矯正してビ
アホール周縁部における接着剤層と銅箔などの金属層と
のラミネート性を向上させることができるので、ビアパ
ッド径を可能な限り縮小してもパッケージの信頼性を維
持できるので、微細配線パターンの設計の自由度が広が
る。また、前記ビアホール内壁面を前記テープ基材側か
らコイニングツールを用いてコイニングプレスする際
に、該コイニングツールに超音波振動を与えて加熱する
ことにより、前記テープ基材が硬化して塑性変形したテ
ーパー穴の保形性を高めてスプリングバックするのを防
止し加工精度を高めることができる。また、前記超音波
振動を加えて加熱することにより、前記塑性変形したテ
ーパー穴の壁面の肉厚の盛り上がりによる凹凸を解消し
て鏡面に仕上がるので、ビアホールの中心にはんだボー
ルを均一に接合することができる。
【図面の簡単な説明】
【図１】はんだボールをビアホールの底部に露出するビ
アパッドに載せた状態を示す説明図である。
【図２】ビアホールとその間に形成される配線パターン
の模式図である。
【図３】コイニングプレス直後のテープ材に銅箔をラミ
ネートした３層テープの拡大模式図である。
【図４】テープキャリアの製造工程を示す断面説明図で
ある。
【図５】テープキャリアを金属配線側から見た平面図で
ある。
【図６】他例に係るテープキャリアの製造工程を示す断
面説明図である。
【図７】図５に示すテープキャリアを用いて製造したμ
ＢＧＡタイプの半導体装置の矢印Ａ−Ａ方向断面図であ
る。
【図８】他例に係るテープキャリアを用いて製造したテ
ープＢＧＡタイプの半導体装置の断面図である。
【図９】従来のビアホール穴開け直後のテープ材に銅箔
をラミネートした３層テープの拡大模式図である。
【図１０】従来のはんだボールのビアパッドへの接合状
態を示す模式図である。
【符号の説明】
１ テープ基材 ２ 接着剤層 ３ 金属配線 ３ａ ビームリード ３ｂ ビアパッド ３ｃ，１６ａ 電極端子 ４ ビアホール ５ テープ材 ６ 開口部 ７ テーパー穴 ８ コイニングツール ９ 金属めっき １０ はんだボール １１ スプロケットホール １２ ビームリードウィンドウ １３ 銅箔 １４ ３層テープ １５ エラストマー １６ 半導体チップ １７ 封止樹脂 １８ ソルダレジスト １９ ボンディングワイヤ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 美谷島 義典 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 テープ基材の一方の面に接着剤層を介し
    て金属配線が形成され、前記テープ基材の他方の面に前
    記金属配線のビアパッドが底部に露出する複数のビアホ
    ールが形成されてなるテープキャリアにおいて、 前記テープ基材の一方の面に接着剤層が形成されたテー
    プ材を打ち抜いて形成された前記ビアホール内壁面が、
    前記テープ基材の他方の面側からコイニングプレスされ
    て、前記ビアホールを開口部が拡径したテーパー穴に形
    成されていることを特徴とするテープキャリア。
  2. 【請求項２】 前記テープ材が前記接着剤層形成面側よ
    り打ち抜かれ、該打ち抜きの際に形成された該接着剤の
    前記ビアホール内へのだれが、前記コイニングプレスに
    より押し戻されて矯正されていることを特徴とする請求
    項１記載のテープキャリア。
  3. 【請求項３】 前記ビアホール内壁面は、前記テープ基
    材の他方の面側からコイニングプレスされる際にコイニ
    ングツールに超音波振動を与えて前記テープ基材を加熱
    硬化させて形成されていることを特徴とする請求項１又
    は請求項２記載のテープキャリア。
  4. 【請求項４】 前記ビアホールの底部に露出するビアパ
    ッドに金属バンプを接合してなることを特徴とする請求
    項１、２又は請求項３記載のテープキャリア。
  5. 【請求項５】 テープ基材の一方の面に接着剤が塗布さ
    れたテープ材をプレスにより打ち抜いて複数のビアホー
    ルを含む開口部を形成する打ち抜き工程と、 前記打ち抜き後の前記テープ材の接着剤層上に金属層を
    形成して３層テープを形成するラミネート工程と、 前記３層テープの金属層をエッチング加工して、前記ビ
    アホールの底部に露出するビアパッドを含む金属配線を
    形成するフォトリソグラフィ工程と、 前記テープ材の前記ビアホール内壁面を前記テープ基材
    の他方の面側からコイニングプレスすることにより、前
    記ビアホールを開口部が拡径したテーパー穴に形成する
    コイニング工程とを備えたことを特徴とするテープキャ
    リアの製造方法。
  6. 【請求項６】 前記テープ材の打ち抜き工程を前記接着
    剤層形成面側から前記テープ基材側に向けて行い、前記
    コイニング工程において前記テープ材を前記接着剤層側
    より打ち抜いた際に形成された該接着剤層の前記ビアホ
    ール内へのだれを、前記打ち抜き方向と逆方向より押し
    戻すようにコイニングプレスすることにより矯正すると
    共に、前記ビアホールを開口部が拡径したテーパー穴に
    形成することを特徴とする請求項５記載のテープキャリ
    アの製造方法。
  7. 【請求項７】 前記コイニング工程は、前記ビアホール
    内壁面を前記テープ基材側からコイニングツールを用い
    てコイニングプレスする際に、該コイニングツールに超
    音波振動を与えて前記テープ基材を加熱硬化させること
    を特徴とする請求項５又は請求項６記載のテープキャリ
    アの製造方法。
  8. 【請求項８】 前記金属配線及びビアパッドへめっきを
    施した後、前記ビアホールに露出するビアパッドに金属
    バンプを接合するバンプ形成工程を有することを特徴と
    する請求項５、６又は請求項７記載のテープキャリアの
    製造方法。
  9. 【請求項９】 前記コイニング工程は、前記打ち抜き工
    程後前記ラミネート工程前に行われることを特徴とする
    請求項５、６又は請求項８記載のテープキャリアの製造
    方法。
  10. 【請求項１０】 前記コイニング工程は、前記ラミネー
    ト工程後前記フォトリソグラフィ工程前に行われること
    を特徴とする請求項５、６、７又は請求項８記載のテー
    プキャリアの製造方法。
  11. 【請求項１１】 前記コイニング工程は、前記金属配線
    及びビアパッドへめっきを施した後に行われることを特
    徴とする請求項５、６、７又は請求項８記載のテープキ
    ャリアの製造方法。
JP10135196A 1997-12-16 1998-05-18 テープキャリア及びその製造方法 Pending JPH11238831A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP10135196A JPH11238831A (ja) 1997-12-16 1998-05-18 テープキャリア及びその製造方法
KR1019980050360A KR100309962B1 (ko) 1997-12-16 1998-11-24 테이프캐리어및그제조방법
TW087120874A TW436858B (en) 1997-12-16 1998-12-15 Tape carrier and manufacturing method thereof
EP98310284A EP0926720A3 (en) 1997-12-16 1998-12-15 Tape carrier manufacture
US09/211,797 US6192579B1 (en) 1997-12-16 1998-12-15 Tape carrier and manufacturing method therefor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-346773 1997-12-16
JP34677397 1997-12-16
JP10135196A JPH11238831A (ja) 1997-12-16 1998-05-18 テープキャリア及びその製造方法

Publications (1)

Publication Number Publication Date
JPH11238831A true JPH11238831A (ja) 1999-08-31

Family

ID=26469100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10135196A Pending JPH11238831A (ja) 1997-12-16 1998-05-18 テープキャリア及びその製造方法

Country Status (5)

Country Link
US (1) US6192579B1 (ja)
EP (1) EP0926720A3 (ja)
JP (1) JPH11238831A (ja)
KR (1) KR100309962B1 (ja)
TW (1) TW436858B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100371563B1 (ko) * 2000-10-13 2003-02-07 삼성테크윈 주식회사 플립칩 반도체 팩키지의 제조 방법과 이 법을 이용하여 제조된 팩키지

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3459774B2 (ja) * 1998-07-07 2003-10-27 アムコー テクノロジー コリア インコーポレーティド Ｂｇａ用配線テープ
JP4475761B2 (ja) * 2000-07-26 2010-06-09 日本テキサス・インスツルメンツ株式会社 半導体パッケージ用絶縁フィルム及びその製造方法
US6408511B1 (en) * 2000-08-21 2002-06-25 National Semiconductor, Inc. Method of creating an enhanced BGA attachment in a low-temperature co-fired ceramic (LTCC) substrate
DE10138042A1 (de) * 2001-08-08 2002-11-21 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
JP3694286B2 (ja) * 2002-10-08 2005-09-14 日東電工株式会社 Ｔａｂ用テープキャリア
US20050195528A1 (en) * 2004-03-05 2005-09-08 Bennin Jeffry S. Coined ground features for integrated lead suspensions
US9674955B2 (en) * 2011-11-09 2017-06-06 Lg Innotek Co., Ltd. Tape carrier package, method of manufacturing the same and chip package
KR101827716B1 (ko) * 2013-02-01 2018-02-12 주식회사 아모그린텍 연성인쇄회로기판의 제조방법 및 이에 의해 제조된 연성인쇄회로기판
JP6637864B2 (ja) * 2016-09-29 2020-01-29 新光電気工業株式会社 キャリア基材付き配線基板、キャリア基材付き配線基板の製造方法
DE102017205360B3 (de) * 2017-03-29 2018-07-19 Te Connectivity Germany Gmbh Elektrisches Kontaktelement und Verfahren zur Herstellung einer hartgelöteten, elektrisch leitenden Verbindung mit einem Gegenkontakt mittels eines eingepressten Lotkörpers aus Hartlot
KR101939054B1 (ko) * 2018-04-05 2019-01-16 (주)베스트룸 스마트 윈도우용 필름에 전극을 형성하는 방법 및 이를 이용한 스마트 윈도우 필름

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961806A (en) * 1986-12-10 1990-10-09 Sanders Associates, Inc. Method of making a printed circuit
US5197184A (en) * 1990-09-11 1993-03-30 Hughes Aircraft Company Method of forming three-dimensional circuitry
US5237132A (en) * 1991-06-17 1993-08-17 Nhk Spring Co., Ltd. Metallic printed circuit board with countersunk mounting hole
JPH05235108A (ja) * 1992-01-08 1993-09-10 Nec Corp フィルムキャリアテープの製造方法
JPH05243338A (ja) 1992-02-07 1993-09-21 Nippon Steel Corp Ｔａｂテープ及び半導体素子の実装方法
US5950305A (en) * 1992-02-14 1999-09-14 Research Organization For Circuit Knowledge Environmentally desirable method of manufacturing printed circuits
US5355019A (en) * 1992-03-04 1994-10-11 At&T Bell Laboratories Devices with tape automated bonding
JP2748768B2 (ja) * 1992-03-19 1998-05-13 株式会社日立製作所 薄膜多層配線基板およびその製造方法
US5263353A (en) * 1992-06-29 1993-11-23 The Whitaker Corporation Punch and die apparatus for producing flat stamped contact devices having improved contact edge surfaces
US5515604A (en) * 1992-10-07 1996-05-14 Fujitsu Limited Methods for making high-density/long-via laminated connectors
US5706684A (en) * 1995-10-03 1998-01-13 Cincinnati Milacron Inc. Metalworking process
JP2710608B2 (ja) * 1996-03-01 1998-02-10 日本電気株式会社 有機フィルム加工方法
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
US6009620A (en) * 1998-07-15 2000-01-04 International Business Machines Corporation Method of making a printed circuit board having filled holes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100371563B1 (ko) * 2000-10-13 2003-02-07 삼성테크윈 주식회사 플립칩 반도체 팩키지의 제조 방법과 이 법을 이용하여 제조된 팩키지

Also Published As

Publication number Publication date
EP0926720A3 (en) 2000-01-12
KR19990062594A (ko) 1999-07-26
TW436858B (en) 2001-05-28
EP0926720A2 (en) 1999-06-30
KR100309962B1 (ko) 2001-12-17
US6192579B1 (en) 2001-02-27

Similar Documents

Publication Publication Date Title
EP0704899B1 (en) Method of manufacturing chip-size package-type semiconductor device
JP2916915B2 (ja) ボールグリッドアレイ半導体パッケージの製造方法
US5949142A (en) Chip size package and method of manufacturing the same
KR100437436B1 (ko) 반도체패키지의제조법및반도체패키지
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
US20020115278A1 (en) Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier
US8736073B2 (en) Semiconductor device
JPH0888245A (ja) 半導体装置
JPH11238831A (ja) テープキャリア及びその製造方法
JPH08186151A (ja) 半導体装置及びその製造方法
JP2647001B2 (ja) テープキャリアならびに半導体デバイスの実装構造およびその製造方法
JP3360669B2 (ja) 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法
JP2848346B2 (ja) 電子部品の実装方法
KR930007520B1 (ko) 리드프레임 및 그 제조방법
JP3067364B2 (ja) 金属突起電極付き半導体装置
JPH07249725A (ja) 表面実装型電子部品
JP4137295B2 (ja) Ｃｓｐ用テープキャリアの製造方法
JP2005340864A (ja) 半導体装置の製造方法
JP2000200855A (ja) Ｐｇａ型配線基板及びその製造方法並びに半導体装置
JP3936060B2 (ja) グリッドアレイの製造方法
JP3818253B2 (ja) 半導体装置用テープキャリアの製造方法
JP2777114B2 (ja) テープキャリア
JPH06120403A (ja) 電子回路素子搭載用リードフレーム
JP2661280B2 (ja) テープキャリヤの構造
JP3262262B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees