DE10138042A1 - Elektronisches Bauteil und Verfahren zu seiner Herstellung - Google Patents

Elektronisches Bauteil und Verfahren zu seiner Herstellung

Info

Publication number
DE10138042A1
DE10138042A1 DE2001138042 DE10138042A DE10138042A1 DE 10138042 A1 DE10138042 A1 DE 10138042A1 DE 2001138042 DE2001138042 DE 2001138042 DE 10138042 A DE10138042 A DE 10138042A DE 10138042 A1 DE10138042 A1 DE 10138042A1
Authority
DE
Germany
Prior art keywords
solder
stop layer
electronic component
connection contacts
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2001138042
Other languages
English (en)
Inventor
Christian Hauser
Johann Winderl
Achim Neu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2001138042 priority Critical patent/DE10138042A1/de
Publication of DE10138042A1 publication Critical patent/DE10138042A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

Die Erfindung betrifft ein elektronisches Bauteil (2) mit einem Halbleiterchip (4) und einer Umverdrahtungsplatte (6), auf deren einer Seite Leiterbahnstrukturen (12) sowie Anschlusskontakte (18) mit Lotkugeln (32) zur elektrischen Kontaktierung mit einer Leiterplatte (22) vorgesehen sind. Die Umverdrahtungsplatte ist mit einer Lötstoppschicht (24) bedeckt, die jeweils Öffnungen (30) über den Anschlusskontakten aufweist, die eine abgestufte und/oder trichterförmige schräge Innenmantelfläche aufweisen. Die Erfindung betrifft zudem ein Verfahren zur Herstellung des elektronischen Bauteils.

Description

Die Erfindung betrifft ein elektronisches Bauteil sowie ein Verfahren zu seiner Herstellung gemäß den unabhängigen An­ sprüchen.
Umverdrahtungen elektronischer Bauteile mit Halbleiterchips umfassen meist ein Trägersubstrat, eine darauf aufgebrachte Kupfer- oder Aluminiumschicht, welche Leiterbahnen beinhaltet und eine die Substratoberfläche bedeckende Lötstoppmaske. Verbindungen zwischen dieser Umverdrahtungsplatte des elek­ tronischen Bauteils und einer Leiterplatte eines sogenannten Packages werden bei sogenannten BGA(Ball Grid Array)-Gehäusen mit Lotkugeln gebildet, die in einem Reflowprozess aufge­ schmolzen werden. Eine hohe Bauteilintegration verlangt klei­ nere Packages mit möglichst kleinen Durchmessern der Lotku­ geln. Um das Package elektrisch verdrahten zu können, werden Leiterbahnen zwischen den Lötverbindungen geführt, was sich limitierend auf die Größe der Kontaktflächen der Umverdrah­ tung sowie auf den Durchmesser der Lotkugeln auswirkt.
Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung von elektronischen Bauteilen mit Halbleiterchips und Umver­ drahtungsplatten zur Verfügung zu stellen, das eine weitge­ hende Miniaturisierung der elektronischen Bauteile ermög­ licht.
Diese Aufgabe wird mit dem Gegenstand der unabhängigen An­ sprüche gelöst. Merkmale vorteilhafter Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Erfindungsgemäß weist ein Verfahren zur Herstellung eines elektronischen Bauteils, das wenigstens einen Halbleiterchip und eine Umverdrahtungsplatte aufweist, auf deren erster Sei­ te der Halbleiterchip montiert ist, folgende Verfahrensschrit­ te auf. Es wird zunächst eine Umverdrahtungsplatte bereitge­ stellt, auf deren zweiter Seite Leiterbahnen und Anschluss­ kontakte aufgebracht sind. Danach erfolgt die Montage eines Halbleiterchips auf der ersten Seite der Umverdrahtungsplatte ohne Leiterbahnen, wonach elektrische Verbindungen zwischen Kontaktanschlüssen des Halbleiterchips und den Leiterbahnen der Umverdrahtungsplatte hergestellt werden. Anschließend wird eine geschlossene Lötstoppschicht auf die zweite Seite der Umverdrahtungsplatte aufgebracht. Durch ein Strukturieren der Lötstoppschicht werden die Anschlusskontakte zumindest teilweise freigelegt, wobei eine nach außen sich schräg und/oder abgestuft erweiternde Innenmantelfläche einer jeden Anschlusskontakt umgebenden Öffnung der Lötstoppschicht ge­ bildet wird. Auf jedem freigelegten Anschlusskontakt wird je­ weils eine Lotkugel aufgebracht, wobei diese jeweils geringes Spiel zum Rand der Öffnung der Lötstoppschicht aufweist. Schließlich kann eine Flipchip-Verbindung zwischen dem elek­ tronischen Bauteil und einer Leiterplatte durch Aufsetzen des elektronischen Bauteils mit seinen Lotkugeln auf Kontaktflä­ chen der Leiterplatte und einem Aufschmelzen der Lotkugeln hergestellt werden.
Bei diesem erfindungsgemäßen Verfahren werden die Öffnungen in der Lötstoppschicht so bemessen, dass eine Lotkugel mit geringem seitlichen Spiel darin Platz findet. Die Öffnung verjüngt sich in Richtung der Umverdrahtungsplatte, so dass der Anschlusskontakt, auf dem die Lotkugel aufgesetzt ist, kleiner gewählt werden kann, als dies bei einer durchgehen­ den, d. h. nicht abgestuften Öffnung der Fall wäre. Durch die­ se kleineren Anschlusskontakte finden zwischen benachbarten Anschlusskontakten mehr Leiterbahnen Platz, was zu kompakte­ ren Bauteilen führt. Mit ansonsten unverändertem Design der Umverdrahtung können mehr Leiterbahnen zwischen den sogenann­ ten Landing Pads, d. h. den Anschlusskontakten geführt werden.
Bei einer ersten Ausführungsform des erfindungsgemäßen Ver­ fahrens werden die Anschlusskontakte durch fotolithografische Behandlung der fotoempfindlichen Lötstoppschicht freigelegt. Dieses Verfahren hat den Vorteil einer sehr exakten Reprodu­ zierbarkeit der Öffnungen über den Anschlusskontakten, da ei­ ne Maskenbelichtung der fotoempfindlichen Lötstoppschicht zu sehr exakten Ergebnissen führt.
Eine weitere Ausführungsform des erfindungsgemäßen Verfahrens sieht vor, dass die Lötstoppschicht in wenigstens zwei auf­ einanderfolgenden Schritten belichtet und entwickelt wird, was den Vorteil einer leicht herstellbaren abgestuften Öff­ nung zur Aufnahme der Lotkugeln hat. In einem ersten Belich­ tungsschritt wird eine Öffnung größeren Durchmessers in die Lötstoppschicht eingebracht, die jedoch nicht bis zum An­ schlusskontakt hinunterreicht. In einem zweiten Belichtungs- und Entwicklungsschritt wird eine durchgehende Öffnung klei­ neren Durchmessers über dem Anschlusskontakt freigelegt, so dass eine abgestufte Öffnung entsteht. Diese ist so bemessen, dass eine darin eingelegte Lotkugel mit geringem Spiel aufge­ nommen werden kann.
Eine alternative Ausführungsform des erfindungsgemäßen Ver­ fahrens sieht vor, dass die Anschlusskontakte durch Laser­ strukturierung der Lötstoppschicht freigelegt werden, was den Vorteil weitergehender Freiheitsgrade bei der Gestaltung der Öffnungen für die Lotkugel hat. Die Laserstrukturierung er­ möglicht die Gestaltung der Öffnungen mit abgestuften und/oder abgeschrägten Rändern, was eine noch exaktere Führung der Lotkugeln bedeutet.
Gemäß einer Ausführungsform des erfindungsgemäßen Verfahrens weisen die Lotkugeln einen Durchmesser auf, der einem Vielfa­ chen der Dicke der Lötstoppschicht entspricht. Der Durchmes­ ser der Lotkugeln kann beispielsweise dem 5- bis 25-fachen der Dicke der Lötstoppschicht entsprechen. Bei einer typi­ schen Dicke der Lötstoppschicht von ca. 20 bis 40 µm über der Leiterbahnlage können die Lotkugeln bspw. ca. 300 bis 500 µm im Durchmesser betragen.
Ein erfindungsgemäßes elektronisches Bauteil mit wenigstens einem Halbleiterchip, der auf einer ersten Seite einer Umver­ drahtungsplatte montiert und mit dieser elektrisch verbunden ist, sieht vor, dass auf einer dem Halbleiterchip abgewandten zweiten Seite der Umverdrahtungsplatte Leiterbahnstrukturen sowie Anschlusskontakte mit aufgesetzten Lotkugeln zur elek­ trischen Kontaktierung des elektronischen Bauteils mit einer Leiterplatte vorgesehen sind. Weiterhin ist vorgesehen, dass die zweite Seite der Umverdrahtungsplatte mit einer Lötstopp­ schicht bedeckt ist, die jeweils Öffnungen über den An­ schlusskontakten aufweist, und dass eine abgestufte und/oder trichterförmige schräge Innenmantelfläche der Öffnungen vor­ gesehen ist.
Dieses erfindungsgemäße elektronische Bauteil hat insbesonde­ re den Vorteil einer hohen Miniaturisierbarkeit, da zwischen jeweils benachbarten Anschlusskontakten mit relativ kleinem Durchmesser mit darauf aufgesetzten Lotkugeln eine Vielzahl von Leiterbahnen geführt werden können.
Erfindungswesentlich ist, dass im unteren Bereich der Öffnun­ gen über den Anschlusskontakten der Durchmesser der Lötstopp­ schicht dem Kugeldurchmesser der Lotkugel angepaßt ist. Es entsteht somit ein abgestuftes bzw. abgeschrägtes Profil des Lötstoplacks im Bereich der Öffnungen. Bei gleichbleibender Überdeckung der Lötstoppschicht (sog. solder mask) und den Anschlusskontakten (sog. ball landing pads) ist somit ein re­ lativ kleineres Landing Pad erforderlich. Es verbleibt damit mehr Platz für dazwischenliegende Leiterbahnen. Die abgestuf­ te Lötstoppschicht entsteht bei der Herstellung der Umver­ drahtungsplatte durch Applikations-, Entwicklungs- und Be­ lichtungsprozesse sowie abschließendem Aushärten der Solder Mask (sog. curen). Die Lötstoppschicht kann auf einfache Wei­ se bspw. mittels eines Druckprozesses aufgebracht und mittels Fotolithografie strukturiert werden. Im Falle einer abgestuf­ ten Lötstoppschicht wird dieser Prozeß zwei Mal durchlaufen, um eine Stufe auszubilden.
Alternativ kann diese Stufe auch durch eine Laserstrukturie­ rung hergestellt werden oder durch eine Schräge ersetzt wer­ den. Durch weitere Modifikationen des für die Lötstoppschicht verwendeten Materials im Hinblick auf Laserstrukturierbarkeit werden weitere Vorteile realisiert. Es ist damit einerseits die Verjüngung der Lötstoppschicht zur Umverdrahtung hin und damit die Reduzierung des Mindestdurchmesser des Landing Pads ermöglicht. Zudem wird auch eine wesentlich genauere Platzie­ rung der Öffnung über dem Landing Pad ermöglicht, da eine ex­ akte Überlappung der Lötstoppschicht über den Rand der Landing Pads leichter zu gewährleisten ist. Durch das Anpas­ sen der Öffnung der Solder Mask an die Kontur der Lotkugel können kleinere Landing Pads realisiert werden, wodurch mehr Platz für Leiterbahnen entsteht. Eine Miniaturisierung der Leiterplatte ist somit ohne großen Aufwand möglich.
Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Figuren näher erläutert.
Fig. 1 zeigt in einer schematischen Schnittansicht einen ersten Herstellungsschritt eines erfindungsgemäßen elektronischen Bauteils.
Fig. 2 zeigt in schematischer Schnittansicht einen zweiten Herstellungsschritt des elektronischen Bauteils.
Fig. 3 zeigt in schematischer Schnittansicht einen weite­ ren Verfahrensschritt zur Herstellung des elektro­ nischen Bauteils.
Fig. 4 zeigt in einer vierten Schnittansicht ein elektro­ nisches Bauteil vor dem Zusammenfügen mit einer Leiterplatte.
Fig. 5 zeigt in einem Detailschnitt eine Lötverbindung zwischen Umverdrahtungs- und Leiterplatte des elek­ tronischen Bauteils.
Fig. 6 zeigt in einem weiteren Detailschnitt eine Variante der in den Fig. 3 bis 5 gezeigten Ausführungs­ form des elektronischen Bauteils.
Das erfindungsgemäße Verfahren zur Herstellung des elektroni­ schen Bauteils sowie dieses elektronische Bauteil wird im folgenden anhand der Fig. 1 bis 6 näher erläutert. Dabei sind gleiche Teile grundsätzlich mit gleichen Bezugszeichen versehen und sind daher teilweise nicht mehrfach erläutert.
Fig. 1 zeigt einen ersten Fertigungsschritt des erfindungs­ gemäßen Verfahrens zur Herstellung eines elektronischen Bau­ teils 2, bestehend aus einer flachen Umverdrahtungsplatte 6 und einem auf einer ersten Seite 8 der Umverdrahtungsplatte 6 aufgebrachten Halbleiterchip 4. Die Umverdrahtungsplatte 6 ist auf einer dem Halbleiterchip 4 gegenüberliegenden zweiten Seite 10 mit Leiterbahnstrukturen 12 versehen. Die Leiter­ bahnstrukturen 12 umfassen Leiterbahnen 14 und Anschlusskon­ takte 18, die später zu sogenannten Flipchip-Kontakten wei­ tergebildet werden. Zwischen zwei benachbarten Anschlusskon­ takten 18 befinden sich eine Mehrzahl von Leiterbahnen 14, die jeweils durch einen Zwischenraum 16 voneinander getrennt sind. Zwischen einem Anschlusskontakt 18 und einer benachbar­ ten Leiterbahn 14 ist ein Mindestabstand 20 vorgesehen.
Fig. 2 zeigt einen weiteren Fertigungsschritt des Verfah­ rens, bei dem auf die gesamte zweite Seite 10 der Umverdrah­ tungsplatte sowie deren Leiterbahnstrukturen 12 eine Löt­ stoppschicht 24 aufgebracht ist.
Fig. 3 zeigt einen nachfolgenden Verarbeitungsschritt, bei dem die Lötstoppschicht 24 über den Anschlusskontakten 18 teilweise geöffnet ist. Um auf die Anschlusskontakte 18 je­ weils eine Lotkugel 32 aufsetzten zu können (vgl. Fig. 4), ist die Lötstoppschicht 24 jeweils über jedem Anschlusskon­ takt 18 mit einer Öffnung 30 versehen. Wie in Fig. 3 erkenn­ bar, ist jede Öffnung 30 mehrstufig ausgeführt, im darge­ stellten Ausführungsbeispiel als zweistufige Öffnung 30. Da­ bei ist die Öffnung 30 in Richtung zum Anschlusskontakt 18 hin verjüngt, so dass die Öffnung 30 der Kontur einer Lotku­ gel angepaßt ist. Eine typische Höhe h der Lotstopschicht kann beispielsweise zwischen 20 µm und 40 µm betragen. Bei einem typischen Durchmesser einer Lotkugel d von ca. 350 µm beträgt der äußere Durchmesser d2 einer Öffnung 30 ca. 300 µm. Der innere Durchmesser d1 ist entsprechend kleiner, so dass die Lotkugel 32 mit minimalem seitlichen Spiel in der Öffnung 30 zur Auflage kommt.
Fig. 4 verdeutlicht einen nachfolgenden Verarbeitungs­ schritt, bei dem Lotkugeln 32 in die Öffnungen 30 auf die An­ schlusskontakte 18 gesetzt sind. Es ist weiterhin eine Lei­ terplatte 22 angedeutet, die mit Kontaktflächen 34 versehen ist. Auf diese Kontaktflächen 34 werden die Lotkugeln 32 auf­ gesetzt, wonach in einem Reflow-Prozeß ein Aufschmelzen der Lotkugeln 32 erfolgt und eine mechanische und elektrische Verbindung zwischen den Anschlusskontakten 18 und den Kon­ taktflächen 34 hergestellt wird.
Dieser Zustand wird anhand des Detailausschnitts der Fig. 5 verdeutlicht. Dabei ist eine Lotkugel 32 aufgeschmolzen und stellt eine Lötverbindung 36 zwischen einer Kontaktfläche 34 der Leiterplatte 22 und einem Anschlusskontakt 18 der Umver­ drahtungsplatte 6 her. Die Lötverbindung 36 reicht auf dem An­ schlusskontakt 18 bis zum Rand der Lötstoppschicht 24, ver­ jüngt sich aufgrund ihrer Oberflächenspannung im flüssigen Zustand und weitet sich in Richtung Leiterplatte 22 wieder auf, so dass die Kontaktfläche 34 völlig bedeckt ist.
Dabei wird deutlich, dass durch die kleinere Öffnung 30 eine relativ kleinere Fläche des Anschlusskontakts 18 mit der Löt­ verbindung 36 in Verbindung steht als dies normalerweise vom Durchmesser D der Lotkugel 32 vorgegeben wäre. Aufgrund der kleineren Anschlusskontakte 18 kann auch der Zwischenraum zwischen zwei benachbarten Anschlusskontakten 18 größer aus­ fallen, wodurch mehr Leiterbahnen 14 dazwischen Platz finden können.
Fig. 6 zeigt schließlich in einem Detailausschnitt eine al­ ternative Ausgestaltung einer Öffnung 18, die sich trichter- bzw. kegelig nach unten verjüngt. Auch mit dieser Kontur ist eine enge Führung einer darin eingelegten Lotkugel 32 gewähr­ leistet, so dass auch diese Ausführungsform eine kleinere Fläche des Anschlusskontaktes 18 ermöglicht. Diese kegelige Kontur der Öffnung 30 kann bspw. mittels Laserstrukturierung erzeugt werden.
Als Material für die Umverdrahtungs- und Leiterplatten kommt bspw. ein Epoxy- oder Keramiksubstrat zur Anwendung. Die Lei­ terbahnstrukturen können bspw. Aluminium oder Kupfer umfas­ sen. Ein typischer Durchmesser der Lotkugeln kann zwischen 300 und 500 µm betragen. Die Dicke der Lötstoppschicht kann bspw. zwischen 10 und 60 µm betragen und liegt vorzugsweise zwischen 20 und 40 µm.
Die Strukturierung der Lötstoppschicht 24 kann auf fotolitho­ grafischem Wege erfolgen. Ebenso möglich ist eine Laserstruk­ turierung bzw. eine Kombination der beiden Verfahren.
Bezugszeichenliste
2
elektronisches Bauteil
4
Halbleiterchip
6
Umverdrahtungsplatte
8
erste Seite (Umverdrahtungsplatte)
10
zweite Seite (Umverdrahtungsplatte)
12
Leiterbahnstruktur
14
Leiterbahn
16
Zwischenraum (zw. Leiterbahnen
14
)
18
Anschlusskontakt
20
Abstand (zw. Leiterbahn
14
u. Anschlusskontakt
18
)
22
Leiterplatte
24
Lötstoppschicht
26
zweite Schicht
28
erste Schicht
30
Öffnung
32
Lotkugel
34
Kontaktfläche (Leiterplatte)
36
Lötverbindung
D Kugeldurchmesser (Lotkugel)
d1 Öffnungsdurchmesser d. zweiten Schicht
d2 Öffnungsdurchmesser d. ersten Schicht
h Höhe der Lötstoppschicht

Claims (14)

1. Verfahren zur Herstellung eines elektronischen Bauteils (2), das wenigstens einen Halbleiterchip (4) und eine Umverdrahtungsplatte (6) aufweist, auf deren erster Sei­ te (8) der Halbleiterchip (4) montiert ist, wobei auf einer dem Halbleiterchip (4) abgewandten zweiten Seite (10) der Umverdrahtungsplatte (6) Leiterbahnstrukturen (12) sowie Anschlusskontakte (18) zur elektrischen Kon­ taktierung des elektronischen Bauteils (2) mit einer Leiterplatte (22) vorgesehen sind und wobei das Verfah­ ren folgende Verfahrensschritte aufweist:
  • - Bereitstellen einer Umverdrahtungsplatte (6) mit auf deren zweiter Seite (10) aufgebrachten Leiter­ bahnen (14) und Anschlusskontakten (18),
  • - Montage eines Halbleiterchips (4) auf der ersten Seite (8) der Umverdrahtungsplatte (6) ohne Leiter­ bahnstrukturen (12) und Herstellen von elektrischen Verbindungen zwischen Kontaktanschlüssen des Halb­ leiterchips (4) und den Leiterbahnen (14) der Um­ verdrahtungsplatte (6),
  • - Aufbringen einer geschlossenen Lötstoppschicht (24) auf der zweiten Seite (10) der Umverdrahtungsplatte (6),
  • - Strukturieren der Lötstoppschicht (24), wobei die Anschlusskontakte (18) zumindest teilweise freige­ legt werden und wobei eine nach außen sich schräg und/oder abgestuft erweiternde Innenmantelfläche einer jeden Anschlusskontakt (18) umgebenden Öff­ nung (30) der Lötstoppschicht (24) gebildet wird,
  • - Aufbringen jeweils einer Lotkugel (32) auf jeden freigelegten Anschlusskontakt (18), wobei die Lot­ kugeln (32) jeweils geringes Spiel zum Rand der Öffnung (30) der Lötstoppschicht (24) aufweisen,
  • - Herstellen einer Flipchip-Verbindung zwischen dem elektronischen Bauteil (2) und einer Leiterplatte (22) durch Aufsetzen des elektronischen Bauteils (2) mit seinen Lotkugeln (32) auf Kontaktflächen (34) der Leiterplatte (22) und Aufschmelzen der Lotkugeln (32).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Anschlusskontakte (18) durch fotolithografische Be­ handlung der fotoempfindlichen Lötstoppschicht (24) freigelegt werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Lötstoppschicht (24) in wenigstens zwei aufeinander folgenden Schritten belichtet und entwickelt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass bei einem ersten Belichtungs- und Entwicklungsschritt der Lötstoppschicht (24) ein größerer Durchmesser über einem Anschlusskontakt (18) freigelegt wird als bei ei­ nem zweiten Belichtungs- und Entwicklungsschritt.
5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass durch die aufeinander folgenden Belichtungs- und Ent­ wicklungsschritte eine abgestufte Öffnung (30) der Löt­ stoppschicht (24) mit sich nach unten verkleinerndem Durchmesser über einem Anschlusskontakt (18) gebildet wird.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Anschlusskontakte (18) durch Laserstrukturierung der Lötstoppschicht (24) freigelegt werden.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass durch die Laserstrukturierung eine abgestufte Öffnung (30) der Lötstoppschicht (24) mit sich nach unten ver­ kleinerndem Durchmesser über einem Anschlusskontakt (18) gebildet wird.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass durch die Laserstrukturierung eine trichterförmige Öff­ nung (30) der Lötstoppschicht (24) mit sich nach unten kontinuierlich verkleinerndem Durchmesser über einem An­ schlusskontakt (18) gebildet wird.
9. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Lotkugeln (32) einen Durchmesser (D) aufweisen, der einem Vielfachen der Dicke (h) der Lötstoppschicht (24) entspricht.
10. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Lotkugeln (32) einen Durchmesser (D) aufweisen, der dem fünf- bis 25-fachen der Dicke (h) der Lötstopp­ schicht (24) entspricht.
11. Elektronisches Bauteil (2) mit wenigstens einem Halblei­ terchip (4), der auf einer ersten Seite (8) einer Umver­ drahtungsplatte (6) montiert und mit dieser elektrisch verbunden ist, wobei auf einer dem Halbleiterchip (4) abgewandten zweiten Seite (10) der Umverdrahtungsplatte (6) Leiterbahnstrukturen (12) sowie Anschlusskontakte (18) mit aufgesetzten Lotkugeln (32) zur elektrischen Kontaktierung des elektronischen Bauteils (2) mit einer Leiterplatte (22) vorgesehen sind, und wobei die zweite Seite (10) der Umverdrahtungsplatte (6) mit einer Löt­ stoppschicht (24) bedeckt ist, die jeweils Öffnungen (30) über den Anschlusskontakten (18) aufweist, die eine abgestufte und/oder trichterförmig schräge Innenmantel­ fläche aufweisen.
12. Elektronisches Bauteil nach Anspruch 11, dadurch gekennzeichnet, dass jeweils zwischen zwei benachbarten Anschlusskontakten (18) Leiterbahnen (14) verlaufen.
13. Elektronisches Bauteil nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass jeweils zwischen zwei benachbarten Anschlusskontakten (18) eine Vielzahl von Leiterbahnen (14) verlaufen.
14. Elektronisches Bauteil nach einem der Ansprüche 11 bis 13, das hergestellt ist mit einem Verfahren gemäß wenig­ stens einem der Ansprüche 1 bis 10.
DE2001138042 2001-08-08 2001-08-08 Elektronisches Bauteil und Verfahren zu seiner Herstellung Ceased DE10138042A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001138042 DE10138042A1 (de) 2001-08-08 2001-08-08 Elektronisches Bauteil und Verfahren zu seiner Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001138042 DE10138042A1 (de) 2001-08-08 2001-08-08 Elektronisches Bauteil und Verfahren zu seiner Herstellung

Publications (1)

Publication Number Publication Date
DE10138042A1 true DE10138042A1 (de) 2002-11-21

Family

ID=7694219

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001138042 Ceased DE10138042A1 (de) 2001-08-08 2001-08-08 Elektronisches Bauteil und Verfahren zu seiner Herstellung

Country Status (1)

Country Link
DE (1) DE10138042A1 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10258081A1 (de) * 2002-12-11 2004-07-08 Infineon Technologies Ag Verfahren zum Herstellen einer Lötstopp-Anordnung
DE10255844B3 (de) * 2002-11-29 2004-07-15 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Schaltung mit einer Umverdrahtungseinrichtung und entsprechende integrierte Schaltung
WO2006097779A1 (en) * 2005-03-16 2006-09-21 Infineon Technologies Ag Substrate, electronic component, electronic configuration and methods of producing the same
EP1887846A1 (de) * 2005-06-30 2008-02-13 Ibiden Co., Ltd. Leiterplatte
US8003897B2 (en) 2005-06-30 2011-08-23 Ibiden Co., Ltd. Printed wiring board
WO2012110023A1 (de) 2011-02-18 2012-08-23 Benteler Automobiltechnik Gmbh Verfahren zum verlöten von bauelementen
WO2020053160A1 (de) 2018-09-14 2020-03-19 Continental Automotive Gmbh Verfahren zur herstellung einer leiterplattenanordnung und leiterplattenanordnung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4324479A1 (de) * 1993-07-22 1995-03-09 Blaupunkt Werke Gmbh Verfahren zur Herstellung von lötfähigen Strukturen zur Kontaktierung von elektrischen Modulen
FR2728392A1 (fr) * 1994-12-16 1996-06-21 Bull Sa Procede et support de connexion d'un circuit integre a un autre support par l'intermediaire de boules
DE19702014A1 (de) * 1996-10-14 1998-04-16 Fraunhofer Ges Forschung Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
EP0926720A2 (de) * 1997-12-16 1999-06-30 Shinko Electric Industries Co. Ltd. Herstellung eines Bandträgers
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package
DE19944518A1 (de) * 1999-09-16 2000-12-21 Infineon Technologies Ag Verfahren zum Auflöten eines integrierten Schaltkreises und Folienmaske hierfür

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4324479A1 (de) * 1993-07-22 1995-03-09 Blaupunkt Werke Gmbh Verfahren zur Herstellung von lötfähigen Strukturen zur Kontaktierung von elektrischen Modulen
FR2728392A1 (fr) * 1994-12-16 1996-06-21 Bull Sa Procede et support de connexion d'un circuit integre a un autre support par l'intermediaire de boules
DE19702014A1 (de) * 1996-10-14 1998-04-16 Fraunhofer Ges Forschung Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
EP0926720A2 (de) * 1997-12-16 1999-06-30 Shinko Electric Industries Co. Ltd. Herstellung eines Bandträgers
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package
DE19944518A1 (de) * 1999-09-16 2000-12-21 Infineon Technologies Ag Verfahren zum Auflöten eines integrierten Schaltkreises und Folienmaske hierfür

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10255844B3 (de) * 2002-11-29 2004-07-15 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Schaltung mit einer Umverdrahtungseinrichtung und entsprechende integrierte Schaltung
SG116512A1 (en) * 2002-11-29 2005-11-28 Infineon Technologies Ag Method for producing an integrated circuit with a rewiring device and corresponding integrated circuit.
US7074649B2 (en) 2002-11-29 2006-07-11 Infineon Technologies Ag Method for producing an integrated circuit with a rewiring device and corresponding integrated circuit
DE10258081A1 (de) * 2002-12-11 2004-07-08 Infineon Technologies Ag Verfahren zum Herstellen einer Lötstopp-Anordnung
WO2006097779A1 (en) * 2005-03-16 2006-09-21 Infineon Technologies Ag Substrate, electronic component, electronic configuration and methods of producing the same
EP1887846A4 (de) * 2005-06-30 2010-08-11 Ibiden Co Ltd Leiterplatte
EP1887846A1 (de) * 2005-06-30 2008-02-13 Ibiden Co., Ltd. Leiterplatte
US8003897B2 (en) 2005-06-30 2011-08-23 Ibiden Co., Ltd. Printed wiring board
US8017875B2 (en) 2005-06-30 2011-09-13 Ibiden Co., Ltd. Printed wiring board
US8022314B2 (en) 2005-06-30 2011-09-20 Ibiden Co., Ltd. Printed wiring board
US8624132B2 (en) 2005-06-30 2014-01-07 Ibiden Co., Ltd. Printed wiring board
US8832935B2 (en) 2005-06-30 2014-09-16 Ibiden Co., Ltd. Method of manufacturing a printed wiring board
WO2012110023A1 (de) 2011-02-18 2012-08-23 Benteler Automobiltechnik Gmbh Verfahren zum verlöten von bauelementen
DE102011011748A1 (de) * 2011-02-18 2012-08-23 Benteler Automobiltechnik Gmbh Verfahren zum Verlöten von Bauelementen
WO2020053160A1 (de) 2018-09-14 2020-03-19 Continental Automotive Gmbh Verfahren zur herstellung einer leiterplattenanordnung und leiterplattenanordnung

Similar Documents

Publication Publication Date Title
DE10137184B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE102012215705B4 (de) Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe
DE19754874A1 (de) Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array
EP0351581A1 (de) Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
EP1324389B1 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
WO2002056652A2 (de) Verfahren zur herstellung einer elektronischen baugruppe
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
EP1620893A2 (de) Halbleiterwafer, nutzen und elektronisches bauteil mit gestapelten halbleiterchips, sowie verfahren zur herstellung derselben
EP0152557B1 (de) Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung
DE10138042A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE19715926B4 (de) Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA)Halbleiterbauteil
DE10141571A1 (de) Verfahren zur Herstellung von dreidimensional aufgebauten integrierten Schaltungen und mehrschichtige Schaltungsanordnung
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
EP2260511B1 (de) Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung
DE19846662A1 (de) Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
DE10223203B4 (de) Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung
DE102015120647B4 (de) Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung
DE102009036033B4 (de) Durchkontaktierung für Halbleiterwafer und Herstellungsverfahren
DE19841996B4 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
DE10333465B4 (de) Elektronisches Bauteil mit Halbleiterchip, Verfahren zur Herstellung desselben sowie Verfahren zur Herstellung eines Halbleiterwafers mit Kontaktflecken
DE10133959B4 (de) Elektronisches Bauteil mit Halbleiterchip
DE19705745A1 (de) Verfahren zum Bilden einer strukturierten Metallisierung auf einem Halbleiterwafer
DE10065896A1 (de) Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung
WO2020074591A1 (de) Elektronisches bauteil und verfahren zum aufbringen von zumindest einem lötpad auf ein elektronisches bauteil

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection