JP2848346B2 - 電子部品の実装方法 - Google Patents
電子部品の実装方法Info
- Publication number
- JP2848346B2 JP2848346B2 JP8213452A JP21345296A JP2848346B2 JP 2848346 B2 JP2848346 B2 JP 2848346B2 JP 8213452 A JP8213452 A JP 8213452A JP 21345296 A JP21345296 A JP 21345296A JP 2848346 B2 JP2848346 B2 JP 2848346B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- printed wiring
- wiring board
- electronic component
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の属する技術分野】本発明は、電子部品の実装構
造に関し、特にプリント配線板への電子部品の実装構造
に関する。
造に関し、特にプリント配線板への電子部品の実装構造
に関する。
【０００１】
【従来の技術】電子部品をプリント基板へ実装する方法
としては、図３に示すように、例えば特開平３−５３５
８９号公報に記載された方法がある。
としては、図３に示すように、例えば特開平３−５３５
８９号公報に記載された方法がある。
【０００２】図３（ａ）および３（ｂ）は、それぞれ同
公報に記載された電子部品の表面実装方法を示す外観斜
視図およびＢ−Ｂ面断面図である。
公報に記載された電子部品の表面実装方法を示す外観斜
視図およびＢ−Ｂ面断面図である。
【０００３】図３において、多数の接続ピンを配列した
コネクタ１０１（電子部品）は、ハウジング１０２によ
り形成され、該ハウジング１０２の背面にはリード１０
３が設けられ、プリント基板１０４と接する部分には穴
部１０５が形成されている。プリント基板１０４には凸
部１０６と回路導体１０７に接続されたパッド１０８と
が形成されている。
コネクタ１０１（電子部品）は、ハウジング１０２によ
り形成され、該ハウジング１０２の背面にはリード１０
３が設けられ、プリント基板１０４と接する部分には穴
部１０５が形成されている。プリント基板１０４には凸
部１０６と回路導体１０７に接続されたパッド１０８と
が形成されている。
【０００４】ハウジング１０２の穴部１０５はプリント
基板１０４の凸部１０６に嵌合させてハウジング１０２
をプリント基板１０４に固定し、リード１０２をパッド
１０８に半田付けすることにより、電子部品にかかる外
力をプリント基板の凸部により受けとめ、リードとパッ
ドの半田付け部に外力がかからないようにしている。
基板１０４の凸部１０６に嵌合させてハウジング１０２
をプリント基板１０４に固定し、リード１０２をパッド
１０８に半田付けすることにより、電子部品にかかる外
力をプリント基板の凸部により受けとめ、リードとパッ
ドの半田付け部に外力がかからないようにしている。
【０００５】また、特開平３−１０１１８８号公報に
は、図４に示すように、プリント配線板２０１の半導体
集積回路２０２実装領域の下部に凹部２０３を設け、そ
の凹部２０３にチップ部品２０４を実装する電子回路部
品の実装方法が記載されている。
は、図４に示すように、プリント配線板２０１の半導体
集積回路２０２実装領域の下部に凹部２０３を設け、そ
の凹部２０３にチップ部品２０４を実装する電子回路部
品の実装方法が記載されている。
【０００６】半導体集積回路２０２のリード２０５はプ
リント配線板２０１に半田２０６により固定される。
リント配線板２０１に半田２０６により固定される。
【０００７】このようにして、図４に示した実装方法で
は、電子回路部品実装後の部品高を高くせずに高密度化
を達成している。
は、電子回路部品実装後の部品高を高くせずに高密度化
を達成している。
【０００８】さらに、多層プリント配線基板を用いた機
能モジュールでは、図５に示すように、積み重ねられた
最上層パターン３０１と最下層パターン３０２とを有
し、最上層パターン３０１上に表面実装部品３０３を実
装し、また、最上層パターン３０１の凹部３０４部分に
露出した最下層パターン３０２の内装パターン３０５上
に表面実装部品３０６を実装する方法がある。
能モジュールでは、図５に示すように、積み重ねられた
最上層パターン３０１と最下層パターン３０２とを有
し、最上層パターン３０１上に表面実装部品３０３を実
装し、また、最上層パターン３０１の凹部３０４部分に
露出した最下層パターン３０２の内装パターン３０５上
に表面実装部品３０６を実装する方法がある。
【０００９】このような実装方法は、例えば、実開平１
−１６５６７７号公報に記載されている。
−１６５６７７号公報に記載されている。
【００１０】
【発明が解決しようとする課題】しかしながら、図３に
示した方法では、電子部品固定用の凸部以外は平面のプ
リント基板を用いているため、実装後の部品の高さの凹
凸が発生し、デッドスペースが発生するという問題点が
ある。
示した方法では、電子部品固定用の凸部以外は平面のプ
リント基板を用いているため、実装後の部品の高さの凹
凸が発生し、デッドスペースが発生するという問題点が
ある。
【００１１】図４に示した方法では、チップ部品を実装
するための凹部をプリント配線板に形成するための特殊
な手法を用いるため、プリント基板の製造コストが高く
なるという問題点がある。
するための凹部をプリント配線板に形成するための特殊
な手法を用いるため、プリント基板の製造コストが高く
なるという問題点がある。
【００１２】また、チップ部品の定数変更やリペアを実
施する場合、上に搭載されている半導体集積回路を取り
外す必要がある。さらに、リフロー時に半導体集積回路
下部の部品には熱が伝わりにくく、半田付け不良も発生
する。
施する場合、上に搭載されている半導体集積回路を取り
外す必要がある。さらに、リフロー時に半導体集積回路
下部の部品には熱が伝わりにくく、半田付け不良も発生
する。
【００１３】図５に示した方法では、多層プリント基板
の場合には実装後の部品の高さの凹凸をなくすことは可
能であるが、単層プリント基板を使用する電子部品の実
装方法では適用できない。
の場合には実装後の部品の高さの凹凸をなくすことは可
能であるが、単層プリント基板を使用する電子部品の実
装方法では適用できない。
【００１４】また、多層プリント配線基板の内層パター
ンを露出させるために、プリント配線基板をルーターに
より削り出すか、あるいは積層前の基板に穴を開けてお
いて積層時の接着剤のはみ出しを考慮して積層する必要
がある。そのため、配線密度が低下してしまう。さら
に、削りだしは多層化されてくると積層後の銅箔のうね
りや機材の熱収縮により、銅箔の凹凸が発生し、製造止
まりが悪くなる。しかも、歩止まり悪化によりコストも
上昇してしまう。
ンを露出させるために、プリント配線基板をルーターに
より削り出すか、あるいは積層前の基板に穴を開けてお
いて積層時の接着剤のはみ出しを考慮して積層する必要
がある。そのため、配線密度が低下してしまう。さら
に、削りだしは多層化されてくると積層後の銅箔のうね
りや機材の熱収縮により、銅箔の凹凸が発生し、製造止
まりが悪くなる。しかも、歩止まり悪化によりコストも
上昇してしまう。
【００１５】さらに、上述した実装方法は、小型・薄型
化が急激に進んでいる携帯機器等への適用に向いていな
い。
化が急激に進んでいる携帯機器等への適用に向いていな
い。
【００１６】本発明の目的は、簡単な構成によりプリン
ト配線板に実装された電子部品の高さを略一定にするこ
とが可能な電子部品の実装方法を提供することにある。
ト配線板に実装された電子部品の高さを略一定にするこ
とが可能な電子部品の実装方法を提供することにある。
【００１７】
【課題を解決するための手段】本発明の電子部品の実装
方法は、電子部品実装後の各部品高さが略一定になるよ
うに凹凸に形成されたプリント配線板にフラックスを塗
布し、半田リボンをパッド上に搭載し、リフローするこ
とにより、前記凹凸に形成されたプリント配線板に半田
を供給する第１のステップと、前記プリント配線板を洗
浄し、再度フラックスを塗布する第２のステップと、電
子部品を前記プリント配線板に実装する第３のステップ
とを有する。
方法は、電子部品実装後の各部品高さが略一定になるよ
うに凹凸に形成されたプリント配線板にフラックスを塗
布し、半田リボンをパッド上に搭載し、リフローするこ
とにより、前記凹凸に形成されたプリント配線板に半田
を供給する第１のステップと、前記プリント配線板を洗
浄し、再度フラックスを塗布する第２のステップと、電
子部品を前記プリント配線板に実装する第３のステップ
とを有する。
【００１８】部品搭載後、リフローを行う第４のステッ
プを更に有することが好ましい。
プを更に有することが好ましい。
【００１９】このような構成により、本願発明では配線
密度の低下なく、かつ高歩留まり・低コスト化が可能で
ある。
密度の低下なく、かつ高歩留まり・低コスト化が可能で
ある。
【００２０】また、デッドスペースを最小限に抑えるこ
とができ、装置の小型・薄型化が可能になる。
とができ、装置の小型・薄型化が可能になる。
【００２１】
【発明の実施の形態】次に、本発明の一実施例を図面を
参照して詳細に説明する。
参照して詳細に説明する。
【００２２】図１（ａ）および１（ｂ）は、それぞれ本
発明の一実施例を示す平面図およびＡ−Ａ面断面図であ
る。
発明の一実施例を示す平面図およびＡ−Ａ面断面図であ
る。
【００２３】図１において、サブトラクテッブ工法、ア
ディティブ工法あるいはビルドアップ工法等により作ら
れたプリント配線板１の上面および下面には半導体集積
回路等の表面実装部品（ＳＭＤ：Ｓｕｒｆａｃｅ Ｍｏ
ｕｎｔ Ｄｅｖｉｃｅ）（以下、電子部品という）２１
ないし２３が実装される。電子部品２１ないし２３はプ
リント配線板１に半田や接着剤等の接合材料３により固
定される。
ディティブ工法あるいはビルドアップ工法等により作ら
れたプリント配線板１の上面および下面には半導体集積
回路等の表面実装部品（ＳＭＤ：Ｓｕｒｆａｃｅ Ｍｏ
ｕｎｔ Ｄｅｖｉｃｅ）（以下、電子部品という）２１
ないし２３が実装される。電子部品２１ないし２３はプ
リント配線板１に半田や接着剤等の接合材料３により固
定される。
【００２４】図１において、電子部品２１は例えばＱｕ
ａｄ Ｆｌａｔ Ｐａｃｋａｇｅ等のＬＳＩパッケー
ジ、２２はタルタルコンデンサ、２３は抵抗やコンデン
サ等のチップ部品を示しているが、その他トランジス
タ、ダイオード、クリスタル等でも良いことは明らかで
ある。
ａｄ Ｆｌａｔ Ｐａｃｋａｇｅ等のＬＳＩパッケー
ジ、２２はタルタルコンデンサ、２３は抵抗やコンデン
サ等のチップ部品を示しているが、その他トランジス
タ、ダイオード、クリスタル等でも良いことは明らかで
ある。
【００２５】プリント配線板１には電子部品の搭載後の
高さがほぼ一定になるように凹凸が形成されている。
高さがほぼ一定になるように凹凸が形成されている。
【００２６】プリント配線板１の凹凸の形成フローは、
まず回路設計時に部品情報と回路情報とから実装後の高
さが一定になるようにプリント配線板１の凹凸を設計し
ておき、基板製造の最終工程で金型によるプレス法を用
いて形成する。
まず回路設計時に部品情報と回路情報とから実装後の高
さが一定になるようにプリント配線板１の凹凸を設計し
ておき、基板製造の最終工程で金型によるプレス法を用
いて形成する。
【００２７】次に、プリント配線板１への電子部品の実
装方法について説明する。
装方法について説明する。
【００２８】凹凸の形成されたプリント配線板１に半田
を供給する。半田供給には、好ましくは、プリント配線
板１上にフラックスを塗布しておき、半田リボンをポン
チで打ち抜き基板のパッド（図示せず）上に搭載し、リ
フローするμプレス法を用いる。このμプレス法により
プリント配線板１に凹凸があっても半田供給が可能とな
る。
を供給する。半田供給には、好ましくは、プリント配線
板１上にフラックスを塗布しておき、半田リボンをポン
チで打ち抜き基板のパッド（図示せず）上に搭載し、リ
フローするμプレス法を用いる。このμプレス法により
プリント配線板１に凹凸があっても半田供給が可能とな
る。
【００２９】半田供給後に、プリント配線板１を洗浄
し、再度フラックスを塗布する。その後、通常の部品実
装装置により電子部品をプリント配線板１上に搭載す
る。
し、再度フラックスを塗布する。その後、通常の部品実
装装置により電子部品をプリント配線板１上に搭載す
る。
【００３０】この電子部品実装に際し、プリント配線板
１には凹凸が形成されているので、この凹凸に合うよう
所定の位置を座ぐったバックアッププレートを用意する
ことが望ましい。
１には凹凸が形成されているので、この凹凸に合うよう
所定の位置を座ぐったバックアッププレートを用意する
ことが望ましい。
【００３１】部品搭載後、リフローを行い、半田付けを
完了する。
完了する。
【００３２】一方の面への部品実装が終了すると、他方
の面への実装を行う。
の面への実装を行う。
【００３３】このようにして、電子部品を搭載した後の
高さはほぼ一定となる。
高さはほぼ一定となる。
【００３４】図２は、本発明の他の実施例を示す断面図
である。
である。
【００３５】図２において、図１に示した実施例との相
違する点は、電子部品２１ではなくベアチップ４である
点である。すなわち、搭載される電子部品のうちＬＳＩ
が通常のパッケージ品ではない点である。
違する点は、電子部品２１ではなくベアチップ４である
点である。すなわち、搭載される電子部品のうちＬＳＩ
が通常のパッケージ品ではない点である。
【００３６】本実施例では、ベアチップ４を用いている
ので、製造フローとしては、基板電極の汚染等を考慮し
て、ベアチップ搭載は他の電子部品搭載よりも先に行う
ことが好ましい。
ので、製造フローとしては、基板電極の汚染等を考慮し
て、ベアチップ搭載は他の電子部品搭載よりも先に行う
ことが好ましい。
【００３７】その他の点については図１の実施例と同様
であり、冗長を避けるために、その説明を省略する。
であり、冗長を避けるために、その説明を省略する。
【００３８】
【発明の効果】以上説明したように、本発明では、両面
に実装された電子部品の高さをほぼ一定に揃えることが
可能であるため、デッドスペースを最小限に抑えること
ができる。しかも、単装プリント配線板を適用する場合
に特に効果的である。
に実装された電子部品の高さをほぼ一定に揃えることが
可能であるため、デッドスペースを最小限に抑えること
ができる。しかも、単装プリント配線板を適用する場合
に特に効果的である。
【００３９】また、電子手帳、携帯電話、ＰＨＳ、ポケ
ットベル、ハンディワープロあるいはそれらの複合端末
等の携帯機器の小型、薄型化が可能になる。
ットベル、ハンディワープロあるいはそれらの複合端末
等の携帯機器の小型、薄型化が可能になる。
【００４０】さらに、構造設計が非常に容易になる。
【００４１】本発明では、また、プリント配線板の凹凸
の形成方法として、プレス法を用いているため、座ぐ
り、張り付け等の製造方法に比べ、高歩留まりを得るこ
とができ、製造コストを安価にすることができる。
の形成方法として、プレス法を用いているため、座ぐ
り、張り付け等の製造方法に比べ、高歩留まりを得るこ
とができ、製造コストを安価にすることができる。
【図１】本発明の一実施例を示す平面図およびＡ−Ａ面
断面図である。
断面図である。
【図２】本発明の他の実施例を示す断面図である。
【図３】従来の電子部品の第１の実装方法を示す外観斜
視図および断面図。
視図および断面図。
【図４】従来の電子部品の第２の実装方法を示す断面
図。
図。
【図５】従来の電子部品の第３の実装方法を示す断面
図。
図。
１ プリント配線板 ３ 接合材料 ４ ベアチップ ２１〜２３ 電子部品
Claims (3)
- 【請求項１】 電子部品実装後の各部品高さが略一定に
なるように凹凸に形成されたプリント配線板にフラック
スを塗布し、半田リボンをパッド上に搭載し、リフロー
することにより、前記凹凸に形成されたプリント配線板
に半田を供給する第１のステップと、前記プリント配線
板を洗浄し、再度フラックスを塗布する第２のステップ
と、電子部品を前記プリント配線板に実装する第３のス
テップとを有することを特徴とする電子部品の実装方
法。 - 【請求項２】 部品搭載後、リフローを行う第４のステ
ップを更に有することを特徴とする請求項１記載の電子
部品の実装方法。 - 【請求項３】 前記電子部品はベアチップであることを
特徴とする請求項１記載の電子部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8213452A JP2848346B2 (ja) | 1996-08-13 | 1996-08-13 | 電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8213452A JP2848346B2 (ja) | 1996-08-13 | 1996-08-13 | 電子部品の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1065285A JPH1065285A (ja) | 1998-03-06 |
| JP2848346B2 true JP2848346B2 (ja) | 1999-01-20 |
Family
ID=16639460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8213452A Expired - Lifetime JP2848346B2 (ja) | 1996-08-13 | 1996-08-13 | 電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2848346B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2012049898A1 (ja) | 2010-10-15 | 2014-02-24 | 日本電気株式会社 | 部品内蔵モジュール及びこれを備える電子機器並びに部品内蔵モジュールの製造方法 |
| JP6268791B2 (ja) * | 2013-08-02 | 2018-01-31 | 株式会社村田製作所 | 樹脂多層基板およびその製造方法 |
-
1996
- 1996-08-13 JP JP8213452A patent/JP2848346B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1065285A (ja) | 1998-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5100081B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| KR100537972B1 (ko) | 집적 회로 패키지용 칩 스케일 볼 그리드 어레이 | |
| JP3502776B2 (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
| US6628527B2 (en) | Mounting structure for electronic parts and manufacturing method thereof | |
| JPH06295962A (ja) | 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置 | |
| JP2001118986A (ja) | 半導体装置、ならびに電子機器 | |
| JP2001077228A (ja) | 半導体パッケージ用プリント配線板およびその製造方法 | |
| JP2848346B2 (ja) | 電子部品の実装方法 | |
| JP5539453B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| JP3101043B2 (ja) | プラスチックｉｃチップキャリア及びその製造方法 | |
| JPH11163197A (ja) | 半導体実装用基板 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| KR19990002341A (ko) | 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법 | |
| JPH0629421A (ja) | 電子部品搭載用基板 | |
| JP2006041238A (ja) | 配線基板及び配線基板の製造方法 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JPH06291246A (ja) | マルチチップ半導体装置 | |
| US20050094383A1 (en) | Substrate for use in forming electronic package | |
| JP2006005035A (ja) | 電子部品収納用セラミックパッケージ集合体およびセラミックパッケージ | |
| TW202249125A (zh) | 半導體封裝襯底、其製造方法、半導體封裝及其製造方法 | |
| JPH07105601B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH03204996A (ja) | 金属ベース多層回路基板 | |
| JPH057071A (ja) | 面実装用多層型配線板 | |
| KR0152576B1 (ko) | 센터 패드를 갖는 적층칩 패키지 | |
| JP2539101B2 (ja) | プリント回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981006 |