JPH03204996A - 金属ベース多層回路基板 - Google Patents
金属ベース多層回路基板Info
- Publication number
- JPH03204996A JPH03204996A JP2205107A JP20510790A JPH03204996A JP H03204996 A JPH03204996 A JP H03204996A JP 2205107 A JP2205107 A JP 2205107A JP 20510790 A JP20510790 A JP 20510790A JP H03204996 A JPH03204996 A JP H03204996A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- circuit board
- circuit
- metal base
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 36
- 239000002184 metal Substances 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 abstract description 6
- 230000005496 eutectics Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 238000004080 punching Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、金属ベース板上に回路パターンが２層以上積
層されている金属ベース多層回路基板に関するものであ
る。
層されている金属ベース多層回路基板に関するものであ
る。
金属ベース回路基板は、金属ベース板の片面に絶縁層を
介して回路パターンを形成したものである。このような
金属ベース回路基板において、例えば電力用大電流回路
パターンと信号用小電流回路パターンとを混載する必要
のある場合は従来、金属ベース板上に大電流回路パター
ンと小電流回路パターンとを絶縁層を介して順次積層し
て、多層回路基板としていた（特公平１−３３９５９号
公報、実開昭６３−１８２５７０号公報等）。
介して回路パターンを形成したものである。このような
金属ベース回路基板において、例えば電力用大電流回路
パターンと信号用小電流回路パターンとを混載する必要
のある場合は従来、金属ベース板上に大電流回路パター
ンと小電流回路パターンとを絶縁層を介して順次積層し
て、多層回路基板としていた（特公平１−３３９５９号
公報、実開昭６３−１８２５７０号公報等）。
しかしこのような多層回路基板では、部品を実装する場
合、最上層の回路パターン上に実装せざるをえず、その
部品が発熱性のものである場合には、部品と金属ベース
板との間に絶縁層や内層回路パターンが介在するため、
金属ベース板側への放熱性がわるくなるという問題があ
る。
合、最上層の回路パターン上に実装せざるをえず、その
部品が発熱性のものである場合には、部品と金属ベース
板との間に絶縁層や内層回路パターンが介在するため、
金属ベース板側への放熱性がわるくなるという問題があ
る。
これを回避するには、発熱性の部品は金属ベース板上に
実装することとし、回路パターンはその部分を避けて形
成することが考えられるが、このようにすると配線密度
が低下するという間頚が生じる。
実装することとし、回路パターンはその部分を避けて形
成することが考えられるが、このようにすると配線密度
が低下するという間頚が生じる。
また、上層の回路パターンと内層の回路パターンとを接
続する場合は、金属ベース板に達しない非貫通穴を形成
し、その穴の内面にメツキを施したり、穴内に半田を充
填したりすることになるが、非貫通穴の形成は、積層抜
穴加工あるいは穴加工後積層のどちらの工程をとるにし
ても極めて困難であり、かつ内面メツキや半田充填加工
も面倒である。
続する場合は、金属ベース板に達しない非貫通穴を形成
し、その穴の内面にメツキを施したり、穴内に半田を充
填したりすることになるが、非貫通穴の形成は、積層抜
穴加工あるいは穴加工後積層のどちらの工程をとるにし
ても極めて困難であり、かつ内面メツキや半田充填加工
も面倒である。
本発明は、上記のような課題を解決した金属ベース多層
回路基板を提供するもので、その構成は、金属ベース板
上に絶縁層を介して第一の回路パターンを有する回路基
板の上に、絶縁基板の少なくとも片面に第二の回路パタ
ーンを有する上層回路基板が積層一体化されている金属
ベース多層回路基板において、上記第一の回路パターン
上の上層回路基板が一部欠落していて第一の回路パター
ンが一部露出しており、その露出部分が部品実装部また
は第二の回路パターンとの接続部となっていること（請
求項１）、あるいは上記上層回路基板が第一の回路パタ
ーンに載らないように積層されていて第一の回路パター
ンが全て露出していること（請求項２）を特徴とするも
のである。
回路基板を提供するもので、その構成は、金属ベース板
上に絶縁層を介して第一の回路パターンを有する回路基
板の上に、絶縁基板の少なくとも片面に第二の回路パタ
ーンを有する上層回路基板が積層一体化されている金属
ベース多層回路基板において、上記第一の回路パターン
上の上層回路基板が一部欠落していて第一の回路パター
ンが一部露出しており、その露出部分が部品実装部また
は第二の回路パターンとの接続部となっていること（請
求項１）、あるいは上記上層回路基板が第一の回路パタ
ーンに載らないように積層されていて第一の回路パター
ンが全て露出していること（請求項２）を特徴とするも
のである。
このようにすれば、熱電導性が良好で金属ベース板への
放熱性も良好な第一の回路パターン上に部品を実装でき
るため、部品の放熱性を良好に保てると共に、第一の回
路パターンは部品実装位置にも配線できるため配線密度
も高められる。また第一の回路パターンと第二の回路パ
ターンを接続する場合には、第一の回路パターンの露出
部分と第二の回路パターンとをワイヤーボンディング等
により簡単に接続することが可能となる。
放熱性も良好な第一の回路パターン上に部品を実装でき
るため、部品の放熱性を良好に保てると共に、第一の回
路パターンは部品実装位置にも配線できるため配線密度
も高められる。また第一の回路パターンと第二の回路パ
ターンを接続する場合には、第一の回路パターンの露出
部分と第二の回路パターンとをワイヤーボンディング等
により簡単に接続することが可能となる。
なお金属ベース板上の絶縁層には熱伝導性を高めるため
、無機フィラーを混入しておくことが望ましい。
、無機フィラーを混入しておくことが望ましい。
以下、本発明の一実施例を図面を参照して詳細に説明す
る。
る。
図−１は本発明の一実施例を示す。符号１はアルミ板、
銅板あるいは鉄板等からなる金属ベース板、３は金属ベ
ース板１上に絶縁層２を介して形成された大電流用の第
一の回路パターンである。
銅板あるいは鉄板等からなる金属ベース板、３は金属ベ
ース板１上に絶縁層２を介して形成された大電流用の第
一の回路パターンである。
この第一の回路パターン３は金属ベース板１上に絶縁層
２を介して厚さが例えば７０μｍまたは１０５μｌ程度
の比較的厚い銅箔を張り付け、所要の回路パターンにエ
ツチングすることにより形成されるものである。銅箔の
表面には後のワイヤーボンディングを可能にするためニ
ッケルめっき等を施しておくことが好ましい。絶縁層２
は例えばエポキシ樹脂に＾ＬＯｓ 、５ｉＯａ、ＢＮ、
＾ＩＮ等の無機フィラーを混入して熱伝導性を高めたも
のである。
２を介して厚さが例えば７０μｍまたは１０５μｌ程度
の比較的厚い銅箔を張り付け、所要の回路パターンにエ
ツチングすることにより形成されるものである。銅箔の
表面には後のワイヤーボンディングを可能にするためニ
ッケルめっき等を施しておくことが好ましい。絶縁層２
は例えばエポキシ樹脂に＾ＬＯｓ 、５ｉＯａ、ＢＮ、
＾ＩＮ等の無機フィラーを混入して熱伝導性を高めたも
のである。
次に符号４は上層回路基板で、絶縁基板５の両面（片面
でも可）に信号回路用の第二の回路パターン６Ａ・６Ｂ
を形成し、所要箇所で両面の回路パターン６Ａ・６Ｂを
スルーホール７により導通させたものである。第二の回
路パターン６Ａ・６Ｂは厚さが例えば１８μｍまたは３
５μ■程度の比較的薄い銅箔を絶縁基板５の両面に張り
付け、スルーホール加工後、所要の回路パターンにエツ
チングすることにより形成されるものである。銅箔表面
には後のワイヤーボンディングを可能にするためニッケ
ルめっき等を施しておくことが好ましい。
でも可）に信号回路用の第二の回路パターン６Ａ・６Ｂ
を形成し、所要箇所で両面の回路パターン６Ａ・６Ｂを
スルーホール７により導通させたものである。第二の回
路パターン６Ａ・６Ｂは厚さが例えば１８μｍまたは３
５μ■程度の比較的薄い銅箔を絶縁基板５の両面に張り
付け、スルーホール加工後、所要の回路パターンにエツ
チングすることにより形成されるものである。銅箔表面
には後のワイヤーボンディングを可能にするためニッケ
ルめっき等を施しておくことが好ましい。
この上層回路基板４は、前記金属ベース板１と絶縁層２
と第一の回路パターン３とからなる回路基板上に接着材
層８を介して張り付けられている。
と第一の回路パターン３とからなる回路基板上に接着材
層８を介して張り付けられている。
また上層回路基板４は第一の回路パターン３上に位置す
る部分の一部が打抜き加工等により欠落させてあり、こ
の部分では第一の回路パターン３が露出した状態となっ
ている。
る部分の一部が打抜き加工等により欠落させてあり、こ
の部分では第一の回路パターン３が露出した状態となっ
ている。
この露出部分３ａは、発熱性の部品９の実装部や、第二
の回路パターン６Ａとの接続部となるものである。この
実施例では第一の回路パターンの露出部分３ａ上に部品
９が共晶半田１１によって固定され、部品９のリード１
２が第二の回路パターン６Ａに接続されている。また第
一の回路パターンの他の露出部分３ａはボンディングワ
イヤー１０により第二の回路パターン６Ａに接続されて
いる。
の回路パターン６Ａとの接続部となるものである。この
実施例では第一の回路パターンの露出部分３ａ上に部品
９が共晶半田１１によって固定され、部品９のリード１
２が第二の回路パターン６Ａに接続されている。また第
一の回路パターンの他の露出部分３ａはボンディングワ
イヤー１０により第二の回路パターン６Ａに接続されて
いる。
なお上層回路基板４は、第一の回路パターン３を有する
回路基板上に、絶縁ペーストで絶縁層を形成し、その上
に導電ペーストで回路パターンを印刷することにより形
成することもできる。
回路基板上に、絶縁ペーストで絶縁層を形成し、その上
に導電ペーストで回路パターンを印刷することにより形
成することもできる。
図−２は本発明の他の実施例を示すものであるが、金属
ベース多層回路基板としての構成は前記実施例のものと
実質的に同じである。したがって図−１と同一部分には
同一符号を付し、金属ベース多層回路基板としての説明
は省略する。この実施例は第一の回路パターン３上に実
装する部品がペアチップ部品１３である場合を示してい
る。ペアチップ部品１３は高温半田１４によりヒートス
プレッダ−１５上に固定した上で、そのヒートスプレッ
ダ−１５を通常の共晶半田１１により第一の回路パター
ンの露出部分３ａ上に固定することにより実装される。
ベース多層回路基板としての構成は前記実施例のものと
実質的に同じである。したがって図−１と同一部分には
同一符号を付し、金属ベース多層回路基板としての説明
は省略する。この実施例は第一の回路パターン３上に実
装する部品がペアチップ部品１３である場合を示してい
る。ペアチップ部品１３は高温半田１４によりヒートス
プレッダ−１５上に固定した上で、そのヒートスプレッ
ダ−１５を通常の共晶半田１１により第一の回路パター
ンの露出部分３ａ上に固定することにより実装される。
またペアチップ部品１３の端子部と第二の回路パターン
６Ａとはボンディングワイヤー１０により接続される。
６Ａとはボンディングワイヤー１０により接続される。
図−３は本発明のさらに他の実施例を示す。この金属ベ
ース多層回路基板は、金属ベース板１上に絶縁層２を介
して第一の回路パターン３を有する回路基板の上に、絶
縁基板５の両面に第二の回路パターン６Ａ・６Ｂを有す
る上層回路基板４が積層一体化されているものにおいて
、上層回路基板４が第一の回路パターン３に載らないよ
うに積層されていて第一の回路パターン３が全て露出し
ており、その露出部分の一部が部品実装部または第二の
回路パターン６Ａとの接続部となっているものである。
ース多層回路基板は、金属ベース板１上に絶縁層２を介
して第一の回路パターン３を有する回路基板の上に、絶
縁基板５の両面に第二の回路パターン６Ａ・６Ｂを有す
る上層回路基板４が積層一体化されているものにおいて
、上層回路基板４が第一の回路パターン３に載らないよ
うに積層されていて第一の回路パターン３が全て露出し
ており、その露出部分の一部が部品実装部または第二の
回路パターン６Ａとの接続部となっているものである。
なお１３は図−２の場合と同様にして第一の回路パター
ン３上に実装されたペアチップ部品であり、その端子部
と第一の回路パターン３はボンディングワイヤー１０に
より接続されている。
ン３上に実装されたペアチップ部品であり、その端子部
と第一の回路パターン３はボンディングワイヤー１０に
より接続されている。
また第一の回路パターン３と第二の回路パターン６Ａも
ボンディングワイヤー１０により接続されている。その
他の構成は図−２と同じであるので、同一部分には同一
符号を付して説明を省略する。
ボンディングワイヤー１０により接続されている。その
他の構成は図−２と同じであるので、同一部分には同一
符号を付して説明を省略する。
図−３のような構成にすると、接着材層８によって第一
の回路パターン３による凹凸を埋め込む必要がないため
、接着材層８の厚さを薄くできると共に、接着材の選定
、積層条件の設定が容易になる。
の回路パターン３による凹凸を埋め込む必要がないため
、接着材層８の厚さを薄くできると共に、接着材の選定
、積層条件の設定が容易になる。
以上説明したように本発明によれば、金属ベース板との
熱流通性が良好な第一の回路パターン上に部品を実装す
るようにしたので、部品の金属ベース板側への赦熱性を
良好に保つことができ、しかも部品実装位置にも第一の
回路パターンを配線できるため配線密度を高めることが
できる。また第一の回路パターンの露出部分を利用して
、第一の回路パターンと第二の回路パターンとをワイヤ
ーボンディング等により接続することができるため、接
続工程がきわめて簡単になるという利点がある。
熱流通性が良好な第一の回路パターン上に部品を実装す
るようにしたので、部品の金属ベース板側への赦熱性を
良好に保つことができ、しかも部品実装位置にも第一の
回路パターンを配線できるため配線密度を高めることが
できる。また第一の回路パターンの露出部分を利用して
、第一の回路パターンと第二の回路パターンとをワイヤ
ーボンディング等により接続することができるため、接
続工程がきわめて簡単になるという利点がある。
図−１ないし図−３はそれぞれ本発明に係る金属ベース
多層回路基板の実施例を示す断面図である。 ｌ：金属ベース板 ２：絶縁層 ３：第一の回路パターン ３ａ：Ｉ！出部分４：上層回
路基板 ５：絶縁基板 ６Ａ・６Ｂ＝第二の回路パターン ８；接着材層 ９：部品 １０：ボンディングワイヤー １３：ペアチップ部品 図− 図−２ 図−３
多層回路基板の実施例を示す断面図である。 ｌ：金属ベース板 ２：絶縁層 ３：第一の回路パターン ３ａ：Ｉ！出部分４：上層回
路基板 ５：絶縁基板 ６Ａ・６Ｂ＝第二の回路パターン ８；接着材層 ９：部品 １０：ボンディングワイヤー １３：ペアチップ部品 図− 図−２ 図−３
Claims (1)
- 【特許請求の範囲】 １、金属ベース板上に絶縁層を介して第一の回路パター
ンを有する回路基板の上に、絶縁基板の少なくとも片面
に第二の回路パターンを有する上層回路基板が積層一体
化されている金属ベース多層回路基板において、上記第
一の回路パターン上の上層回路基板が一部欠落していて
第一の回路パターンが一部露出しており、その露出部分
が部品実装部または第二の回路パターンとの接続部とな
っていることを特徴とする金属ベース多層回路基板。 ２、金属ベース板上に絶縁層を介して第一の回路パター
ンを有する回路基板の上に、絶縁基板の少なくとも片面
に第二の回路パターンを有する上層回路基板が積層一体
化されている金属ベース多層回路基板において、上記上
層回路基板が第一の回路パターンに載らないように積層
されていて第一の回路パターンが全て露出していること
を特徴とする金属ベース多層回路基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-261987 | 1989-10-09 | ||
| JP26198789 | 1989-10-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03204996A true JPH03204996A (ja) | 1991-09-06 |
| JP2813436B2 JP2813436B2 (ja) | 1998-10-22 |
Family
ID=17369430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2205107A Expired - Lifetime JP2813436B2 (ja) | 1989-10-09 | 1990-08-03 | 金属ベース多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2813436B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2166823A1 (en) | 2008-09-17 | 2010-03-24 | JTEKT Corporation | Multilayer circuit substrate |
| JP2011009475A (ja) * | 2009-06-25 | 2011-01-13 | Panasonic Electric Works Co Ltd | 放熱部品一体型回路基板 |
-
1990
- 1990-08-03 JP JP2205107A patent/JP2813436B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2166823A1 (en) | 2008-09-17 | 2010-03-24 | JTEKT Corporation | Multilayer circuit substrate |
| US8415565B2 (en) | 2008-09-17 | 2013-04-09 | Jtekt Corporation | Multilayer circuit substrate |
| JP2011009475A (ja) * | 2009-06-25 | 2011-01-13 | Panasonic Electric Works Co Ltd | 放熱部品一体型回路基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2813436B2 (ja) | 1998-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5100081B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| US5631497A (en) | Film carrier tape and laminated multi-chip semiconductor device incorporating the same | |
| US6891732B2 (en) | Multilayer circuit board and semiconductor device using the same | |
| JP6021504B2 (ja) | プリント配線板、プリント回路板及びプリント回路板の製造方法 | |
| JP5539453B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| JP2000261152A (ja) | プリント配線組立体 | |
| JPH03204996A (ja) | 金属ベース多層回路基板 | |
| JPH10242335A (ja) | 半導体装置 | |
| JP3988629B2 (ja) | 電子装置 | |
| JP2784521B2 (ja) | 多層電子部品塔載用基板及びその製造法 | |
| JPH01225196A (ja) | 積層混成集積回路の製造方法 | |
| JPS6134989A (ja) | 電子部品搭載用基板 | |
| JP2000315747A (ja) | 半導体パッケージ | |
| JP2004111431A (ja) | パワーモジュールとその製造方法 | |
| JP2848346B2 (ja) | 電子部品の実装方法 | |
| JPH0823151A (ja) | チップオンボード及びその製造方法 | |
| JPH04133394A (ja) | 多層プリント配線板 | |
| JP3506788B2 (ja) | 半導体パッケージ | |
| JPH06120628A (ja) | 金属ベース基板 | |
| JPH06291246A (ja) | マルチチップ半導体装置 | |
| JPH0231794Y2 (ja) | ||
| JP2626004B2 (ja) | 混成集積回路装置 | |
| JPH0438159B2 (ja) | ||
| JPS61287132A (ja) | 電子素子用チツプキヤリアの製造方法 | |
| JP3151266B2 (ja) | プラスチックリードレスチップキャリアの製造方法 |