JP2000315747A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JP2000315747A JP2000315747A JP12160899A JP12160899A JP2000315747A JP 2000315747 A JP2000315747 A JP 2000315747A JP 12160899 A JP12160899 A JP 12160899A JP 12160899 A JP12160899 A JP 12160899A JP 2000315747 A JP2000315747 A JP 2000315747A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- semiconductor package
- heat
- layer
- pcb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 放熱特性を向上させることにより、半導体チ
ップの発熱による影響を軽減し、より信頼性の高い半導
体パッケージを提供する。 【解決手段】 半導体パッケージ１０は、パターニング
された上側の導体層１０３および下側の導体層１０５、
これらの導体層１０３および１０５の同電位である必要
なパターン（トレース）同士を接続するためのビア１１
５、これらの導体層１０３および１０５の表面に塗布さ
れたソルダーレジスト１０１、樹脂層１０９、この樹脂
層１０９の間にありグランド電位に保たれている導体層
１０７、ＰＣＢ１３上のパターニングされた導体層１２
５と接着させるためのはんだボール１１１、ＩＣチップ
１１７からの発熱を拡散させるための放熱板１２１、お
よび、放熱板１２１をＰＣＢ１３上の導体層１２５に接
着させるためのろう剤１２３で構成されている。
ップの発熱による影響を軽減し、より信頼性の高い半導
体パッケージを提供する。 【解決手段】 半導体パッケージ１０は、パターニング
された上側の導体層１０３および下側の導体層１０５、
これらの導体層１０３および１０５の同電位である必要
なパターン（トレース）同士を接続するためのビア１１
５、これらの導体層１０３および１０５の表面に塗布さ
れたソルダーレジスト１０１、樹脂層１０９、この樹脂
層１０９の間にありグランド電位に保たれている導体層
１０７、ＰＣＢ１３上のパターニングされた導体層１２
５と接着させるためのはんだボール１１１、ＩＣチップ
１１７からの発熱を拡散させるための放熱板１２１、お
よび、放熱板１２１をＰＣＢ１３上の導体層１２５に接
着させるためのろう剤１２３で構成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
に関し、特に、半導体の放熱特性を向上させるための放
熱部材を備えた半導体パッケージに関する。
に関し、特に、半導体の放熱特性を向上させるための放
熱部材を備えた半導体パッケージに関する。
【０００２】
【従来の技術】従来から、半導体チップを取り付けた半
導体パッケージにおいては、半導体チップによる発熱と
いう問題が発生していた。
導体パッケージにおいては、半導体チップによる発熱と
いう問題が発生していた。
【０００３】図７は、従来技術における半導体パッケー
ジの構成を示す断面図である。図７を参照して、半導体
パッケージ７０は、導体層７０３、７０５、７０７と絶
縁層７０１、７０９との多層構造となっており、はんだ
ボール７１１によってプリントサーキッドボード（ＰＣ
Ｂ）１３に接着される。
ジの構成を示す断面図である。図７を参照して、半導体
パッケージ７０は、導体層７０３、７０５、７０７と絶
縁層７０１、７０９との多層構造となっており、はんだ
ボール７１１によってプリントサーキッドボード（ＰＣ
Ｂ）１３に接着される。
【０００４】最上面の導体層７０３および最下面の導体
層７０５はパターニングされており、ビア７１５によっ
て必要なパターン（トレース）同士が接続されている。
そして、半導体チップ７１７は最上面の導体層７０３に
取付けられ、最上面の導体層７０３、ビア７１５、最下
面の導体層７０５、および、はんだボール７１１を介し
てＰＣＢ１３上の導体層１２５と接続されている。な
お、導体層７０７には、ビア７１５を通すための穴７１
３が設けられており、同電位でないビアとは電気的な非
接触を保っている。
層７０５はパターニングされており、ビア７１５によっ
て必要なパターン（トレース）同士が接続されている。
そして、半導体チップ７１７は最上面の導体層７０３に
取付けられ、最上面の導体層７０３、ビア７１５、最下
面の導体層７０５、および、はんだボール７１１を介し
てＰＣＢ１３上の導体層１２５と接続されている。な
お、導体層７０７には、ビア７１５を通すための穴７１
３が設けられており、同電位でないビアとは電気的な非
接触を保っている。
【０００５】このような従来技術では、半導体チップ７
１７による発熱は、ビア７１５によって中間の導体層７
０７、最下面の導体層７０５、および、ＰＣＢ１３上の
導体層１２５等に熱伝導させることにより拡散されてい
た。
１７による発熱は、ビア７１５によって中間の導体層７
０７、最下面の導体層７０５、および、ＰＣＢ１３上の
導体層１２５等に熱伝導させることにより拡散されてい
た。
【０００６】
【発明が解決しようとする課題】しかしながら、ビア７
１５は、熱を十分拡散させるには小さく、また、半導体
チップ７１７から中間導体層７０７、最下面導体層７０
５、および、ＰＣＢ１３上の導体層１２５までは一定の
距離があるため、ビア７１５を介しての熱伝導による拡
散は良好とはいえない状態であった。
１５は、熱を十分拡散させるには小さく、また、半導体
チップ７１７から中間導体層７０７、最下面導体層７０
５、および、ＰＣＢ１３上の導体層１２５までは一定の
距離があるため、ビア７１５を介しての熱伝導による拡
散は良好とはいえない状態であった。
【０００７】したがって、半導体チップ７１７の発した
熱は適切に拡散されないまま留まり、半導体チップ７１
７のさらなる発熱ために一層の温度上昇を招いていた。
そして、このことは、結果としてオーバーヒートによる
半導体チップ７１７の故障を生じさせる原因となってい
た。この場合、半導体チップ７１７の温度上昇を避ける
ために半導体チップ７１７自体の発熱を抑えることも考
えられるが、そうすると、デューティサイクルの低下等
が余儀なくされ、半導体チップ７１７の性能が犠牲にさ
れるという不都合が生じていた。
熱は適切に拡散されないまま留まり、半導体チップ７１
７のさらなる発熱ために一層の温度上昇を招いていた。
そして、このことは、結果としてオーバーヒートによる
半導体チップ７１７の故障を生じさせる原因となってい
た。この場合、半導体チップ７１７の温度上昇を避ける
ために半導体チップ７１７自体の発熱を抑えることも考
えられるが、そうすると、デューティサイクルの低下等
が余儀なくされ、半導体チップ７１７の性能が犠牲にさ
れるという不都合が生じていた。
【０００８】本発明はかかる実状に鑑み考え出されたも
のであり、その目的は、放熱特性を向上させることによ
り、半導体チップの発熱による影響を軽減し、より信頼
性の高い半導体パッケージを提供することである。
のであり、その目的は、放熱特性を向上させることによ
り、半導体チップの発熱による影響を軽減し、より信頼
性の高い半導体パッケージを提供することである。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体パッケージは、導体層のうち、プリ
ントサーキッドボード（ＰＣＢ）に接着される第１の導
体層以外の導体層である第２の導体層の一方の面に設け
られた、半導体チップと接触可能な露出部と、第２の導
体層の他方の面のうち、少なくとも露出部に対向する部
分を底面とするキャビティを有する第１の層と、底面に
接合された放熱部とを備える。
め、本発明の半導体パッケージは、導体層のうち、プリ
ントサーキッドボード（ＰＣＢ）に接着される第１の導
体層以外の導体層である第２の導体層の一方の面に設け
られた、半導体チップと接触可能な露出部と、第２の導
体層の他方の面のうち、少なくとも露出部に対向する部
分を底面とするキャビティを有する第１の層と、底面に
接合された放熱部とを備える。
【００１０】好ましくは、放熱部はＰＣＢに接着可能で
ある。この発明によると、半導体チップから発する熱を
直接放熱部に伝えることができ、かつキャビティを設け
ることにより放熱部の体積を大きくすることができる。
したがって、放熱特性が向上され、それにより半導体チ
ップの放熱による影響を軽減し、より信頼性の高い半導
体パッケージを提供することが可能となる。
ある。この発明によると、半導体チップから発する熱を
直接放熱部に伝えることができ、かつキャビティを設け
ることにより放熱部の体積を大きくすることができる。
したがって、放熱特性が向上され、それにより半導体チ
ップの放熱による影響を軽減し、より信頼性の高い半導
体パッケージを提供することが可能となる。
【００１１】また、好ましくは、半導体パッケージは、
露出部を底面とするキャビティを有する第２の層をさら
に備える。
露出部を底面とするキャビティを有する第２の層をさら
に備える。
【００１２】これによると、半導体チップをキャビティ
内に取りつけることが可能となり、半導体パッケージを
コンパクトにすることができる。
内に取りつけることが可能となり、半導体パッケージを
コンパクトにすることができる。
【００１３】また、第２の導体層は、グランド電位に保
たれることが好ましい。さらに、半導体パッケージは、
第１の導体層と第２の導体層との間に電源電位に保たれ
る第３の導体層を有し、放熱部は第３の導体層と絶縁さ
れることが好ましい。
たれることが好ましい。さらに、半導体パッケージは、
第１の導体層と第２の導体層との間に電源電位に保たれ
る第３の導体層を有し、放熱部は第３の導体層と絶縁さ
れることが好ましい。
【００１４】また、好ましくは、第３の導体層は、ビア
を介して第２の層に形成された電源配線パターンに接続
される。
を介して第２の層に形成された電源配線パターンに接続
される。
【００１５】これにより、半導体パッケージの導体層の
パターニングの自由度が高まり、より高密度のパターニ
ングが可能となる。
パターニングの自由度が高まり、より高密度のパターニ
ングが可能となる。
【００１６】さらに、好ましくは、放熱部は放熱フィン
を備える。これにより、放熱部の放熱特性をさらに向上
することが可能となる。
を備える。これにより、放熱部の放熱特性をさらに向上
することが可能となる。
【００１７】
【発明の実施の形態】次に、本発明の実施の形態を、図
面に基づいて説明する。 ［第１の実施の形態］図１は、本発明の第１の実施の形
態における半導体パッケージの構成を示す断面図であ
る。図１を参照して、本実施の形態における半導体パッ
ケージ１０は、パターニングされた上側の導体層１０３
および下側の導体層１０５、これら上側の導体層１０３
および下側の導体層１０５の同電位である必要なパター
ン（トレース）同士を接続するためのビア１１５
（ａ）、１１５（ｂ）、上側の導体層１０３および下側
の導体層１０５の表面に塗布された絶縁層であるソルダ
ーレジスト１０１、同じく絶縁層である樹脂層１０９、
この樹脂層１０９の間にありグランド電位に保たれてい
る導体層１０７、ＰＣＢ１３上のパターニングされた導
体層１２５と半導体パッケージのパターニングされた導
体層１０５とを接着させるためのはんだボール１１１
（ａ）、１１１（ｂ）、ＩＣチップ１１７からの発熱を
拡散させるための放熱板１２１、および、放熱板１２１
をＰＣＢ１３上のパターニングされた導体層１２５と接
着させるためのろう剤１２３等で構成されている。
面に基づいて説明する。 ［第１の実施の形態］図１は、本発明の第１の実施の形
態における半導体パッケージの構成を示す断面図であ
る。図１を参照して、本実施の形態における半導体パッ
ケージ１０は、パターニングされた上側の導体層１０３
および下側の導体層１０５、これら上側の導体層１０３
および下側の導体層１０５の同電位である必要なパター
ン（トレース）同士を接続するためのビア１１５
（ａ）、１１５（ｂ）、上側の導体層１０３および下側
の導体層１０５の表面に塗布された絶縁層であるソルダ
ーレジスト１０１、同じく絶縁層である樹脂層１０９、
この樹脂層１０９の間にありグランド電位に保たれてい
る導体層１０７、ＰＣＢ１３上のパターニングされた導
体層１２５と半導体パッケージのパターニングされた導
体層１０５とを接着させるためのはんだボール１１１
（ａ）、１１１（ｂ）、ＩＣチップ１１７からの発熱を
拡散させるための放熱板１２１、および、放熱板１２１
をＰＣＢ１３上のパターニングされた導体層１２５と接
着させるためのろう剤１２３等で構成されている。
【００１８】また、半導体パッケージ１０には、導体層
１０７の上面にＩＣ１１７を接着させるために、ＩＣ１
１７上面に設けられた露出部を底面とし、樹脂層１０
９、導体層１０３およびソルダーレジスト１０１を側面
とするキャビティＣ１と、導体層１０７の下面の前記露
出部に対向する位置に放熱板１２１を接着させるため
に、導体層下面の露出部に対向する部分を底面とし、樹
脂層１０９、導体層１０５およびソルダーレジスト１０
１を側面とするキャビティＣ２とが形成されている。
１０７の上面にＩＣ１１７を接着させるために、ＩＣ１
１７上面に設けられた露出部を底面とし、樹脂層１０
９、導体層１０３およびソルダーレジスト１０１を側面
とするキャビティＣ１と、導体層１０７の下面の前記露
出部に対向する位置に放熱板１２１を接着させるため
に、導体層下面の露出部に対向する部分を底面とし、樹
脂層１０９、導体層１０５およびソルダーレジスト１０
１を側面とするキャビティＣ２とが形成されている。
【００１９】なお、本図においては、説明のためＩＣチ
ップ１１７、リード線１１９（ａ）、１１９（ｂ）、お
よび、ＰＣＢ１３も示している。
ップ１１７、リード線１１９（ａ）、１１９（ｂ）、お
よび、ＰＣＢ１３も示している。
【００２０】ＩＣチップ１１７は導体層１０７上の露出
部に接合されている。そして、複数のリード線により必
要な電位あるいは信号を得るために導体層１０３のうち
の必要なパターン（トレース）と接続されている。
部に接合されている。そして、複数のリード線により必
要な電位あるいは信号を得るために導体層１０３のうち
の必要なパターン（トレース）と接続されている。
【００２１】例えば、信号線１１９（ａ）は、信号トレ
ース１０３（ａ）に接続されている。そして、ビア１１
５（ａ）を介して下側の信号トレース１０５（ａ）に繋
がれ、最終的には、半導体パッケージ１０とＰＣＢ１３
とが接着されることにより、はんだボール１１１（ａ）
を介して信号トレース１２５（ａ）と繋がれることにな
る。
ース１０３（ａ）に接続されている。そして、ビア１１
５（ａ）を介して下側の信号トレース１０５（ａ）に繋
がれ、最終的には、半導体パッケージ１０とＰＣＢ１３
とが接着されることにより、はんだボール１１１（ａ）
を介して信号トレース１２５（ａ）と繋がれることにな
る。
【００２２】同様に、電源線１１９（ｂ）は、電源トレ
ース１０３（ｂ）に接続され、ビア１１５（ｂ）を介し
て下側の電源トレース１０５（ｂ）に、そして、最終的
には、はんだボール１１１（ｂ）を介して電源トレース
１２５（ｂ）に繋がれることになる。なお、グランド電
位線（図示せず）についても同様である。
ース１０３（ｂ）に接続され、ビア１１５（ｂ）を介し
て下側の電源トレース１０５（ｂ）に、そして、最終的
には、はんだボール１１１（ｂ）を介して電源トレース
１２５（ｂ）に繋がれることになる。なお、グランド電
位線（図示せず）についても同様である。
【００２３】グランド電位に保たれる導体層１０７は、
ビアを通すための穴１１３を複数有しており、グランド
電位ではないビア（例えば、１１５（ａ）および１１５
（ｂ））とは電気的に非接触となっている。そして、こ
れらのビアとの間に、絶縁層である樹脂層１０９と同じ
樹脂を充填することにより、導体層１０７とこれらのビ
アとの絶縁が保たれている。なお、導体層１０７はグラ
ンド電位のビア（図示せず）とは接触している。
ビアを通すための穴１１３を複数有しており、グランド
電位ではないビア（例えば、１１５（ａ）および１１５
（ｂ））とは電気的に非接触となっている。そして、こ
れらのビアとの間に、絶縁層である樹脂層１０９と同じ
樹脂を充填することにより、導体層１０７とこれらのビ
アとの絶縁が保たれている。なお、導体層１０７はグラ
ンド電位のビア（図示せず）とは接触している。
【００２４】ＩＣチップ１１７により発せられた熱はま
ず、導体層１０７に伝達される。そして、放熱板１２１
へと伝えられることにより熱拡散がされる。さらに、半
導体パッケージ１０とＰＣＢ１３とが接着されることに
より、放熱板１２１に伝達された熱はろう剤１２３を介
して導体層１２５へも伝達される。
ず、導体層１０７に伝達される。そして、放熱板１２１
へと伝えられることにより熱拡散がされる。さらに、半
導体パッケージ１０とＰＣＢ１３とが接着されることに
より、放熱板１２１に伝達された熱はろう剤１２３を介
して導体層１２５へも伝達される。
【００２５】図２は、放熱板１２１がＰＣＢ１３とろう
剤１２３により接着している様子を示した図である。本
図に示すように、放熱板１２１はろう溜部２０１を有し
ており、そこにろう剤１２３が溜められる。そして、ろ
う剤１２３の溶融等により放熱板１２１がＰＣＢ１３と
接着される。
剤１２３により接着している様子を示した図である。本
図に示すように、放熱板１２１はろう溜部２０１を有し
ており、そこにろう剤１２３が溜められる。そして、ろ
う剤１２３の溶融等により放熱板１２１がＰＣＢ１３と
接着される。
【００２６】放熱板１２１とＰＣＢ１３とに間にはクリ
アランス２０３が設けられている。このため、放熱板１
２１の熱による膨張やＰＣＢ１３への接触面の不均一な
接触がこのクリアランス２０３とろう剤１２３により吸
収されるようになっている。
アランス２０３が設けられている。このため、放熱板１
２１の熱による膨張やＰＣＢ１３への接触面の不均一な
接触がこのクリアランス２０３とろう剤１２３により吸
収されるようになっている。
【００２７】以上、示したように、熱源であるＩＣチッ
プ１１７に近い位置に、可能な限り体積を大きくした放
熱板１２１を設けることで、ＩＣチップ１１７による熱
をより効果的に拡散することができる。したがって、Ｉ
Ｃチップ１１７との接触面等に熱が留まり、ＩＣチップ
１１７の温度が上昇しオーバーヒートするというような
現象を解消することができる。 ［第２の実施の形態］次に、本発明の第２の実施の形態
について説明する。図３は、本発明の第２の実施の形態
における半導体パッケージの構成を示す断面図である。
プ１１７に近い位置に、可能な限り体積を大きくした放
熱板１２１を設けることで、ＩＣチップ１１７による熱
をより効果的に拡散することができる。したがって、Ｉ
Ｃチップ１１７との接触面等に熱が留まり、ＩＣチップ
１１７の温度が上昇しオーバーヒートするというような
現象を解消することができる。 ［第２の実施の形態］次に、本発明の第２の実施の形態
について説明する。図３は、本発明の第２の実施の形態
における半導体パッケージの構成を示す断面図である。
【００２８】図３を参照して、半導体パッケージ３０
は、図１に示す第１の実施の形態である半導体パッケー
ジ１０と同様に、上側の導体層１０３、下側の導体層１
０５、ビア１１５（ａ）、１１５（ｂ）、ソルダーレジ
スト１０１、樹脂層１０９、グランド電位に保たれてい
る導体層１０７、はんだボール１１１（ａ）、１１１
（ｂ）、放熱板１２１、および、ろう剤１２３を備えて
おり、さらにこれらに加えて、グランド電位に保たれて
いる導体層１０７と下側の導体層１０５との間に電源電
位に保たれている導体層３０１を有している。
は、図１に示す第１の実施の形態である半導体パッケー
ジ１０と同様に、上側の導体層１０３、下側の導体層１
０５、ビア１１５（ａ）、１１５（ｂ）、ソルダーレジ
スト１０１、樹脂層１０９、グランド電位に保たれてい
る導体層１０７、はんだボール１１１（ａ）、１１１
（ｂ）、放熱板１２１、および、ろう剤１２３を備えて
おり、さらにこれらに加えて、グランド電位に保たれて
いる導体層１０７と下側の導体層１０５との間に電源電
位に保たれている導体層３０１を有している。
【００２９】なお、半導体パッケージ３０にも、導体層
１０７の上面にＩＣ１１７を接着させるためのキャビテ
ィＣ１と、導体層１０７の下面に放熱板１２１を接着さ
せるためのキャビティＣ２とが形成されている。
１０７の上面にＩＣ１１７を接着させるためのキャビテ
ィＣ１と、導体層１０７の下面に放熱板１２１を接着さ
せるためのキャビティＣ２とが形成されている。
【００３０】図１の場合と同様に、例えば、信号線１１
９（ａ）は、信号トレース１０３（ａ）に接続されてお
り、ビア１１５（ａ）、下側の信号トレース１０５
（ａ）、および、はんだボール１１１（ａ）を介して最
終的に信号トレース１２５（ａ）に繋がれることにな
る。そして、電源線１１９（ｂ）およびグランド線（図
示せず）も同様にそれぞれ対応したＰＣＢ１３上の導体
層１２５のトレースに電気的に接続されている。
９（ａ）は、信号トレース１０３（ａ）に接続されてお
り、ビア１１５（ａ）、下側の信号トレース１０５
（ａ）、および、はんだボール１１１（ａ）を介して最
終的に信号トレース１２５（ａ）に繋がれることにな
る。そして、電源線１１９（ｂ）およびグランド線（図
示せず）も同様にそれぞれ対応したＰＣＢ１３上の導体
層１２５のトレースに電気的に接続されている。
【００３１】グランド電位に保たれる導体層１０７は、
ビアを通すための穴１１３を複数有しており、グランド
電位ではないビア（例えば、１１５（ａ）および１１５
（ｂ））と非接触である。そして、これらの間に絶縁層
である樹脂層１０９と同じ樹脂を充填することにより両
者の絶縁が保たれている。なお、導体層１０７は、グラ
ンド電位に保たれているビア（図示せず）とは電気的に
接触している。
ビアを通すための穴１１３を複数有しており、グランド
電位ではないビア（例えば、１１５（ａ）および１１５
（ｂ））と非接触である。そして、これらの間に絶縁層
である樹脂層１０９と同じ樹脂を充填することにより両
者の絶縁が保たれている。なお、導体層１０７は、グラ
ンド電位に保たれているビア（図示せず）とは電気的に
接触している。
【００３２】また、電源電位に保たれる導体層３０１も
同様に、ビアを通すための穴３０３を複数有している。
そして、電源電位ビア１１５（ｂ）とは接触している
が、電源電位ではないビア１１５（例えば、１１５
（ａ））とは電気的に非接触であり絶縁されている。
同様に、ビアを通すための穴３０３を複数有している。
そして、電源電位ビア１１５（ｂ）とは接触している
が、電源電位ではないビア１１５（例えば、１１５
（ａ））とは電気的に非接触であり絶縁されている。
【００３３】さらに、ＩＣチップ１１７下あたりには、
放熱板１２１を通すための穴３０５が設けられており、
導体層３０１と放熱板１２１とは電気的に非接触となる
ことで絶縁されている。
放熱板１２１を通すための穴３０５が設けられており、
導体層３０１と放熱板１２１とは電気的に非接触となる
ことで絶縁されている。
【００３４】ＩＣチップ１１７から発した熱は、導体層
１０７を通して、放熱板１２１へと伝達される。さら
に、半導体パッケージ３０とＰＣＢ１３とが接着される
ことにより、放熱板１２１に伝達された熱はろう剤１２
３を介して導体層１２５へも伝達される。
１０７を通して、放熱板１２１へと伝達される。さら
に、半導体パッケージ３０とＰＣＢ１３とが接着される
ことにより、放熱板１２１に伝達された熱はろう剤１２
３を介して導体層１２５へも伝達される。
【００３５】このように、半導体パッケージ３０に導体
層３０１をさらに設けることにより、導体層１０３およ
び導体層１０５等のパターニングの自由度を増加するこ
とができる。したがって、放熱板１２１による半導体パ
ッケージ３０の放熱特性の向上を保ちつつ、より高密度
かつコンパクトな半導体パッケージを提供することが可
能となる。
層３０１をさらに設けることにより、導体層１０３およ
び導体層１０５等のパターニングの自由度を増加するこ
とができる。したがって、放熱板１２１による半導体パ
ッケージ３０の放熱特性の向上を保ちつつ、より高密度
かつコンパクトな半導体パッケージを提供することが可
能となる。
【００３６】なお、図１および図３に示すように、放熱
板１２１とＰＣＢ１３とを接着させるためにろう剤１２
３を使用しているが、これに限られるものではない。ろ
う剤１２３を用いる代わりに、例えば、図４に示すよう
に、放熱板１２１の下にはんだボール４０１を付着して
おくこともできる。
板１２１とＰＣＢ１３とを接着させるためにろう剤１２
３を使用しているが、これに限られるものではない。ろ
う剤１２３を用いる代わりに、例えば、図４に示すよう
に、放熱板１２１の下にはんだボール４０１を付着して
おくこともできる。
【００３７】はんだボール４０１を用いると、さらに、
ＰＣＢ１３との接着工程がより容易になるという利点が
ある。即ち、半導体パッケージ１０または３０の下側の
導体層１０５に付着させたはんだボール１１１をＰＣＢ
１３に接着させるのと同様の条件で、赤外線リフロー等
を施すことにより同時に放熱板１２１も接着可能になる
ということである。
ＰＣＢ１３との接着工程がより容易になるという利点が
ある。即ち、半導体パッケージ１０または３０の下側の
導体層１０５に付着させたはんだボール１１１をＰＣＢ
１３に接着させるのと同様の条件で、赤外線リフロー等
を施すことにより同時に放熱板１２１も接着可能になる
ということである。
【００３８】なお、放熱板１２１には、図５に示すよう
に、放熱フィン５０１を設けることもできる。これによ
り、放熱板１２１に伝達された熱はより効率的に拡散さ
れることになり、冷却効率が向上する。
に、放熱フィン５０１を設けることもできる。これによ
り、放熱板１２１に伝達された熱はより効率的に拡散さ
れることになり、冷却効率が向上する。
【００３９】また、図６に示すように、半導体パッケー
ジ６０には、放熱板１２１に加えて、モールド樹脂６０
３で覆われたＩＣの上面にもヒートスプレッダ等の放熱
板６０１を設けてもよい。これにより、さらに一層、放
熱特性の向上を図ることができる。
ジ６０には、放熱板１２１に加えて、モールド樹脂６０
３で覆われたＩＣの上面にもヒートスプレッダ等の放熱
板６０１を設けてもよい。これにより、さらに一層、放
熱特性の向上を図ることができる。
【００４０】今回開示された実施の形態はすべての点で
例示であって、制限的なものではないと考えるべきであ
る。本発明の範囲は、上記した説明ではなく特許請求の
範囲によって示され、特許請求の範囲と均等の意味及び
範囲内ですべての変更が含まれることが意図される。
例示であって、制限的なものではないと考えるべきであ
る。本発明の範囲は、上記した説明ではなく特許請求の
範囲によって示され、特許請求の範囲と均等の意味及び
範囲内ですべての変更が含まれることが意図される。
【図１】本発明の第１の実施の形態における半導体パッ
ケージの構成を示す断面図である。
ケージの構成を示す断面図である。
【図２】放熱板１２１がＰＣＢ１３とろう剤１２３によ
り接着している様子を示した図である。
り接着している様子を示した図である。
【図３】本発明の第２の実施の形態における半導体パッ
ケージの構成を示す断面図である。
ケージの構成を示す断面図である。
【図４】放熱板１２１の下に、ろう剤１２３を用いる代
わりにはんだボール４０１を付着した場合の図である。
わりにはんだボール４０１を付着した場合の図である。
【図５】放熱フィン５０１を設けた放熱板１２１の図で
ある。
ある。
【図６】放熱板１２１に加えてＩＣの上面に放熱板６０
１が設置された半導体パッケージ６０を示した図であ
る。
１が設置された半導体パッケージ６０を示した図であ
る。
【図７】従来技術における、半導体パッケージの構成を
示した断面図である。
示した断面図である。
１０、３０ 半導体パッケージ １３ ＰＣＢ（プリントサーキッドボード） １０１ ソルダーレジスト １０３、１０５、１０７ 導体層 １０９ 樹脂層 １１１（ａ）、１１１（ｂ） はんだボール １１３ 穴 １１５（ａ）、１１５（ｂ） ビア １１７ ＩＣチップ １１９（ａ）、１１９（ｂ） リード線 １２１ 放熱板 １２３ ろう剤 １２５ ＰＣＢ上の導体層
Claims (7)
- 【請求項１】 ２層以上の導体層を有する半導体パッケ
ージであって、 前記導体層のうち、プリントサーキッドボードに接着さ
れる第１の導体層以外の導体層である第２の導体層の一
方の面に設けられた、半導体チップと接触可能な露出部
と、 前記第２の導体層の他方の面のうち少なくとも前記露出
部に対向する部分を底面とするキャビティを有する第１
の層と、 前記底面に接合された放熱部とを備えた、半導体パッケ
ージ。 - 【請求項２】 前記放熱部は前記プリントサーキッドボ
ードに接着可能である、請求項１に記載の半導体パッケ
ージ。 - 【請求項３】 前記露出部を底面とするキャビティを有
する第２の層をさらに備えた、請求項１または請求項２
に記載の半導体パッケージ。 - 【請求項４】 前記第２の導体層はグランド電位に保た
れる、請求項１〜請求項３のいずれかに記載の半導体パ
ッケージ。 - 【請求項５】 前記第１の導体層と前記第２の導体層と
の間に電源電位に保たれる第３の導体層を有し、 前記放熱部は前記第３の導体層と絶縁される、請求項１
〜請求項４のいずれかに記載の半導体パッケージ。 - 【請求項６】 前記第３の導体層は、ビアを介して前記
第２の層に形成された電源配線パターンに接続される、
請求項５に記載の半導体パッケージ。 - 【請求項７】 前記放熱部は放熱フィンを備えた、請求
項１〜請求項６のいずれかに記載の半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12160899A JP2000315747A (ja) | 1999-04-28 | 1999-04-28 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12160899A JP2000315747A (ja) | 1999-04-28 | 1999-04-28 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000315747A true JP2000315747A (ja) | 2000-11-14 |
Family
ID=14815476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12160899A Withdrawn JP2000315747A (ja) | 1999-04-28 | 1999-04-28 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000315747A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004047168A1 (ja) * | 2002-11-21 | 2004-06-03 | Hitachi, Ltd. | 電子装置 |
| JP2004172425A (ja) * | 2002-11-21 | 2004-06-17 | Hitachi Ltd | 電子装置 |
| KR100654669B1 (ko) | 2005-07-22 | 2006-12-08 | 삼성전기주식회사 | 방열성이 우수한 반도체 칩 탑재용 인쇄 회로 기판 및 그제조 방법 |
| EP1796163A1 (en) * | 2005-12-09 | 2007-06-13 | Hitachi, Ltd. | Semiconductor device and electronic control unit using the same |
| JP2012514431A (ja) * | 2008-12-31 | 2012-06-21 | インテル コーポレイション | プラットフォーム統合型フェーズドアレイ送受信モジュールのための装置 |
-
1999
- 1999-04-28 JP JP12160899A patent/JP2000315747A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004047168A1 (ja) * | 2002-11-21 | 2004-06-03 | Hitachi, Ltd. | 電子装置 |
| JP2004172425A (ja) * | 2002-11-21 | 2004-06-17 | Hitachi Ltd | 電子装置 |
| CN100378968C (zh) * | 2002-11-21 | 2008-04-02 | 株式会社日立制作所 | 电子装置 |
| US7554039B2 (en) | 2002-11-21 | 2009-06-30 | Hitachi, Ltd. | Electronic device |
| KR100654669B1 (ko) | 2005-07-22 | 2006-12-08 | 삼성전기주식회사 | 방열성이 우수한 반도체 칩 탑재용 인쇄 회로 기판 및 그제조 방법 |
| EP1796163A1 (en) * | 2005-12-09 | 2007-06-13 | Hitachi, Ltd. | Semiconductor device and electronic control unit using the same |
| US7679176B2 (en) | 2005-12-09 | 2010-03-16 | Hitachi, Ltd. | Semiconductor device and electronic control unit using the same |
| JP2012514431A (ja) * | 2008-12-31 | 2012-06-21 | インテル コーポレイション | プラットフォーム統合型フェーズドアレイ送受信モジュールのための装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6900535B2 (en) | BGA/LGA with built in heat slug/spreader | |
| JP6021504B2 (ja) | プリント配線板、プリント回路板及びプリント回路板の製造方法 | |
| EP1796163B1 (en) | Semiconductor device and electronic control unit using the same | |
| JP2004179309A (ja) | プリント回路基板の放熱構造とその製造方法 | |
| JPH0917919A (ja) | 半導体装置 | |
| JP2002537655A (ja) | リードレスキャリア設計および構造 | |
| JP2006261255A (ja) | 半導体装置 | |
| JPH06260532A (ja) | フリップチップの接続構造 | |
| JP2011108924A (ja) | 熱伝導基板及びその電子部品実装方法 | |
| JP3603354B2 (ja) | 混成集積回路装置 | |
| JP2845227B2 (ja) | マルチチップモジュールの実装構造 | |
| JPH06302728A (ja) | セラミック多層基板上におけるｌｓｉ放熱構造 | |
| JP2000315747A (ja) | 半導体パッケージ | |
| JP2001168476A (ja) | 回路基板上での放熱構造 | |
| KR100533276B1 (ko) | 방열부재를 구비한 인쇄회로기판 및 그 제조방법 | |
| JP4934915B2 (ja) | 半導体装置 | |
| JP3931696B2 (ja) | 電子装置 | |
| JP2002151634A (ja) | 基板放熱装置 | |
| JPH05175407A (ja) | 半導体搭載基板 | |
| JP2000106410A (ja) | 半導体装置 | |
| JPH07321471A (ja) | 多層基板 | |
| JP4193702B2 (ja) | 半導体パッケージの実装構造 | |
| JP3959839B2 (ja) | 半導体装置の製造方法 | |
| JP2001168226A (ja) | 半導体パッケージ及び半導体装置 | |
| JP2564645Y2 (ja) | 発熱部品を有する混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060704 |