JPH06302728A - セラミック多層基板上におけるｌｓｉ放熱構造 - Google Patents
セラミック多層基板上におけるｌｓｉ放熱構造Info
- Publication number
- JPH06302728A JPH06302728A JP5084797A JP8479793A JPH06302728A JP H06302728 A JPH06302728 A JP H06302728A JP 5084797 A JP5084797 A JP 5084797A JP 8479793 A JP8479793 A JP 8479793A JP H06302728 A JPH06302728 A JP H06302728A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- ceramic multilayer
- heat dissipation
- heat
- high thermal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Abstract
(57)【要約】
【目的】 セラミック多層基板上のＬＳＩの放熱効果を
向上させるとともに、セラミック多層基板作製プロセス
の簡素化を提供する事を目的とする。 【構成】 セラミック多層基板７上に実装されたＬＳＩ
９が動作時に発生する熱を放熱する、セラミック多層基
板上におけるＬＳＩ放熱構造において、前記ＬＳＩ９表
面に、ＬＳＩワイヤボンディング用パッド部の内径より
若干小さな外形を持つ高熱伝導性弾性シート１１を搭載
し、さらに該高熱伝導性弾性シート１１を介して放熱用
フィン１４を搭載する。
向上させるとともに、セラミック多層基板作製プロセス
の簡素化を提供する事を目的とする。 【構成】 セラミック多層基板７上に実装されたＬＳＩ
９が動作時に発生する熱を放熱する、セラミック多層基
板上におけるＬＳＩ放熱構造において、前記ＬＳＩ９表
面に、ＬＳＩワイヤボンディング用パッド部の内径より
若干小さな外形を持つ高熱伝導性弾性シート１１を搭載
し、さらに該高熱伝導性弾性シート１１を介して放熱用
フィン１４を搭載する。
Description
【０００１】
【産業上の利用分野】本発明は、セラミック多層基板上
に実装されたＬＳＩの動作時に発生する熱を放熱するセ
ラミック多層基板上におけるＬＳＩ放熱構造に関する。
に実装されたＬＳＩの動作時に発生する熱を放熱するセ
ラミック多層基板上におけるＬＳＩ放熱構造に関する。
【０００２】
【従来の技術】図７はこの種のＬＳＩ放熱構造の従来例
を示す側断面図、図８（ａ）〜（ｃ）は同従来例の作製
工程を順に示す側断面図であり、図７が作製工程の完成
時を示す側断面図を兼用する。まず各層のグリーンシー
ト１へ放熱サーマルビア用スルーホール２をパンチング
により形成し（図８（ａ））、高熱伝導性サーマルビア
ペースト３を印刷により充填した後、信号用のパターン
４およびワイヤボンディング用パターン５等の印刷を行
ってから、各層を熱圧着してラミネーションを行い（図
８（ｂ））、その後バーンアウト、焼成を行うことで、
該高熱伝導性サーマルビアペースト３により形成された
放熱用サーマルビア６を有するセラミック多層基板７が
完成する（図８（ｃ））。
を示す側断面図、図８（ａ）〜（ｃ）は同従来例の作製
工程を順に示す側断面図であり、図７が作製工程の完成
時を示す側断面図を兼用する。まず各層のグリーンシー
ト１へ放熱サーマルビア用スルーホール２をパンチング
により形成し（図８（ａ））、高熱伝導性サーマルビア
ペースト３を印刷により充填した後、信号用のパターン
４およびワイヤボンディング用パターン５等の印刷を行
ってから、各層を熱圧着してラミネーションを行い（図
８（ｂ））、その後バーンアウト、焼成を行うことで、
該高熱伝導性サーマルビアペースト３により形成された
放熱用サーマルビア６を有するセラミック多層基板７が
完成する（図８（ｃ））。
【０００３】その後、セラミック多層基板７上に高熱伝
導性ダイペースト８を印刷、またはディスペンサにより
塗布し、ＬＳＩ９を搭載後ダイペースト中のボイド等を
除去するためにスクラブを行ってから、熱硬化すること
によりＬＳＩ９がセラミック多層基板７上に接着固定さ
れる（図７）。このような構造をとることにより、従来
は、動作時に該ＬＳＩ９が発生する熱を、該ＬＳＩ９下
面の該高熱伝導性ダイペースト８、該放熱用サーマルビ
ア６を伝導させて、該セラミック多層基板７下面に実装
される放熱用フィンにより放熱していた。
導性ダイペースト８を印刷、またはディスペンサにより
塗布し、ＬＳＩ９を搭載後ダイペースト中のボイド等を
除去するためにスクラブを行ってから、熱硬化すること
によりＬＳＩ９がセラミック多層基板７上に接着固定さ
れる（図７）。このような構造をとることにより、従来
は、動作時に該ＬＳＩ９が発生する熱を、該ＬＳＩ９下
面の該高熱伝導性ダイペースト８、該放熱用サーマルビ
ア６を伝導させて、該セラミック多層基板７下面に実装
される放熱用フィンにより放熱していた。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た構成の従来技術によれば、ＬＳＩの高密度化にともな
う発熱量の増加に対し、ＬＳＩジャンクション温度を良
好動作温度範囲内に保持するには限界があり、またＬＳ
Ｉのジャンクション温度分布として、能動素子が集中し
ているＬＳＩ表面近傍にピークを持つが、上記サーマル
ビア放熱構造ではＬＳＩ裏面からの放熱構造となるた
め、ＬＳＩジャンクション温度ピーク部分から直接放熱
することができないという問題があった。
た構成の従来技術によれば、ＬＳＩの高密度化にともな
う発熱量の増加に対し、ＬＳＩジャンクション温度を良
好動作温度範囲内に保持するには限界があり、またＬＳ
Ｉのジャンクション温度分布として、能動素子が集中し
ているＬＳＩ表面近傍にピークを持つが、上記サーマル
ビア放熱構造ではＬＳＩ裏面からの放熱構造となるた
め、ＬＳＩジャンクション温度ピーク部分から直接放熱
することができないという問題があった。
【０００５】また、セラミック多層基板作製時に、放熱
用サーマルビアを設けなくてはならなく、そのことによ
り各層のグリーンシートに放熱サーマルビアホール用ス
ルーホールを作製するパンチング工程や、高熱伝導性サ
ーマルビアペーストを、該放熱サーマルビア用スルーホ
ール内に充填するための印刷工程など、該セラミック多
層基板作製プロセスが複雑になり、かつ該セラミック多
層基板作製期間が長期化するという問題があった。
用サーマルビアを設けなくてはならなく、そのことによ
り各層のグリーンシートに放熱サーマルビアホール用ス
ルーホールを作製するパンチング工程や、高熱伝導性サ
ーマルビアペーストを、該放熱サーマルビア用スルーホ
ール内に充填するための印刷工程など、該セラミック多
層基板作製プロセスが複雑になり、かつ該セラミック多
層基板作製期間が長期化するという問題があった。
【０００６】本発明は、以上の問題点に鑑み、ＬＳＩジ
ャンクション温度ピーク部分から直接放熱する構成を得
て、セラミック多層基板上のＬＳＩの放熱効果を向上さ
せることを目的とする。さらに、本発明は、セラミック
多層基板において、ＬＳＩ裏面放熱構造を避けることに
より、セラミック多層基板作製プロセス中の放熱用サー
マルビア作製プロセスを排除し、セラミック多層基板作
製プロセスの簡素化を提供する事を目的とする。
ャンクション温度ピーク部分から直接放熱する構成を得
て、セラミック多層基板上のＬＳＩの放熱効果を向上さ
せることを目的とする。さらに、本発明は、セラミック
多層基板において、ＬＳＩ裏面放熱構造を避けることに
より、セラミック多層基板作製プロセス中の放熱用サー
マルビア作製プロセスを排除し、セラミック多層基板作
製プロセスの簡素化を提供する事を目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、ＬＳＩ表面放熱を行うようにする。すな
わち、本発明は、セラミック多層基板上に実装されたＬ
ＳＩが動作時に発生する熱を放熱する、セラミック多層
基板上におけるＬＳＩ放熱構造において、前記ＬＳＩ表
面に、ＬＳＩワイヤボンディング用パッド部の内径より
若干小さな外形を持つ高熱伝導性弾性シートを搭載し、
さらに該高熱伝導性弾性シートを介して放熱用フィンを
搭載したことを特徴とする。
め、本発明は、ＬＳＩ表面放熱を行うようにする。すな
わち、本発明は、セラミック多層基板上に実装されたＬ
ＳＩが動作時に発生する熱を放熱する、セラミック多層
基板上におけるＬＳＩ放熱構造において、前記ＬＳＩ表
面に、ＬＳＩワイヤボンディング用パッド部の内径より
若干小さな外形を持つ高熱伝導性弾性シートを搭載し、
さらに該高熱伝導性弾性シートを介して放熱用フィンを
搭載したことを特徴とする。
【０００８】
【作用】以上の構成により本発明は、ＬＳＩが動作時に
発生する熱を、ＬＳＩジャンクション温度ピーク部分で
あるＬＳＩ表面より高熱伝導性弾性シートを介して、放
熱用フィンに伝達して放熱することができる。ここで、
高熱伝導性弾性シートを介在するので、その弾性収縮に
より、ＬＳＩ表面と放熱構造の間隙バラツキを吸収する
とともに、ＬＳＩに加わる負荷を低減することができ
る。
発生する熱を、ＬＳＩジャンクション温度ピーク部分で
あるＬＳＩ表面より高熱伝導性弾性シートを介して、放
熱用フィンに伝達して放熱することができる。ここで、
高熱伝導性弾性シートを介在するので、その弾性収縮に
より、ＬＳＩ表面と放熱構造の間隙バラツキを吸収する
とともに、ＬＳＩに加わる負荷を低減することができ
る。
【０００９】
【実施例】以下図面に従って実施例を説明する。図１は
本発明の一実施例を示す側断面図、図２（ａ）〜（ｂ）
は同実施例の作製工程を順に示す側断面図であり、図１
が作製工程の完成時を示す側断面図を兼用する。
本発明の一実施例を示す側断面図、図２（ａ）〜（ｂ）
は同実施例の作製工程を順に示す側断面図であり、図１
が作製工程の完成時を示す側断面図を兼用する。
【００１０】図において１は各層の誘電体材料であるグ
リーンシート、４は各層の信号用配線パターン、５はワ
イヤボンディング用パターンであり、焼成前の各層のグ
リーンシート１に信号用配線パターン４、およびワイヤ
ボンディング用パターン５を厚膜印刷によ形成、乾燥を
行い（図２（ａ））、その後各層のグリーンシートを重
ね、熱圧着によりラミネーションを行い、バーンアウト
後、焼成を行ってセラミック多層基板７が完成する。
リーンシート、４は各層の信号用配線パターン、５はワ
イヤボンディング用パターンであり、焼成前の各層のグ
リーンシート１に信号用配線パターン４、およびワイヤ
ボンディング用パターン５を厚膜印刷によ形成、乾燥を
行い（図２（ａ））、その後各層のグリーンシートを重
ね、熱圧着によりラミネーションを行い、バーンアウト
後、焼成を行ってセラミック多層基板７が完成する。
【００１１】次に完成したセラミック多層基板７上に、
封止用フレーム１３ｂをブレージングにより接着固定し
た後、ＬＳＩ９が高熱伝導性ダイペースト８によって接
着固定される（図２（ｂ））。以下、図１に示す如く、
ＬＳＩ９と、セラミック多層基板７との電気的接続はワ
イヤボンディングにより行われ、Ａｕワイヤ１０をボー
ル状に形成し、ＬＳＩ９側の電極に熱、荷重、および超
音波を加えて接続した後（ファーストボンド）、図中の
ようなループを形成しながら、セラミック多層基板７側
のワイヤボンディング用パターン５に熱、荷重および超
音波を加えて接続する（セカンドボンド）。
封止用フレーム１３ｂをブレージングにより接着固定し
た後、ＬＳＩ９が高熱伝導性ダイペースト８によって接
着固定される（図２（ｂ））。以下、図１に示す如く、
ＬＳＩ９と、セラミック多層基板７との電気的接続はワ
イヤボンディングにより行われ、Ａｕワイヤ１０をボー
ル状に形成し、ＬＳＩ９側の電極に熱、荷重、および超
音波を加えて接続した後（ファーストボンド）、図中の
ようなループを形成しながら、セラミック多層基板７側
のワイヤボンディング用パターン５に熱、荷重および超
音波を加えて接続する（セカンドボンド）。
【００１２】次に、セラミック多層基板上にダイボンデ
ィングされたＬＳＩ９の上面に、高熱伝導性弾性シート
１１を搭載する。ここで、図３はこの高熱伝導性弾性シ
ート１１の構成を示す側面図である。高熱伝導性弾性シ
ート１１をＬＳＩ９表面上へ搭載する方法は、まず封止
用キャップ１３ａの封止部内側面で、かつ該高熱伝導性
弾性シート１１搭載部上方に、該高熱伝導性弾性物質１
１の片面（例えば図３中Ａ部）を接合材（例えばハンダ
ペースト、もしくは高熱伝導性Ａｇペースト）１７など
により接合し、その封止用キャップ１３ａへの該高熱伝
導性弾性シート１１整合方法は、ハンダペーストの場
合、ハンダペーストを厚膜印刷もしくはディスペンサに
より塗布し、該高熱伝導性弾性シート１１を搭載後、局
部加熱方式（例えばヒートブロウ）によりハンダ付けを
行う。接合材１７が高熱伝導性Ａｇペーストの場合、該
高熱伝導性Ａｇペーストを印刷またはディスペンサによ
り塗布し、該高熱伝導性弾性シート１１を搭載後、オー
ブンにより熱硬化を行う。
ィングされたＬＳＩ９の上面に、高熱伝導性弾性シート
１１を搭載する。ここで、図３はこの高熱伝導性弾性シ
ート１１の構成を示す側面図である。高熱伝導性弾性シ
ート１１をＬＳＩ９表面上へ搭載する方法は、まず封止
用キャップ１３ａの封止部内側面で、かつ該高熱伝導性
弾性シート１１搭載部上方に、該高熱伝導性弾性物質１
１の片面（例えば図３中Ａ部）を接合材（例えばハンダ
ペースト、もしくは高熱伝導性Ａｇペースト）１７など
により接合し、その封止用キャップ１３ａへの該高熱伝
導性弾性シート１１整合方法は、ハンダペーストの場
合、ハンダペーストを厚膜印刷もしくはディスペンサに
より塗布し、該高熱伝導性弾性シート１１を搭載後、局
部加熱方式（例えばヒートブロウ）によりハンダ付けを
行う。接合材１７が高熱伝導性Ａｇペーストの場合、該
高熱伝導性Ａｇペーストを印刷またはディスペンサによ
り塗布し、該高熱伝導性弾性シート１１を搭載後、オー
ブンにより熱硬化を行う。
【００１３】この時、搭載側の図３Ａ部を縮めた状態で
ハンダ付けを行うため、荷重をかけながらハンダ付け、
もしくは該高熱伝導性Ａｇペースト熱硬化を行う。その
後、該高熱伝導性弾性シート１１が接合された封止用キ
ャップ１３ａを、封止枠用フレーム１３ｂ上に搭載する
事で、同時に該高熱伝導性弾性シート１１がＬＳＩ９表
面へ搭載される事になる。
ハンダ付けを行うため、荷重をかけながらハンダ付け、
もしくは該高熱伝導性Ａｇペースト熱硬化を行う。その
後、該高熱伝導性弾性シート１１が接合された封止用キ
ャップ１３ａを、封止枠用フレーム１３ｂ上に搭載する
事で、同時に該高熱伝導性弾性シート１１がＬＳＩ９表
面へ搭載される事になる。
【００１４】図４は同高熱伝導性弾性シート１１の作製
時に使用するジグの側断面図、図５は同高熱伝導性弾性
シート１１の投影サイズを示す平面図であり、以下に該
高熱伝導性弾性シート１１の作製プロセスを示す。まず
細線状の高熱伝導性材料１５（例えばＡｕなど）をφ径
約０．５ｍｍの円柱型に絡めバネ状にし、高さ方向に弾
性を持たせた後、ＬＳＩ９サイズに対応した数（例え
ば、図５に示した外形が１０．０×９．０ｍｍのＬＳＩ
の場合、ワイヤボンディング用パッド２１の寸法が０．
５ｍｍ程度であるため、ワイヤボンディング用パッド２
１内径９．０×８．０ｍｍ内に、φ径約０．５ｍｍの高
熱伝導性材料１５を密に搭載し、その数は１８×１６ケ
となる）だけ、図４中に示したジグ下皿１８のφ径約
０．５ｍｍにあけた穴部に搭載し、その後弾性材料１６
（例えばシリコーン樹脂など）を該ジグ内部にディスペ
ンサにより注入し、密に搭載された該高熱伝導性材料１
５の間隙を充分に埋めるよう放置し、該ジグ内に該弾性
材料１６が完全に充填されたことを確認してから、ジグ
上蓋２０をジグ側壁１９上に乗せ、この状態でオーブン
にて硬化を行う。
時に使用するジグの側断面図、図５は同高熱伝導性弾性
シート１１の投影サイズを示す平面図であり、以下に該
高熱伝導性弾性シート１１の作製プロセスを示す。まず
細線状の高熱伝導性材料１５（例えばＡｕなど）をφ径
約０．５ｍｍの円柱型に絡めバネ状にし、高さ方向に弾
性を持たせた後、ＬＳＩ９サイズに対応した数（例え
ば、図５に示した外形が１０．０×９．０ｍｍのＬＳＩ
の場合、ワイヤボンディング用パッド２１の寸法が０．
５ｍｍ程度であるため、ワイヤボンディング用パッド２
１内径９．０×８．０ｍｍ内に、φ径約０．５ｍｍの高
熱伝導性材料１５を密に搭載し、その数は１８×１６ケ
となる）だけ、図４中に示したジグ下皿１８のφ径約
０．５ｍｍにあけた穴部に搭載し、その後弾性材料１６
（例えばシリコーン樹脂など）を該ジグ内部にディスペ
ンサにより注入し、密に搭載された該高熱伝導性材料１
５の間隙を充分に埋めるよう放置し、該ジグ内に該弾性
材料１６が完全に充填されたことを確認してから、ジグ
上蓋２０をジグ側壁１９上に乗せ、この状態でオーブン
にて硬化を行う。
【００１５】このプロセスで重要な点は、高熱伝導性弾
性シート１１の自由弾性部分（図３中ＡおよびＢ部）
に、弾性材料１６が侵入しないことであり、Ａ部〜Ｃ部
およびＢ部〜Ｃ部の境界面の明確な形成が必要である。
このため該ジグ上蓋２０および該ジグ下皿１８内側の図
中４の２点鎖線部まで、非熱硬化性オイル（例えばエポ
キシオイル）を満たし、上記境界線を形成する。硬化が
完了したあと、該ジグ上蓋２０、該ジグ側壁１０、該ジ
グ下皿１８の順でジグを取り外し、高熱伝導性弾性シー
ト１１が完成する。
性シート１１の自由弾性部分（図３中ＡおよびＢ部）
に、弾性材料１６が侵入しないことであり、Ａ部〜Ｃ部
およびＢ部〜Ｃ部の境界面の明確な形成が必要である。
このため該ジグ上蓋２０および該ジグ下皿１８内側の図
中４の２点鎖線部まで、非熱硬化性オイル（例えばエポ
キシオイル）を満たし、上記境界線を形成する。硬化が
完了したあと、該ジグ上蓋２０、該ジグ側壁１０、該ジ
グ下皿１８の順でジグを取り外し、高熱伝導性弾性シー
ト１１が完成する。
【００１６】この高熱伝導性弾性シート１１の図３中Ａ
およびＢ部寸法は０．２ｍｍ程度とし、この部分のバネ
性、および該高熱伝導性弾性シート１１（図中Ｃ部）自
体が持つ弾性収縮を利用して、ＬＳＩ９表面と封止用キ
ャップ１３ａの間隙バラツキを吸収することが可能とな
る。また、該高熱伝導性弾性シート１１の全高さ：Ｌ
は、上記Ａ部、Ｂ部、Ｃ部の合計であり、Ｃ部高さは該
Ａｕワイヤ１０のループが、封止用キャップ１３ａに接
触しないよう約０．５ｍｍとし、Ｌは約０．９ｍｍとす
る。これで該高熱伝導性弾性シート１１の搭載誤差や、
該高熱伝導性弾性シート１１の圧縮変形による、Ａｕワ
イヤ１０の変形、つぶれ、ショートなどを防止すること
ができる。
およびＢ部寸法は０．２ｍｍ程度とし、この部分のバネ
性、および該高熱伝導性弾性シート１１（図中Ｃ部）自
体が持つ弾性収縮を利用して、ＬＳＩ９表面と封止用キ
ャップ１３ａの間隙バラツキを吸収することが可能とな
る。また、該高熱伝導性弾性シート１１の全高さ：Ｌ
は、上記Ａ部、Ｂ部、Ｃ部の合計であり、Ｃ部高さは該
Ａｕワイヤ１０のループが、封止用キャップ１３ａに接
触しないよう約０．５ｍｍとし、Ｌは約０．９ｍｍとす
る。これで該高熱伝導性弾性シート１１の搭載誤差や、
該高熱伝導性弾性シート１１の圧縮変形による、Ａｕワ
イヤ１０の変形、つぶれ、ショートなどを防止すること
ができる。
【００１７】また、図３中ＡおよびＢ部の突出からＬＳ
Ｉ９表面を保護するために、あらかじめＬＳＩ９表面
に、絶縁性かつ高熱伝導性である弾性物質１２（例えば
シリコーン）を塗布しておく必要がある。次に、該封止
用フレーム１３ｂ上に搭載された該封止用キャップ１３
ａは、シームウエルドにより該封止用フレーム１３ｂ上
シームへ溶接され、その後封止用キャップ１３ａ上に放
熱用フィン１４がハンダ付けなどにより接着固定され、
ＬＳＩ９表面より熱伝導経路を有した放熱構造を持つ、
ＬＳＩ表面実装セラミック多層基板モジュールが完成す
る。
Ｉ９表面を保護するために、あらかじめＬＳＩ９表面
に、絶縁性かつ高熱伝導性である弾性物質１２（例えば
シリコーン）を塗布しておく必要がある。次に、該封止
用フレーム１３ｂ上に搭載された該封止用キャップ１３
ａは、シームウエルドにより該封止用フレーム１３ｂ上
シームへ溶接され、その後封止用キャップ１３ａ上に放
熱用フィン１４がハンダ付けなどにより接着固定され、
ＬＳＩ９表面より熱伝導経路を有した放熱構造を持つ、
ＬＳＩ表面実装セラミック多層基板モジュールが完成す
る。
【００１８】このような放熱構造をとることにより、Ｌ
ＳＩ９表面より高熱伝導性弾性シート１１、封止用キャ
ップ１３ａ、放熱用フィン１４という熱伝導経路によ
り、高効率なＬＳＩ９の放熱が可能になる。マザーボー
ドに該ＬＳＩ表面実装セラミック多層基板モジュールを
実装する方法は、フェイスアップ、フェイスダウンの両
方が可能であり、フェイスダウン実装の場合は、放熱フ
ィンの高さがあるため、マザーボード中央に、放熱用フ
ィンよりひとまわり大きい外形のスルーホールが必要で
ある。
ＳＩ９表面より高熱伝導性弾性シート１１、封止用キャ
ップ１３ａ、放熱用フィン１４という熱伝導経路によ
り、高効率なＬＳＩ９の放熱が可能になる。マザーボー
ドに該ＬＳＩ表面実装セラミック多層基板モジュールを
実装する方法は、フェイスアップ、フェイスダウンの両
方が可能であり、フェイスダウン実装の場合は、放熱フ
ィンの高さがあるため、マザーボード中央に、放熱用フ
ィンよりひとまわり大きい外形のスルーホールが必要で
ある。
【００１９】図６は高熱伝導性弾性シート１１の他の構
成例を示す側面図である。図において１５′は細線状の
高熱伝導性材料であり、該細線状の高熱伝導性材料１５
を高さ方向に垂直に保持し、周囲を弾性材料１６′（例
えばシリコーン樹脂など）により固定する。このような
構成の高熱伝導性弾性シート１１によっても、該弾性材
料１６′の弾性を利用して、ＬＳＩ９と封止用キャップ
１３ａの間隙バラツキを吸収することができる。
成例を示す側面図である。図において１５′は細線状の
高熱伝導性材料であり、該細線状の高熱伝導性材料１５
を高さ方向に垂直に保持し、周囲を弾性材料１６′（例
えばシリコーン樹脂など）により固定する。このような
構成の高熱伝導性弾性シート１１によっても、該弾性材
料１６′の弾性を利用して、ＬＳＩ９と封止用キャップ
１３ａの間隙バラツキを吸収することができる。
【００２０】また、前記高熱伝導性弾性シート１１を熱
伝導媒体としてＬＳＩ９表面に搭載することにより、Ｌ
ＳＩ９が発生する熱は、ＬＳＩ９表面より封止用キャッ
プ１３ａ、放熱用フィン１４という熱伝導経路で、高効
率な放熱が行われる。
伝導媒体としてＬＳＩ９表面に搭載することにより、Ｌ
ＳＩ９が発生する熱は、ＬＳＩ９表面より封止用キャッ
プ１３ａ、放熱用フィン１４という熱伝導経路で、高効
率な放熱が行われる。
【００２１】
【発明の効果】以上詳細に説明した如く、本発明は、セ
ラミック多層基板上に実装されたＬＳＩが動作時に発生
する熱を放熱する、セラミック多層基板上におけるＬＳ
Ｉ放熱構造において、前記ＬＳＩ表面に、ＬＳＩワイヤ
ボンディング用パッド部の内径より若干小さな外形を持
つ高熱伝導性弾性シートを搭載し、さらに該高熱伝導性
弾性シートを介して放熱用フィンを搭載したので、ＬＳ
Ｉ表面放熱を行うことができる。
ラミック多層基板上に実装されたＬＳＩが動作時に発生
する熱を放熱する、セラミック多層基板上におけるＬＳ
Ｉ放熱構造において、前記ＬＳＩ表面に、ＬＳＩワイヤ
ボンディング用パッド部の内径より若干小さな外形を持
つ高熱伝導性弾性シートを搭載し、さらに該高熱伝導性
弾性シートを介して放熱用フィンを搭載したので、ＬＳ
Ｉ表面放熱を行うことができる。
【００２２】これにより、ＬＳＩ表面、すなわちＬＳＩ
ジャンクション温度ピーク部分から直接放熱することが
可能となり、セラミック多層基板上のＬＳＩの放熱効果
を向上させるという効果がある。また、本発明は、ＬＳ
Ｉ表面放熱を行うことから、ＬＳＩ裏面放熱構造を避け
ることができ、セラミック多層基板作製プロセス中の放
熱用サーマルビア作製プロセスを排除し、セラミック多
層基板作製プロセスの簡素化を提供するという効果があ
る。
ジャンクション温度ピーク部分から直接放熱することが
可能となり、セラミック多層基板上のＬＳＩの放熱効果
を向上させるという効果がある。また、本発明は、ＬＳ
Ｉ表面放熱を行うことから、ＬＳＩ裏面放熱構造を避け
ることができ、セラミック多層基板作製プロセス中の放
熱用サーマルビア作製プロセスを排除し、セラミック多
層基板作製プロセスの簡素化を提供するという効果があ
る。
【図１】本発明の一実施例を示す側断面図である。
【図２】本発明の一実施例の作製工程を順に示す側断面
図である。
図である。
【図３】本発明の一実施例の高熱伝導性弾性シートの構
成を示す側面図である。
成を示す側面図である。
【図４】本発明の一実施例の高熱伝導性弾性シートの作
製時に使用するジグを示す側断面図である。
製時に使用するジグを示す側断面図である。
【図５】本発明の一実施例の高熱伝導性弾性シートの投
影サイズを示す平面図である。
影サイズを示す平面図である。
【図６】本発明の一実施例の高熱伝導性弾性シートの他
の構成例を示す側断面図である。
の構成例を示す側断面図である。
【図７】従来例を示す側断面図である。
【図８】従来例の作製工程を順に示す側断面図である。
１ グリーンシート ４ 信号用配線パターン ５ ワイヤボンディング用パターン ７ セラミック多層基板 ８ 高熱伝導性ダイペースト ９ ＬＳＩ １０ Ａｕワイヤ １１ 高熱伝導性弾性シート１１ １２ 弾性物質 １３ａ 封止用キャップ １３ｂ 封止用フレーム １４ 放熱用フィン
Claims (1)
- 【請求項１】 セラミック多層基板上に実装されたＬＳ
Ｉが動作時に発生する熱を放熱する、セラミック多層基
板上におけるＬＳＩ放熱構造において、 前記ＬＳＩ表面に、ＬＳＩワイヤボンディング用パッド
部の内径より若干小さな外形を持つ高熱伝導性弾性シー
トを搭載し、さらに該高熱伝導性弾性シートを介して放
熱用フィンを搭載したことを特徴とするセラミック多層
基板上におけるＬＳＩ放熱構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5084797A JPH06302728A (ja) | 1993-04-12 | 1993-04-12 | セラミック多層基板上におけるｌｓｉ放熱構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5084797A JPH06302728A (ja) | 1993-04-12 | 1993-04-12 | セラミック多層基板上におけるｌｓｉ放熱構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06302728A true JPH06302728A (ja) | 1994-10-28 |
Family
ID=13840700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5084797A Pending JPH06302728A (ja) | 1993-04-12 | 1993-04-12 | セラミック多層基板上におけるｌｓｉ放熱構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06302728A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148839A (ja) * | 1994-11-21 | 1996-06-07 | Nippondenso Co Ltd | 混成集積回路装置 |
| JPH098187A (ja) * | 1995-06-13 | 1997-01-10 | Bull Sa | 集積回路の冷却方法 |
| WO1999016128A1 (en) * | 1997-09-19 | 1999-04-01 | Hitachi, Ltd. | Semiconductor module |
| JP2002353388A (ja) * | 2001-05-30 | 2002-12-06 | Hitachi Ltd | 半導体装置 |
| US7254035B2 (en) | 2000-10-25 | 2007-08-07 | Sony Computer Entertainment Inc. | Circuit substrate unit and electronic equipment |
| JP2009182112A (ja) * | 2008-01-30 | 2009-08-13 | Denso Corp | 電子装置およびその製造方法 |
| JP2010073789A (ja) * | 2008-09-17 | 2010-04-02 | Nitto Denko Corp | 熱伝導部材、マイクロプロセッサおよび電子機器 |
| JP2010073790A (ja) * | 2008-09-17 | 2010-04-02 | Nitto Denko Corp | 熱伝導部材、マイクロプロセッサおよび電子機器 |
| KR101026591B1 (ko) * | 2007-09-25 | 2011-04-04 | 인텔 코오퍼레이션 | 박형의 ｔｉｍ 코어리스, 고밀도, 범프리스 패키지를 형성하는 방법 및 그에 의해 형성된 구조물들 |
| JP2015510274A (ja) * | 2012-03-22 | 2015-04-02 | コーニンクレッカ フィリップス エヌ ヴェ | 熱界面材料 |
| JP2018121022A (ja) * | 2017-01-27 | 2018-08-02 | 富士通株式会社 | 光モジュール |
-
1993
- 1993-04-12 JP JP5084797A patent/JPH06302728A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148839A (ja) * | 1994-11-21 | 1996-06-07 | Nippondenso Co Ltd | 混成集積回路装置 |
| JPH098187A (ja) * | 1995-06-13 | 1997-01-10 | Bull Sa | 集積回路の冷却方法 |
| WO1999016128A1 (en) * | 1997-09-19 | 1999-04-01 | Hitachi, Ltd. | Semiconductor module |
| US7254035B2 (en) | 2000-10-25 | 2007-08-07 | Sony Computer Entertainment Inc. | Circuit substrate unit and electronic equipment |
| JP2002353388A (ja) * | 2001-05-30 | 2002-12-06 | Hitachi Ltd | 半導体装置 |
| KR101026591B1 (ko) * | 2007-09-25 | 2011-04-04 | 인텔 코오퍼레이션 | 박형의 ｔｉｍ 코어리스, 고밀도, 범프리스 패키지를 형성하는 방법 및 그에 의해 형성된 구조물들 |
| CN102637675A (zh) * | 2007-09-25 | 2012-08-15 | 英特尔公司 | 薄tim无核高密度无凸点封装的形成方法和由此形成的结构 |
| JP2009182112A (ja) * | 2008-01-30 | 2009-08-13 | Denso Corp | 電子装置およびその製造方法 |
| JP2010073789A (ja) * | 2008-09-17 | 2010-04-02 | Nitto Denko Corp | 熱伝導部材、マイクロプロセッサおよび電子機器 |
| JP2010073790A (ja) * | 2008-09-17 | 2010-04-02 | Nitto Denko Corp | 熱伝導部材、マイクロプロセッサおよび電子機器 |
| JP2015510274A (ja) * | 2012-03-22 | 2015-04-02 | コーニンクレッカ フィリップス エヌ ヴェ | 熱界面材料 |
| JP2018121022A (ja) * | 2017-01-27 | 2018-08-02 | 富士通株式会社 | 光モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5644163A (en) | Semiconductor device | |
| JPH0917919A (ja) | 半導体装置 | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| CN210668333U (zh) | 芯片封装组件 | |
| JPH06302728A (ja) | セラミック多層基板上におけるｌｓｉ放熱構造 | |
| JP3691995B2 (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP2003347354A (ja) | 半導体装置の製造方法及び半導体装置及び半導体装置ユニット | |
| JP2000106410A (ja) | 半導体装置 | |
| CN210575901U (zh) | 具有高散热性的板级扇出封装结构 | |
| JPH05175407A (ja) | 半導体搭載基板 | |
| JPH06140466A (ja) | 半導体装置 | |
| JP2002151634A (ja) | 基板放熱装置 | |
| JP2810130B2 (ja) | 半導体パッケージ | |
| JP2000315747A (ja) | 半導体パッケージ | |
| JP2000124578A (ja) | ハイブリッドモジュール及びその製造方法 | |
| JP3521931B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05121846A (ja) | ヒートパイプ内蔵基板とその製造方法 | |
| JP2809316B2 (ja) | 電子部品搭載用基板 | |
| JP2006135202A (ja) | 電子機器の放熱構造 | |
| JP3438125B2 (ja) | Ｂｇａパッケージの実装構造 | |
| JP3510813B2 (ja) | ハイブリッドモジュール | |
| JPH02240953A (ja) | 半導体装置 | |
| JP2001077236A (ja) | 半導体装置及びその接合構造 | |
| JPH04144162A (ja) | 半導体装置 | |
| JPH10256414A (ja) | 半導体パッケージ |