CN210575901U - 具有高散热性的板级扇出封装结构 - Google Patents
具有高散热性的板级扇出封装结构 Download PDFInfo
- Publication number
- CN210575901U CN210575901U CN201921520104.XU CN201921520104U CN210575901U CN 210575901 U CN210575901 U CN 210575901U CN 201921520104 U CN201921520104 U CN 201921520104U CN 210575901 U CN210575901 U CN 210575901U
- Authority
- CN
- China
- Prior art keywords
- layer
- chip
- heat dissipation
- packaging
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000017525 heat dissipation Effects 0.000 title claims abstract description 66
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 65
- 239000003292 glue Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 37
- 230000005540 biological transmission Effects 0.000 claims description 22
- 229910052802 copper Inorganic materials 0.000 claims description 21
- 239000010949 copper Substances 0.000 claims description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 17
- 229910000679 solder Inorganic materials 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 15
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 14
- 239000010936 titanium Substances 0.000 claims description 14
- 229910052719 titanium Inorganic materials 0.000 claims description 14
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 229910021389 graphene Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052742 iron Inorganic materials 0.000 claims description 4
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- 238000005476 soldering Methods 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 abstract description 14
- 230000001070 adhesive effect Effects 0.000 abstract description 14
- 239000010410 layer Substances 0.000 description 183
- 238000005538 encapsulation Methods 0.000 description 21
- 238000000034 method Methods 0.000 description 15
- 239000013067 intermediate product Substances 0.000 description 12
- 239000004033 plastic Substances 0.000 description 7
- 229920003023 plastic Polymers 0.000 description 7
- -1 Polypropylene Polymers 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000005553 drilling Methods 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 229920001296 polysiloxane Polymers 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229920006336 epoxy molding compound Polymers 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000005022 packaging material Substances 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 239000004743 Polypropylene Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型公开一种具有高散热性的板级扇出封装结构，包括：载板，包括第一封装层和封装于第一封装层内的导热框架，第一封装层具有第一侧面和第二侧面，导热框架沿其厚度方向的一侧面邻近第一封装层的第一侧面；散热胶，贴于第一侧面；芯片，贴于所述散热胶上，且芯片的正面朝向远离载板的一侧；封装结构，位于散热胶上，且芯片封装于封装结构内。本实用新型在数百毫米尺寸范围下，可同时在多个芯片背面设置永久性的散热胶和高强度载板，大大改善了芯片封装时出现的翘曲问题。芯片封装并切割后，该散热胶和高强度载板可作为散热结构，既实现了芯片的高效率散热，又实现了载板的再利用。
Description
技术领域
本实用新型涉及电子封装技术领域，具体涉及一种具有高散热性的板级扇出封装结构。
背景技术
芯片高密度封装受产业界广泛的重视。近年来，大板级扇出型封装技术取得了长足地进展，大板级扇出型封装面积更小，没有基板与中介层；封装芯片厚度更薄，管脚数密度也更大；更重要的是该工艺的芯片具有较低的热阻抗、更好的电气性能，能够更好地满足终端市场对芯片小型化和高性能的需求。
随着大板级扇出型封装技术的发展，尺寸更小的封装结构不断涌现。芯片主要通过大面积的基板来散热，而板级扇出型封装的芯片没有基板，而且封装的尺寸更小，导致芯片的散热表面积也就越小，这就要求封装好的芯片的导热性能足够良好；目前，将芯片热量更快速地传递到封装外部的主要方法是使用导热率更高的材料和优化封装结构。
随着大板级扇出型封装技术的发展，封装结构越来越薄。当封装结构变薄后，封装结构的钢性显著降低，封装体内的材料热膨胀系数(CTE，Coefficient ThermalExpansion)差异大，更容易变形，导致翘曲显著增大，这会影响芯片封装的良率。为降低封装翘曲，一方面表现在材料特性的改善上，另一方面可以使用垂直载具，避免接触基板等方式来减缓翘曲问题，例如Manz设备采用双滚轮输送稳定器的水平传送方式来减缓翘曲问题。
实用新型内容
本实用新型的目的在于提供一种具有高散热性的板级扇出封装结构，其可减少翘曲问题，提高芯片散热效率。
为达此目的，本实用新型采用以下技术方案：
提供一种具有高散热性的板级扇出封装结构，包括：
载板，所述载板包括第一封装层和封装于所述第一封装层内的导热框架，所述第一封装层具有第一侧面和第二侧面，所述导热框架沿其厚度方向的一侧面邻近所述第一封装层的第一侧面；
散热胶，所述散热胶贴于所述第一侧面；
芯片，所述芯片贴于所述散热胶上，且所述芯片的正面朝向远离所述载板的一侧；
封装结构，所述封装结构位于所述散热胶上，且所述芯片封装于所述封装结构内。
作为具有高散热性的板级扇出封装结构的一种优选方案，所述导热框架采用Cu、Al、铁或者石墨烯中的一种材料制成。
作为具有高散热性的板级扇出封装结构的一种优选方案，所述导热框架由若干子框架组成，所述子框架为井字形、菱形、米字型或者田字形中的任意一种形状。
作为具有高散热性的板级扇出封装结构的一种优选方案，所述载板的厚度为0.5～0.8mm。
作为具有高散热性的板级扇出封装结构的一种优选方案，所述封装结构包括：
第二封装层，所述芯片封装于所述第二封装层内；
传输层和再布线层，位于所述第二封装层远离所述载板的一侧，所述传输层的一侧与所述芯片的I/O接口电性连接，另一侧通过铜柱与所述再布线层电性连接，所述再布线层具有焊盘区和非焊盘区；
阻焊层，所述阻焊层位于所述第二封装层远离所述载板的一侧并覆盖所述再布线层的非焊盘区和所述传输层外露于所述再布线层的区域；
金属凸块，所述金属凸块与所述再布线层的焊盘区焊接。
作为具有高散热性的板级扇出封装结构的一种优选方案，所述传输层包括贴于所述第二封装层上的介电层和附着于所述介电层上的种子层，所述介电层沿其厚度方向具有使所述芯片的I/O接口外露的通孔，所述种子层延伸至所述通孔内与所述I/O接口电性连接。
作为具有高散热性的板级扇出封装结构的一种优选方案，所述种子层包括位于所述第二封装层远离所述载板一侧的钛金属层和位于所述钛金属层上的铜金属层。
作为具有高散热性的板级扇出封装结构的一种优选方案，所述阻焊层为感光油墨层。
作为具有高散热性的板级扇出封装结构的一种优选方案，所述再布线层为至少一层。
作为具有高散热性的板级扇出封装结构的一种优选方案，所述第一封装层和所述第二封装层的材料相同。
本实用新型的有益效果：本实用新型将导热框架封装于第一封装层内形成载板，将芯片通过散热胶贴附于载板上并进行封装，载板对芯片的封装起到支撑作用。芯片封装并切割后，芯片工作时产生的热量通过散热胶传递至导热框架上，通过导热框架将芯片的热量导出，提高了芯片的散热效率。芯片封装过程中无需拆键合去除载板，且导热框架的高强度以及第一封装层与第二封装层的热膨胀系数相匹配的特性可有效改善芯片封装时出现的翘曲问题，切割后载板又作为芯片的散热结构，既实现了芯片的高效率散热，又实现了载板的再利用。
附图说明
为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例中所需要使用的附图作简单地介绍。显而易见地，下面所描述的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本实用新型实施例所述的的载板的俯视图。
图2是本实用新型实施例所述的载板的剖视图。
图3是本实用新型实施例所述的散热胶贴于载板上的剖视图。
图4是本实用新型实施例所述的芯片通过散热胶贴于载板上的剖视图。
图5是本实用新型实施例所述的芯片封装于载板上的剖视图。
图6是本实用新型实施例所述的第二封装层研磨后的中间产品的剖视图。
图7是本实用新型实施例所述的介电层贴于第二封装层后的中间产品的剖视图。
图8是本实用新型实施例所述的介电层激光打孔后的中间产品的剖视图。
图9是本实用新型实施例所述的钛金属层磁控溅射于介电层后的中间产品的剖视图。
图10是本实用新型实施例所述的铜金属层磁控溅射于钛金属层后的中间产品的剖视图。
图11是本实用新型实施例所述的感光膜贴于种子层后的中间产品的剖视图。
图12是本实用新型实施例所述的感光膜曝光显影后的中间产品的剖视图。
图13是本实用新型实施例所述的图形电镀处理后的中间产品的剖视图。
图14是本实用新型实施例所述的去除残留的感光膜后的中间产品的剖视图。
图15是本实用新型实施例所述的种子层蚀刻后的中间产品的剖视图。
图16是本实用新型实施例所述的涂覆感光油墨以及植入金属球后的产品的剖视图。
图中：
1、载板；11、第一封装层；12、导热框架；
2、散热胶；
3、芯片；
4、第二封装层；
5、传输层；51、介电层；52、钛金属层；53、铜金属层；
6、再布线层；
7、阻焊层；
8、金属凸块；
9、感光膜。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本实用新型的技术方案。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利的限制；为了更好地说明本实用新型的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本实用新型实施例的附图中相同或相似的标号对应相同或相似的部件；在本实用新型的描述中，需要理解的是，若出现术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
在本实用新型的描述中，除非另有明确的规定和限定，若出现术语“连接”等指示部件之间的连接关系，该术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个部件内部的连通或两个部件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
如无具体说明，本实用新型的具有高散热性的板级扇出封装结构的制备方法中所使用的各种原料均可市售购得，或根据本技术领域的常规方法制备得到。
如图16所示，本实用新型的实施例提供一种具有高散热性的板级扇出封装结构，包括：
载板1，所述载板1包括第一封装层11和封装于所述第一封装层11内的导热框架12，所述第一封装层11具有第一侧面和第二侧面，所述导热框架12沿其厚度方向的一侧面邻近所述第一封装层11的第一侧面；
散热胶2，所述散热胶2贴于所述第一侧面；
芯片3，所述芯片3贴于所述散热胶2上，且所述芯片3的正面朝向远离所述载板1的一侧；
封装结构，所述封装结构位于所述散热胶2上，且所述芯片3封装于所述封装结构内。
本实施例中，如无特殊说明，术语“覆盖”均指包裹住某个部件与其他部件非接触的外表面。例如，散热胶2覆盖导热框架12，指的是散热胶2包裹住导热框架12与第一封装层11 非接触的外表面。
其中，所述导热框架12沿其厚度方向的一侧面邻近所述第一封装层11的第一侧面，是指导热框架12沿其厚度方向的一侧面外露于第一封装层11的第一侧面，也可以位于第一封装层11的内部，即导热框架12与散热胶2非直接接触。
其中，芯片3的正面是指设有I/O接口的一面。
本实施例将导热框架12封装于第一封装层11内形成载板1，将芯片3通过散热胶2贴附于载板1上并进行封装，载板1对芯片3的封装起到支撑作用。芯片3封装并切割后，芯片3工作时产生的热量通过散热胶2传递至导热框架12上，通过导热框架12将芯片3的热量导出，提高了芯片3的散热效率。本实施例中，芯片3封装过程中无需拆键合去除载板1，且导热框架12的高强度以及第一封装层11与第二封装层4的热膨胀系数相匹配的特性可有效改善芯片3封装时出现的翘曲问题，切割后又作为芯片3的散热结构，既实现了芯片3的高效率散热，又实现了载板1的再利用。
可选地，所述导热框架12采用Cu、Al、铁或者石墨烯中的一种材料制成，具有良好的散热效果和高强度。
本实施例中，导热框架12的材料包括但不限于Cu、Al、铁或者石墨烯，任何其他具有高强度、高散热性的材料均适用。
所述导热框架12由若干子框架组成，所述子框架为井字形、菱形、米字型或者田字形中的任意一种形状。其中，若干子框架可以为一个、两个或两个以上子框架，子框架包括但不限于井字形、菱形、米字型或者田字形结构，如图2所示，导热框架12由四个米字型框架组成，可以提高导热框架12的强度和与第一封装层11之间的连接稳定性。
优选地，所述载板1的厚度为0.5～0.8mm，具体的厚度可依据实际情况设计，可以使导热框架12的热量通过第一封装层11快速传递出去，同时保证芯片封装结构的稳定性。
进一步地，所述封装结构包括：
第二封装层4，所述芯片3封装于所述第二封装层4内；
传输层5和再布线层6，位于所述第二封装层4远离所述载板1的一侧，所述传输层5的一侧与所述芯片的I/O接口电性连接，另一侧通过铜柱与所述再布线层6电性连接，所述再布线层6具有焊盘区和非焊盘区；
阻焊层7，所述阻焊层7位于所述第二封装层4远离所述载板1的一侧并覆盖所述再布线层6的非焊盘区和所述传输层5外露于所述再布线层6的区域；
金属凸块8，所述金属凸块8与所述再布线层6的焊盘区焊接。
其中，所述芯片3的厚度小于所述第二封装层4的厚度，后续通过激光钻孔或者其他方式可以使芯片3的I/O接口外露。
本实施例中，芯片3通过第二封装层4封装固定于载板1上，再通过传输层5和再布线层6将芯片3的I/O接口电性引出并与金属凸块8焊接。
本实施例中，第一封装层11和第二封装层4的材料可以完全相同，两者的热膨胀系数完全匹配，以进一步减少翘曲问题。
本实施例中，所述阻焊层7为感光油墨层。采用感光油墨作为阻焊层7，既可以起到保护传输层5和再布线层6的作用，又能通过曝光、显影、蚀刻去除部分种子层5，简化了工艺。
可选地，金属凸块8为锡焊料、银焊料或者金锡合金焊料，本实施例的金属凸块8为金属球结构，金属球焊接植入在焊盘区，以实现再布线层6的电性引出。
进一步地，所述传输层5包括贴于所述第二封装层4上的介电层51和附着于所述介电层 51上的种子层，所述介电层51沿其厚度方向具有使所述芯片3的I/O接口外露的通孔，所述种子层延伸至所述通孔内与所述I/O接口电性连接。介电层51为ABF(AjinomotoBuild-up Film)或PP(Polypropylene，聚丙烯)材质，贴附于第二封装层4上，起到绝缘的作用。本实施例在后续步骤中可采用激光钻孔方式，形成让I/O接口外露的通孔，并在通孔里面镀铜，形成铜柱，从而使芯片3的电信号经铜柱连接到再布线层6。
进一步地，所述种子层包括位于所述第二封装层4远离所述载板1一侧的钛金属层52和位于所述钛金属层52上的铜金属层53。其中，钛金属层52的附着力高、电导率优良且厚度均匀，通过钛金属层52可以将铜金属层53稳定附着在第二封装层4上。
当然，本实施例的种子层不限于两层结构(钛金属层52、铜金属层53)，也可以为单层或者两层以上的结构。种子层的材料也不限于两种单一的金属材料层叠组合，也可以为一种单一金属材料，或者合金材料，能够实现再布线层稳定附着于封装结构上即可，具体不再赘述。
可选地，第一封装层11和第二封装层4的材料包括聚酰亚胺、硅胶和EMC(EpoxyMolding Compound，环氧塑封料)中的任一种，本实施例优选EMC，即所述封装层4为环氧树脂封装层，可以使芯片3稳定贴合在载板1上，起到保护芯片3的作用。
如图1至16所示，本实用新型的实施例还提供一种具有高散热性的板级扇出封装结构的制备方法，包括以下步骤：
S10、提供导热框架12，采用塑封料对所述导热框架12进行封装处理，使塑封料形成第一封装层11，并使所述导热框架12的一侧面邻近所述第一封装层11的第一侧面，制得载板 1，如图1和图2所示；
S20、提供散热胶2和若干芯片3，使所述芯片3的正面朝向背离所述载板1的一侧，通过所述散热胶2将所述芯片3贴于所述载板1邻近导热框架12的一侧，如图3和图4所示；
S30、对所述芯片3进行封装处理，并将所述芯片3的I/O接口引出与金属凸块8电性连接，如图5至16所示。
步骤S10中，塑封料对导热框架12进行封装且固化之后，形成第一封装层11，如图5所示，还需要对第一封装层11沿其厚度方向的至少一个侧面进行研磨减薄处理，使其表面保持平整并使导热框架12的一侧邻近第一封装层11的一侧(图6)，以便于贴散热胶2。散热胶2与导热框架12之间可以通过塑封料进行散热，也可以直接接触散热。
本实施例采用塑封料对导热框架12进行封装制得载板1，并将芯片3通过散热胶2贴于载板1上，导热框架12具有高强度，可以对芯片3的封装起到支撑作用，又由于导热框架12的塑封料与芯片3的塑封料一致，两者的热膨胀系数完全匹配，因此可有效减少翘曲的产生，切割后载板1又作为芯片的散热结构，既实现了高效率散热，又实现了载板1的再利用。
进一步地，本实施例中的步骤S30具体包括：
S31、采用塑封料对所述芯片3进行封装处理，使该塑封料形成第二封装层4；具体地，通过第二封装层4进行研磨减薄(grinding)处理，可以使所述第二封装层4的表面保持平整，本实施例中，第二封装层4研磨后的厚度大于芯片3的厚度；
S32、在所述第二封装层4上制作传输层5，使所述芯片3的I/O接口与所述传输层5电性连接；
S33、在所述传输层5上制作再布线层6；
S34、在所述第二封装层4远离所述载板1的一侧制作阻焊层7，使所述阻焊层7覆盖所述再布线层6的非焊盘区以及使所述再布线层6的焊盘区外露于所述阻焊层7；
S35、提供金属凸块8，将所述金属凸块8植入所述焊盘区。
本实施例中，塑封料可以为液态、固态或者片状。
更进一步地，步骤S32具体包括：
S32a、提供介电层51，将所述介电层51贴于所述第二封装层4上，实现第二封装层4的绝缘处理(如图7所示)；
S32b、对所述介电层51进行激光钻孔处理(UV激光)，使所述介电层51沿其厚度方向形成通孔(如图8所示)，以使所述芯片3的I/O接口外露，便于后续电路的连接；
S32c、通过真空溅射在所述介电层51和所述通孔内形成种子层，所述介电层51和所述种子层组成所述传输层5。
具体地，首先在高真空状态对经步骤S32b制得的中间产品进行加热，中间产品上的水分及污染物去除后，然后通过磁控溅射制备具有高附着力、优良电导率及厚度均匀的钛金属层 52(如图9所示)，最后再通过磁控溅射制备铜金属层53(如图10所示)，所述钛金属层52 和所述铜金属53组成所述种子层。
更进一步地，步骤S33具体包括：
S33a、提供感光膜9，如图11所示，将所述感光膜9贴附于所述传输层5上；具体地，将感光膜9贴附于种子层上；
S33b、通过曝光、显影处理，在所述感光膜9上形成使所述种子层外露于所述感光膜9 的图形，如图12所示；
S33c、对所述图形和所述通孔进行电镀处理，在所述通孔内形成铜柱，在所述图形内形成所述再布线层6，所述再布线层6通过所述铜柱与所述芯片3的I/O接口电性连接，如图 13所示；
S33d、去除残留的感光膜9，如图14所示。
其中，根据实际需要，可以将再布线层6设计为一层、两层、三层甚至更多层。
更进一步地，步骤S34具体包括：
S34a、如图15所示，对所述感光膜9被去除后外露的种子层进行蚀刻处理，以去除该种子层；
S34b、如图16所示，在去除种子层后外露的介电层51上涂覆感光油墨，固化后形成阻焊层7，使所述阻焊层7覆盖所述再布线层6的非焊盘区以及使所述再布线层6的焊盘区外露于所述阻焊层7。
于本实施例中，所述散热胶2为永久性散热胶，其成分包括石墨烯、硅胶、硅脂、甲基乙烯基聚硅氧烷混合物、甲基氢基聚硅氧烷混合物、氧化铝。
在再布线层6的焊盘区植入金属球之后，即完成塑封件的制作(图16)，将该塑封件切割成单个芯片的封装体即实现具有高散热性的板级扇出封装结构的制备。
本实用新型在数百毫米尺寸范围下，可以同时在多个芯片背面设置永久性的散热胶2和高强度载板1，大大改善了芯片3封装时出现的翘曲问题。芯片3封装并切割后，该散热胶2 和高强度载板1可作为散热结构，既实现了芯片3的高效率散热，又实现了载板1的再利用。
以上实施例仅用来说明本实用新型的详细方法，本实用新型并不局限于上述详细方法，即不意味着本实用新型必须依赖上述详细方法才能实施。所属技术领域的技术人员应该明白，对本实用新型的任何改进，对本实用新型产品各原料的等效替换及辅助成分的添加、具体方式的选择等，均落在本实用新型的保护范围和公开范围之内。
Claims (10)
1.一种具有高散热性的板级扇出封装结构，其特征在于，包括：
载板，所述载板包括第一封装层和封装于所述第一封装层内的导热框架，所述第一封装层具有第一侧面和第二侧面，所述导热框架沿其厚度方向的一侧面邻近所述第一封装层的第一侧面；
散热胶，所述散热胶贴于所述第一侧面；
芯片，所述芯片贴于所述散热胶上，且所述芯片的正面朝向远离所述载板的一侧；
封装结构，所述封装结构位于所述散热胶上，且所述芯片封装于所述封装结构内。
2.根据权利要求1所述的具有高散热性的板级扇出封装结构，其特征在于，所述导热框架采用Cu、Al、铁或者石墨烯中的一种材料制成。
3.根据权利要求1所述的具有高散热性的板级扇出封装结构，其特征在于，所述导热框架由若干子框架组成，所述子框架为井字形、菱形、米字型或者田字形中的任意一种形状。
4.根据权利要求1所述的具有高散热性的板级扇出封装结构，其特征在于，所述载板的厚度为0.5～0.8mm。
5.根据权利要求1所述的具有高散热性的板级扇出封装结构，其特征在于，所述封装结构包括：
第二封装层，所述芯片封装于所述第二封装层内；
传输层和再布线层，位于所述第二封装层远离所述载板的一侧，所述传输层的一侧与所述芯片的I/O接口电性连接，另一侧通过铜柱与所述再布线层电性连接，所述再布线层具有焊盘区和非焊盘区；
阻焊层，所述阻焊层位于所述第二封装层远离所述载板的一侧并覆盖所述再布线层的非焊盘区和所述传输层外露于所述再布线层的区域；
金属凸块，所述金属凸块与所述再布线层的焊盘区焊接。
6.根据权利要求5所述的具有高散热性的板级扇出封装结构，其特征在于，所述传输层包括贴于所述第二封装层上的介电层和附着于所述介电层上的种子层，所述介电层沿其厚度方向具有使所述芯片的I/O接口外露的通孔，所述种子层延伸至所述通孔内与所述I/O接口电性连接。
7.根据权利要求6所述的具有高散热性的板级扇出封装结构，其特征在于，所述种子层包括位于所述第二封装层远离所述载板一侧的钛金属层和位于所述钛金属层上的铜金属层。
8.根据权利要求5至7任一项所述的具有高散热性的板级扇出封装结构，其特征在于，所述阻焊层为感光油墨层。
9.根据权利要求5至7任一项所述的具有高散热性的板级扇出封装结构，其特征在于，所述再布线层为至少一层。
10.根据权利要求5至7任一项所述的具有高散热性的板级扇出封装结构，其特征在于，所述第一封装层和所述第二封装层的材料相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921520104.XU CN210575901U (zh) | 2019-09-12 | 2019-09-12 | 具有高散热性的板级扇出封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921520104.XU CN210575901U (zh) | 2019-09-12 | 2019-09-12 | 具有高散热性的板级扇出封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210575901U true CN210575901U (zh) | 2020-05-19 |
Family
ID=70638482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921520104.XU Active CN210575901U (zh) | 2019-09-12 | 2019-09-12 | 具有高散热性的板级扇出封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210575901U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110517993A (zh) * | 2019-09-12 | 2019-11-29 | 广东佛智芯微电子技术研究有限公司 | 具有高散热性的板级扇出封装结构及其制备方法 |
-
2019
- 2019-09-12 CN CN201921520104.XU patent/CN210575901U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110517993A (zh) * | 2019-09-12 | 2019-11-29 | 广东佛智芯微电子技术研究有限公司 | 具有高散热性的板级扇出封装结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7138706B2 (en) | Semiconductor device and method for manufacturing the same | |
| US9472485B2 (en) | Hybrid thermal interface material for IC packages with integrated heat spreader | |
| US9040361B2 (en) | Chip scale package with electronic component received in encapsulant, and fabrication method thereof | |
| US9041211B2 (en) | Semiconductor package and method for manufacturing the semiconductor package embedded with semiconductor chip | |
| US7989942B2 (en) | IC package with capacitors disposed on an interposal layer | |
| US9922902B2 (en) | Semiconductor device and semiconductor package | |
| CN109494202B (zh) | 一种半导体芯片封装方法及封装结构 | |
| JP6605382B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2008270810A (ja) | ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ | |
| JP2003068931A (ja) | 半導体パッケージ及びその製造方法 | |
| KR20070045929A (ko) | 전자 부품 내장 기판 및 그 제조 방법 | |
| JP2008537355A (ja) | 金属薄片を利用した受動素子及び半導体パッケージの製造方法 | |
| US20120230001A1 (en) | Electronic device, portable electronic terminal, and method of manufacturing electronic device | |
| CN110571201A (zh) | 一种高散热扇出型三维异构双面塑封结构及其制备方法 | |
| JP4963879B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US11830786B2 (en) | Semiconductor package and method for manufacturing the same | |
| JP2006228897A (ja) | 半導体装置 | |
| US11450597B2 (en) | Semiconductor package substrate having heat dissipating metal sheet on solder pads, method for fabricating the same, and electronic package having the same | |
| CN210575901U (zh) | 具有高散热性的板级扇出封装结构 | |
| JP4887170B2 (ja) | 半導体装置の製造方法 | |
| CN210575902U (zh) | 一种高散热扇出型三维异构双面塑封结构 | |
| CN114464581A (zh) | 封装结构及其制造方法 | |
| US20220319950A1 (en) | Embedded lid for low cost and improved thermal performance | |
| JP2002033343A (ja) | 電子部品の製造方法 | |
| US20170018487A1 (en) | Thermal enhancement for quad flat no lead (qfn) packages |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of utility model: Board level fan out packaging structure with high heat dissipation Effective date of registration: 20201224 Granted publication date: 20200519 Pledgee: Guangdong Nanhai Rural Commercial Bank branch branch of Limited by Share Ltd. Pledgor: Guangdong fozhixin microelectronics technology research Co.,Ltd.|Guangdong Xinhua Microelectronics Technology Co.,Ltd. Registration number: Y2020980009995 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Granted publication date: 20200519 Pledgee: Guangdong Nanhai Rural Commercial Bank branch branch of Limited by Share Ltd. Pledgor: Guangdong Xinhua Microelectronics Technology Co.,Ltd.|Guangdong fozhixin microelectronics technology research Co.,Ltd. Registration number: Y2020980009995 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240307 Address after: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225 Patentee after: Guangdong fozhixin microelectronics technology research Co.,Ltd. Country or region after: China Address before: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225 Patentee before: Guangdong fozhixin microelectronics technology research Co.,Ltd. Country or region before: China Patentee before: Guangdong Xinhua Microelectronics Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right |