JP2003068931A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法

Info

Publication number
JP2003068931A
JP2003068931A JP2002230875A JP2002230875A JP2003068931A JP 2003068931 A JP2003068931 A JP 2003068931A JP 2002230875 A JP2002230875 A JP 2002230875A JP 2002230875 A JP2002230875 A JP 2002230875A JP 2003068931 A JP2003068931 A JP 2003068931A
Authority
JP
Japan
Prior art keywords
wiring board
reinforcing ring
semiconductor chip
adhesive
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002230875A
Other languages
English (en)
Inventor
Jong Bo Shim
鐘輔 沈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2003068931A publication Critical patent/JP2003068931A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 一度の接着剤塗布工程により、配線基板、補
強リング及び放熱板が順に貼付けられる半導体チップパ
ッケージ及びその製造方法を提供する。 【解決手段】 半導体パッケージ200は、配線基板1
20と、配線基板120にフリップチップボンディング
された半導体チップ110と、配線基板120に塗布さ
れた接着剤140と、配線基板120に貼付けられた補
強リング150と、補強リング150及び半導体チップ
110に貼付けられた放熱板170とを備える。補強リ
ング150は、半導体チップ110が露出した開放部1
52及び複数の貫通孔154を有する。TIM160
は、半導体チップ110の裏面に塗布されている。補強
リング150は、貫通孔154を介して補強リングの上
部面に延びた接着剤140により放熱板170に貼付け
られ、半導体チップ110は、TIM160により放熱
板170に貼付けられている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体製造の分野
に関するもので、より詳しくは、放熱板と配線基板の間
に補強リングが介在された半導体パッケージ及びその製
造方法に関するものである。
【0002】
【従来の技術】最近、電子産業は、軽量化、小型化、高
速化、多機能化、高性能化、高信頼化、及び低コスト化
が要求されている。このような要求を満足するために、
ボールグリッドアレイ(Ball Grid Array;以下、BG
Aと記す)パッケージが紹介された。BGAパッケージ
は、従来のプラスチックパッケージと比べて、回路基板
上の実装面積を縮小することができ、電気的特性が優れ
ているという長所を持っている。
【0003】従来のプラスチックパッケージがリードフ
レームを使用したのに対して、BGAパッケージは配線
基板を使用する。はんだボールのようなBGAパッケー
ジの外部端子を配線基板の全面に形成できるので、結合
された回路基板に対して高い実装密度が達成することが
できる。配線基板としては、印刷回路基板、セラミック
基板、または印刷回路テープ等を使用しても良い。配線
基板と半導体チップとの電気的連結が、主にワイヤーボ
ンディング法(wire bonding method)により行われた
が、最近、フリップチップボンディング法(flip chip
bonding method)が多く採択されている。その結果、高
出力(high power)及び高周波(high frequence)を要
する集積回路のスピードが向上した。
【0004】図1及び図2は、フリップチップボンディ
ングされた半導体チップ10を有する半導体パッケージ
100を示す。図1及び図2に示したように、半導体チ
ップ10は、電極バンプ12(図2参照)を用いて配線
基板20の上部面にフリップチップボンディングされて
いる。半導体チップ10と配線基板20の間のフリップ
チップボンディング領域は、アンダフィリング方法(un
derfill method)によりエポキシ樹脂30が充填されて
いる。接着剤42は、配線基板20の上部面の4つの角
部に塗布されている。補強リング50は、接着剤42に
より配線基板20の上部面に貼付けられている。補強リ
ング50は、フリップチップボンディングされた半導体
チップ10が露出するように、中央部に開放部52を有
する。接着剤44は、補強リング50の上部面の4つの
角部に塗布され、熱媒介物質(thermal interface mate
rial;以下、TIMと記す)60は、半導体チップ10
の裏面に塗布されている。放熱板70は、それぞれ、接
着剤44とTIM60により、補強リング50の上部面
と半導体チップ10の裏面に貼付けられている。はんだ
ボールのような複数の外部接続端子80(図2参照)
は、配線基板20の下部面に形成されている。外部接続
端子80は、配線基板20を介して半導体チップ10に
電気的に接続されている。
【0005】ここで、配線基板20の上部面に貼付けら
れた補強リング50は、配線基板20の反り(warpag
e)を防止し、半導体チップ10の裏面に放熱板70を
堅固に貼付ける役目をする。放熱板が補強リングを介さ
ず半導体チップの裏面に貼付けられる場合、放熱板と半
導体チップの裏面のTIMとの間に接着強度が十分でな
いため、放熱板は半導体チップの裏面から取り外される
おそれがある。しかしながら、配線基板20と放熱板7
0の間に補強リングを介在するためには、2つの段階、
即ち、配線基板20に補強リング50を貼付けるために
配線基板20の上部面に接着剤42を塗布する段階と、
補強リング50に放熱板70を貼付けるために補強リン
グ50の上部面に接着剤44を塗布する段階との別途の
工程により、接着剤42、44をそれぞれ塗布する必要
がある。従って、従来の半導体パッケージ100は、製
造工程が複雑という問題があった。
【0006】
【発明が解決しようとする課題】従って、本発明の目的
は、一度の接着剤塗布工程により、配線基板、補強リン
グ、及び放熱板を順に貼付けることを可能とする半導体
パッケージ及びその製造方法を提供することにある。
【0007】
【課題を解決するための手段】本発明によれば、半導体
パッケージは、配線基板と、配線基板にフリップチップ
ボンディングされる半導体チップと、配線基板に塗布さ
れる接着剤と、配線基板に貼付けられる補強リングと、
補強リング及び半導体チップに貼付けられる放熱板とを
備える。補強リングは、半導体チップが露出した開放
部、及び複数の貫通孔を有する。TIMは、半導体チッ
プの裏面に塗布されている。補強リングは、貫通孔を介
して補強リングの上部面に延びた接着剤により放熱板に
貼付けられ、半導体チップは、TIMにより放熱板に貼
付けられている。また、外部接続端子は、配線基板の下
部面に形成されている。
【0008】補強リングは、半導体チップと厚さが概ね
同一であり、接着剤は、配線基板の上部面の複数の領域
に塗布されている。貫通孔は、それぞれ接着剤の領域に
対応するように形成されている。貫通孔は、補強リング
の周縁に沿って形成されることが好ましい。
【0009】本発明の半導体パッケージの製造方法によ
れば、配線基板を用意する段階と、配線基板に半導体チ
ップをフリップチップボンディングする段階と、配線基
板に接着剤を塗布する段階と、配線基板に補強リングを
貼付ける段階とを含む。補強リングは、半導体チップが
露出した開放部、及び複数の貫通孔を有する。また、半
導体パッケージの製造方法は、半導体チップの裏面にT
IMを塗布する段階と、補強リング及び半導体チップに
放熱板を貼付ける段階と、配線基板の下部面に複数の外
部接続端子を形成する段階とをさらに含む。補強リング
は、貫通孔を介して補強リングの上部面に延びた接着剤
により放熱板に貼付けられ、半導体チップは、TIMに
より放熱板に貼付けられている。半導体パッケージの製
造方法は、半導体チップのフリップチップボンディング
段階の後、半導体チップと配線基板の間に高分子材料を
充填する段階をさらに含む。
【0010】
【発明の実施の形態】以下、添付の図面を参照して本発
明の実施例をより詳細に説明する。図3〜図8は、本発
明の一実施例による半導体パッケージの製造工程を説明
するための図である。
【0011】図3に示したように、本実施例の半導体パ
ッケージの製造段階は、配線基板120を用意する段階
から始まる。ここで、配線基板120は、回路パターン
が形成された回路基板である。配線基板120として、
印刷回路基板、セラミック基板、印刷回路テープ等を使
用しても良い。配線基板120の厚さは、0.4mm〜
1.2mmが好ましい。
【0012】半導体チップ110は、配線基板120の
上部面に実装されている。この半導体チップ110の実
装段階は、半導体チップ110をフリップチップボンデ
ィングにより配線基板120にボンディングする段階
と、フリップチップボンディング領域をエポキシ樹脂1
30で充填する段階とを含んでいる。電極バッド(図5
の112)を有する半導体チップ110の活性面は、フ
ラックスディッピング(flux dipping)され、配線基板
120の上部面に実装されている。半導体チップ110
は、350℃〜360℃で約100秒間リフローを進行
して配線基板120にフリップチップボンディングす
る。その後、フリップチップボンディング領域は、アン
ダフィリング方法によってエポキシ樹脂130を充填
し、70℃〜100℃で約180秒間硬化する。本実施
例による半導体チップ110の厚さは約720μmであ
り、フリップチップボンディング領域の高さは約80μ
mであることが好ましい。
【0013】次いで、図4及び図5に示したように、補
強リング150が貼付けられている。接着剤140は、
配線基板120の上部面に不連続的に塗布され、補強リ
ング150は、接着剤140により配線基板120の上
部面に貼付けられている。ここで、接着剤140は、配
線基板120の上部面の4つの角部にL字状に塗布され
ている。接着剤140は、非導電性接着剤、例えば熱硬
化性シリコン接着剤またはエポキシ接着剤である。接着
剤140として、熱硬化性シリコン接着剤を使用するこ
とが好ましい。熱硬化性シリコン接着剤は、配線基板1
20と補強リング150の間に優れた接着力を付与し、
かつ配線基板120と補強リング150間の熱膨張係数
(CTE)の差によるストレスを吸収する緩衝材(buff
er)としての役目を果たす。
【0014】補強リング150は、鉄−合金または銅−
合金からなる四角リング状の金属板である。補強リング
150は、配線基板120の反りを防止し、半導体チッ
プ110の裏面に放熱板170(図7)を堅固に貼付け
る役目をする。補強リング150は、中心部にフリップ
チップボンディングされた半導体チップ110より大き
い開放部152及び貫通孔を有する。貫通孔154は、
配線基板120の上部面の接着剤140に対応する所定
の形状、例えばL字状である。貫通孔154は、接着剤
140よりサイズが小さいので、ボンディングのために
補強リング150を配線基板120に押し付けると、接
着剤140は貫通孔154を介して補強リング150の
上部面に延びる。補強リング150が配線基板120の
上部面に貼付けられ、これによって半導体シップ110
が補強リング150の開放部152を介して露出する。
【0015】補強リング150の上部面及び半導体チッ
プ110の裏面に放熱板170(図7)を堅固に貼付け
るために、補強リング150の上部面を半導体チップ1
10の裏面と同一面に位置させることが好ましい。例え
ば、本発明の実施例において、半導体チップ110の高
さは約800μmであり、接着剤140の厚さは約50
μm〜100μmであるので、補強リング150は約7
00μm〜750μmの厚さを有することが好ましい。
しかしながら、熱媒介物質160(図6)が半導体チッ
プ110の裏面に形成されている場合、補強リング15
0の上部面に接着剤が延びるため、補強リング150の
上部面と半導体チップ110の裏面との間の僅かな差異
は、接着剤または熱媒介物質の厚さを調節することによ
り補償することができる。
【0016】図6に示したように、熱伝導性の良好な熱
媒介物質160が、半導体チップ110の裏面に塗布さ
れている。図7に示したように、放熱板170が、補強
リング150の上部面及び半導体チップ110の裏面に
貼付けられている。すなわち、放熱板170は、貫通孔
154を介して補強リングの上部面に延びた接着剤14
0及び半導体チップ110の裏面の熱媒介物質160に
貼付けられている。放熱板170は、熱伝導性の良好な
銅または銅−合金からなり、0.5mm〜1.0mmの
厚さを有する。その後、接着剤140及びTIM160
は、100℃〜150℃の温度で約1時間硬化される。
【0017】配線基板120の上部面に塗布された接着
剤140は、補強リング150の下向き押圧力により、
貫通孔154を介して補強リング150の上部面に部分
的に延びるので、放熱板170を補強リング150に貼
付けるのに使用される。従って、本発明の一実施例によ
る製造方法は、従来の補強リングの上部面に接着剤を塗
布する段階を省略することができる。
【0018】図8に示したように、はんだボールのよう
な複数の外部接続端子180は、配線基板120の下部
面に形成されている。はんだボールは、例えばメッキ、
ボール配置(ball placement)、ステンシルプリンティ
ング(stencil printing)及びその後のリフロー工程の
多様な方法により形成することができる。外部接続端子
180の高さは、約0.5mm〜0.6mmであること
が好ましい。
【0019】上述した本発明の実施例では、L字状の貫
通孔154を有する補強リング150が使用されたが、
図9及び図10に示したように、多様な形状の貫通孔2
54、354を有する他の補強リング250、350を
使用してもいい。例えば、図9の補強リング250は、
長方形状の貫通孔254が4つの角部に形成されてお
り、図10の補強リング350は円形の貫通孔354が
4つの角部に形成されている。また、各貫通孔254、
354は、接着剤240、340よりサイズが小さい。
接着剤240、340は、図9及び図10において点線
で表示している。貫通孔は、いろいろな応用及び変形が
可能である。
【0020】本発明は、本発明の技術的思想から逸脱す
ることなく、他の種々の形態で実施することができる。
前述の実施例は、あくまでも、本発明の技術内容を明ら
かにするものであって、そのような具体例のみに限定し
て狭義に解釈されるべきものではなく、本発明の精神と
特許請求の範囲内で、いろいろと変更して実施すること
ができるものである。
【0021】
【発明の効果】以上説明したように、本発明によれば、
配線基板の上部面に塗布された接着剤は、補強リングの
下向き押圧力により、補強リングの貫通孔を介して補強
リングの上部面に部分的に延び、それによって放熱板を
補強リングに貼付けるのに使用することができる。従っ
て、補強リング及び放熱板は、配線基板上に一度の接着
剤塗布工程により順に貼付けられる。また、補強リング
の貫通孔は、ロッキングホール(locking hole)として
機能するので、配線基板と補強リングとの間、及び補強
リングと放熱板との間を堅固に結合することができる。
【図面の簡単な説明】
【図1】従来の半導体パッケージを示す概略斜視図であ
る。
【図2】図1の2−2線で切断した断面図である。
【図3】本発明の一実施例による半導体パッケージの配
線基板に実装された半導体チップを示す概略斜視図であ
る。
【図4】本発明の一実施例による半導体パッケージの補
強リングと配線基板とを結合する状態を示す斜視図であ
る。
【図5】図4の5−5線で切断した断面図である。
【図6】本発明の一実施例による半導体チップパッケー
ジを示す断面図であって、熱媒介物質及び配線基板を示
す図である。
【図7】本発明の一実施例による半導体チップパッケー
ジを示す断面図であって、放熱板及び配線基板を示す図
である。
【図8】本発明の一実施例による半導体チップパッケー
ジを示す断面図であって、はんだボール及び配線基板を
示す図である。
【図9】本発明の他の実施例による半導体チップパッケ
ージの補強リングを示す概略平面図である。
【図10】本発明のさらに他の実施例による半導体チッ
プパッケージの補強リングを示す概略平面図である。
【符号の説明】
110 半導体チップ 112 電極バンプ 120 配線基板 130 エポキシ樹脂 140 接着剤 150、250、350 補強リング 152、252、352 開放部 160 熱媒介物質 170 放熱板 180 外部接続端子 200 半導体パッケージ 154、254、354 貫通孔

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 上部面及び下部面を有する配線基板と、 前記配線基板の上部面にフリップチップボンディングさ
    れる表面及び裏面を有する半導体チップと、 前記配線基板の上部面に塗布される接着剤と、 前記配線基板の上部面に貼付けられ、前記半導体チップ
    が露出した開放部及び複数の貫通孔を有する補強リング
    と、 前記半導体チップの裏面に塗布される熱媒介物質と、 前記補強リング及び前記半導体チップに貼付けられる放
    熱板と、 前記配線基板の下部面に位置する複数の外部接続端子と
    を備え、 前記補強リングは、貫通孔を介して補強リングの上部面
    に延びた接着剤により放熱板に貼付けられ、前記半導体
    チップは、熱媒介物質により放熱板に貼付けられている
    ことを特徴とする半導体パッケージ。
  2. 【請求項2】 前記補強リングは、前記半導体チップと
    厚さが概ね同一であることを特徴とする請求項1に記載
    の半導体パッケージ。
  3. 【請求項3】 前記接着剤は、前記配線基板の上部面の
    複数の領域に塗布され、前記貫通孔は、それぞれ前記接
    着剤の領域に対応するように形成されていることを特徴
    とする請求項2に記載の半導体パッケージ。
  4. 【請求項4】 前記貫通孔は、前記補強リングの周縁に
    沿って形成されていることを特徴とする請求項3に記載
    の半導体パッケージ。
  5. 【請求項5】 上部面及び下部面を有する配線基板を用
    意する段階と、 前記配線基板の上部面に半導体チップをフリップチップ
    ボンディングする段階と、 前記配線基板の上部面に接着剤を塗布する段階と、 前記配線基板の上部面に、前記半導体チップが露出した
    開放部及び複数の貫通孔を有する補強リングを貼付ける
    段階と、 前記半導体チップの裏面に熱媒介物質を塗布する段階
    と、 前記補強リング及び前記半導体チップに放熱板を貼付け
    る段階と、 前記配線基板の下部面に複数の外部接続端子を形成する
    段階とを含み、 前記補強リングは、貫通孔を介して補強リングの上部面
    に延びた接着剤により放熱板に貼付けられ、前記半導体
    チップは、熱媒介物質により放熱板に貼付けられること
    を特徴とする半導体パッケージの製造方法。
  6. 【請求項6】 前記半導体チップのフリップチップボン
    ディングする段階の後、前記半導体チップと前記配線基
    板の間に高分子材料を充填する段階をさらに含むことを
    特徴とする請求項5に記載の半導体パッケージの製造方
    法。
  7. 【請求項7】 前記補強リングは、前記フリップチップ
    ボンディングされた半導体チップと厚さが概ね同一であ
    ることを特徴とする請求項5に記載の半導体パッケージ
    の製造方法。
  8. 【請求項8】 前記接着剤は、前記配線基板の上部面の
    複数の領域に塗布され、前記貫通孔は、それぞれ前記接
    着剤の領域に対応するように形成されていることを特徴
    とする請求項5に記載の半導体パッケージの製造方法。
  9. 【請求項9】 前記貫通孔は、前記補強リングの周縁に
    沿って形成されていることを特徴とする請求項8に記載
    の半導体パッケージの製造方法。
JP2002230875A 2001-08-09 2002-08-08 半導体パッケージ及びその製造方法 Pending JP2003068931A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0047910A KR100394809B1 (ko) 2001-08-09 2001-08-09 반도체 패키지 및 그 제조 방법
KR2001-47910 2001-08-09

Publications (1)

Publication Number Publication Date
JP2003068931A true JP2003068931A (ja) 2003-03-07

Family

ID=19713017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002230875A Pending JP2003068931A (ja) 2001-08-09 2002-08-08 半導体パッケージ及びその製造方法

Country Status (3)

Country Link
US (1) US7211889B2 (ja)
JP (1) JP2003068931A (ja)
KR (1) KR100394809B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014063921A (ja) * 2012-09-21 2014-04-10 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法並びに電子装置及びその製造方法
US10840192B1 (en) 2016-01-07 2020-11-17 Xilinx, Inc. Stacked silicon package assembly having enhanced stiffener
JPWO2020045241A1 (ja) * 2018-08-31 2021-08-10 富士フイルム株式会社 撮像ユニット及び撮像装置

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825556B2 (en) * 2002-10-15 2004-11-30 Lsi Logic Corporation Integrated circuit package design with non-orthogonal die cut out
US7094966B2 (en) * 2002-10-22 2006-08-22 International Business Machines Corporation Packaging integrated circuits with adhesive posts
TWI315094B (en) * 2003-04-25 2009-09-21 Advanced Semiconductor Eng Flip chip package
TWI247395B (en) * 2004-03-09 2006-01-11 Siliconware Precision Industries Co Ltd Semiconductor package with heatsink and method for fabricating the same and stiffener
KR100765478B1 (ko) * 2005-08-12 2007-10-09 삼성전자주식회사 구멍이 형성된 테이프 배선기판과, 그를 이용한 테이프패키지 및 평판 표시 장치
US8174114B2 (en) * 2005-12-15 2012-05-08 Taiwan Semiconductor Manufacturing Go. Ltd. Semiconductor package structure with constraint stiffener for cleaning and underfilling efficiency
TWI309879B (en) * 2006-08-21 2009-05-11 Advanced Semiconductor Eng Reinforced package and the stiffener thereof
KR101072420B1 (ko) * 2007-02-27 2011-10-11 후지쯔 가부시끼가이샤 프린트 기판 유닛 및 반도체 패키지
US20080237855A1 (en) * 2007-03-28 2008-10-02 Powertech Technology Inc. Ball grid array package and its substrate
JP5224784B2 (ja) * 2007-11-08 2013-07-03 新光電気工業株式会社 配線基板及びその製造方法
KR100963617B1 (ko) 2007-11-30 2010-06-16 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
US8017436B1 (en) 2007-12-10 2011-09-13 Amkor Technology, Inc. Thin substrate fabrication method and structure
US8952511B2 (en) * 2007-12-18 2015-02-10 Intel Corporation Integrated circuit package having bottom-side stiffener
US7605018B2 (en) * 2008-01-04 2009-10-20 Powertech Technology Inc. Method for forming a die-attach layer during semiconductor packaging processes
US7968999B2 (en) * 2008-02-28 2011-06-28 Lsi Corporation Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive
US8259454B2 (en) * 2008-04-14 2012-09-04 General Electric Company Interconnect structure including hybrid frame panel
US8115303B2 (en) * 2008-05-13 2012-02-14 International Business Machines Corporation Semiconductor package structures having liquid coolers integrated with first level chip package modules
US20090321925A1 (en) * 2008-06-30 2009-12-31 Gealer Charles A Injection molded metal ic package stiffener and package-to-package interconnect frame
US7842541B1 (en) * 2008-09-24 2010-11-30 Amkor Technology, Inc. Ultra thin package and fabrication method
US20110084375A1 (en) * 2009-10-13 2011-04-14 Freescale Semiconductor, Inc Semiconductor device package with integrated stand-off
US8237275B2 (en) 2010-06-21 2012-08-07 Aeroflex Colorado Springs Inc. Tungsten stiffener for flexible substrate assembly
US8679900B2 (en) 2011-12-14 2014-03-25 Stats Chippac Ltd. Integrated circuit packaging system with heat conduction and method of manufacture thereof
US8786075B1 (en) * 2012-04-27 2014-07-22 Amkor Technology, Inc. Electrical circuit with component-accommodating lid
US9385091B2 (en) 2013-03-08 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcement structure and method for controlling warpage of chip mounted on substrate
US10032692B2 (en) 2013-03-12 2018-07-24 Nvidia Corporation Semiconductor package structure
US9355966B2 (en) * 2013-07-08 2016-05-31 Avago Technologies General Ip (Singapore) Pte. Ltd. Substrate warpage control using external frame stiffener
US9760132B2 (en) * 2013-09-19 2017-09-12 Nvidia Corporation Stiffening electronic packages by disposing a stiffener ring between substrate center area and conductive pad
US10020236B2 (en) 2014-03-14 2018-07-10 Taiwan Semiconductar Manufacturing Campany Dam for three-dimensional integrated circuit
KR102243287B1 (ko) 2014-10-15 2021-04-23 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US10163816B2 (en) 2016-06-13 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with lid
WO2019066801A1 (en) * 2017-09-27 2019-04-04 Intel Corporation INTEGRATED CIRCUIT BOXES WITH PATTERNED PROTECTIVE MATERIAL
KR102419893B1 (ko) * 2018-01-15 2022-07-12 삼성전자주식회사 보호 부재를 가지는 인쇄 회로 기판 및 이를 포함하는 반도체 패키지 제조 방법
KR20220007246A (ko) * 2020-07-10 2022-01-18 삼성전자주식회사 반도체 패키지
KR20220008097A (ko) * 2020-07-13 2022-01-20 삼성전자주식회사 반도체 패키지
US11699668B2 (en) * 2021-05-12 2023-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package having warpage control and method of forming the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284097A (ja) * 1998-03-30 1999-10-15 Fujitsu Ltd 半導体装置
US6051888A (en) * 1997-04-07 2000-04-18 Texas Instruments Incorporated Semiconductor package and method for increased thermal dissipation of flip-chip semiconductor package
JP2961094B2 (ja) * 1997-12-08 1999-10-12 住友商事株式会社 集積回路チップを搭載した半導体基板を覆う放熱用成形板
JP3219043B2 (ja) * 1998-01-07 2001-10-15 日本電気株式会社 半導体装置のパッケージ方法および半導体装置
US6224711B1 (en) * 1998-08-25 2001-05-01 International Business Machines Corporation Assembly process for flip chip package having a low stress chip and resulting structure
JP3395164B2 (ja) * 1998-11-05 2003-04-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014063921A (ja) * 2012-09-21 2014-04-10 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法並びに電子装置及びその製造方法
US10840192B1 (en) 2016-01-07 2020-11-17 Xilinx, Inc. Stacked silicon package assembly having enhanced stiffener
JPWO2020045241A1 (ja) * 2018-08-31 2021-08-10 富士フイルム株式会社 撮像ユニット及び撮像装置
JP6990317B2 (ja) 2018-08-31 2022-01-12 富士フイルム株式会社 撮像ユニット及び撮像装置

Also Published As

Publication number Publication date
US20030030140A1 (en) 2003-02-13
US7211889B2 (en) 2007-05-01
KR20030013737A (ko) 2003-02-15
KR100394809B1 (ko) 2003-08-14

Similar Documents

Publication Publication Date Title
JP2003068931A (ja) 半導体パッケージ及びその製造方法
TWI529878B (zh) 集成電路封裝件及其裝配方法
JP3679786B2 (ja) 半導体装置の製造方法
US6262489B1 (en) Flip chip with backside electrical contact and assembly and method therefor
US7566591B2 (en) Method and system for secure heat sink attachment on semiconductor devices with macroscopic uneven surface features
US5610442A (en) Semiconductor device package fabrication method and apparatus
US6756684B2 (en) Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same
WO2006132151A1 (ja) インタポーザおよび半導体装置
JPH0964099A (ja) 半導体装置及びその実装構造
KR20020018133A (ko) 전자 장치 및 그 제조 방법
JPH09298255A (ja) セラミック回路基板及びこれを用いた半導体装置
JP3565090B2 (ja) 半導体装置の製造方法
EP1571706A1 (en) Electronic device
KR20090019751A (ko) 반도체 장치 및 그 제조 방법
JP2003347354A (ja) 半導体装置の製造方法及び半導体装置及び半導体装置ユニット
JP2000200870A (ja) 半導体装置およびその製造方法
CN210575901U (zh) 具有高散热性的板级扇出封装结构
TW417265B (en) Low-cost surface-mount compatible land-grid array (lga) chips cale package (csp) for packaging solder-bumped flip chips
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
JPS61137349A (ja) 半導体装置
JP2001144215A (ja) フリップチップ実装体
JPH10256413A (ja) 半導体パッケージ
JP2005216878A (ja) 半導体パッケージ及びその実装構造
KR19980046821A (ko) 히트싱크가 부착된 볼 그리드 어레이(Ball Grid Array; BGA) 반도체 패키지의 구조 및 제조방법
JPH11274360A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080716

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090610