JPS61137349A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61137349A
JPS61137349A JP59260142A JP26014284A JPS61137349A JP S61137349 A JPS61137349 A JP S61137349A JP 59260142 A JP59260142 A JP 59260142A JP 26014284 A JP26014284 A JP 26014284A JP S61137349 A JPS61137349 A JP S61137349A
Authority
JP
Japan
Prior art keywords
substrate
chip
epoxy resin
semiconductor device
thermally conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59260142A
Other languages
English (en)
Inventor
Megumi Sakamaki
坂巻　恵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59260142A priority Critical patent/JPS61137349A/ja
Publication of JPS61137349A publication Critical patent/JPS61137349A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体素子を基板に実装した半導体装置に係り
、その実装構造の改良に関する。
〔発明の技術的背景〕
近時、電子様器の小形、軽量化に伴い、混成集積回路（
ハイブリッドＩＣ）が多く使用されるようになってきた
。この混成集積回路は、一般にアルミナなどよりなる絶
縁基板に導体材料や抵抗材料等を印刷してこれを焼成す
ることにより厚ｍＷ板をつくり、この厚膜基板の上記導
体ランドに、リード線のないチップタイプの受動素子や
能動素子等の半導体素子を半田付けして構成されている
。
昨今は印刷、焼成してなる厚膜基板に限らず、ガラスエ
ポキシ樹脂あるいはポリイミド樹脂などの絶縁基板上に
銅箔のエツチングパターンを施してなるプリント基板に
、上記チップタイプの素子が使われ高密度化されるよう
になり゛′ハイブリッドという言葉はより広く用いられ
るよう゛になってきている。
高密度実装の傾向としては、半導体素子を例にとると、
パッケージングがデュアルインライン型からフラットタ
イプへと小形、薄形に代わってきているが、ざらにこれ
に代わってペアチップを直接ワイヤーボンディングによ
って実装することが試みられ、高密度化に大きく寄与し
ている。
第５図および第６図に従来の、アルミナ基板にペアチッ
プをマウントし、ワイヤーボンディングした構造を示す
。５０はアルミナ基板であり、その−側面に予め、導体
パターン５１．１ｃベアチツプ６０のダイボンディング
用パッド５２およびワイヤーボンディング用バッド５３
を印刷、焼成して構成しである。上記ダイボンディング
用パッド５２にＩＣペアチップ６０を接着（ダイボンデ
ィング）し、このＩＣペアチップ６０と上記ワイヤーボ
ンディング用バッド５３の間にワイヤー６１を接続（ボ
ンディング）する。この後、ＩＣペアチップ６０および
ワイヤー６１をエポキシ樹脂などのコーティング材６２
により封止する。
なお、第６図はコーティング材６２によるモールド封上
前の状態を示す上面図であり、ワイヤー６１は省略しで
ある。
ＩＣペアチップ６０をダイボンディング用パッド５２に
接着する場合には、アルミナ基板５０を４００℃程度に
加熱しておき、ＡＵよりなるダイボンディング用パッド
５２と８１ベアチツプ６０の裏面を接触させておいて振
動させると、Ａｕ−８：の共晶が生じ、この共晶合金が
全面に成長して接着が行われる。このような共晶合金接
着方法の他に、ＡＱまたはＡＵ粉末を含むエポキシ系導
電性接着剤または半田により接着する方法を採用する場
合もある。
〔背景技術の問題点〕
ところで、半導体素子は使用中に素子自身が発熱する性
質を持つ。殊にチップ自身の高集積化とマルチチップ化
によりチップからの発熱は増大する傾向にあり、高密度
実装の流れの中においては、チップの発熱に対していか
に対処するかが大きな問題となってきた。
上記従来の構造の場合、ＩＣペアチップ６０が比較的熱
伝導率の低いエポキシ樹脂６２によりモールドされてい
るため、エポキシ樹脂６２を通じて放熱されることは期
待できない。したがって、ペアチップ６０の裏面よりパ
ッド５２を通じてアルミナ基板５０側に放熱される。し
かしながら、アルミナ基板５０はエポキシ樹脂６２より
熱伝導率は高いが、増大する発熱量に対して有効な放熱
面として活用できない不具合がある。
基板を、たとえばＢｅＯあるいはＡＩＮなどの高熱伝導
性材料、もしくはホーローなどの絶縁被膜を施した金属
基板で構成することも考えられるが、このようにすると
材料費が極めて高くなり、かつ加工工程の増加を招く欠
点がある。
〔発明の目的） 本発明は上記の事情に着目してなされたもので、その目
的とするのは、熱伝導率に浸れた高価な基板を用いるこ
となく、チップの放熱が効果的に行われる半導体装置を
提供しようとりるものである。
〔発明の概要〕
本発明は上記目的を達成するため、基板の半導体素子実
装部に一側面から他側面に貫通する開口部を設け、上記
基板の一側面に配置された上記半導体素子に接触する熱
伝導体を上記開口部を貫通させて他側面に臨ませるよう
にし、この熱伝導体によって半導体素子に発生する熱を
基板の他側面側に熱伝導して放熱させるようにしたこと
を特徴とする。
〔発明の実施例〕 以下本発明を、第１図に示す一実施例にもとづき説明す
る。
図において１はガラスエポキシ樹脂よりなる基板であり
、このガラスエポキシ基板１の表面には、導体パターン
２・・・およびワイヤーボンディング用バッド３・・・
が銅箔のエツチング方法により形成されている。また、
ガラスエポキシ基板１には、ＩＣペアチップ４を実装す
る位置に、ＩＣペアチップ４の裏面側面積より若干小さ
な開口部５が形成され、この開口部５はガラスエポキシ
基板１の表面から裏面に貫通している。
この開口部５に対向して上記ＩＣベアチップ４がガラス
エポキシ基板１の表面に載置され、接着剤で仮止めする
。
しかる後、基板１の裏面側より熱伝導性に優れた熱伝導
体、たとえば熱伝導性エポキシ樹脂７のペーストをディ
スペンサーなどにより開口部５へ充填する。この熱伝導
性エポキシ樹脂７は開口部５を埋めるとともに、一端側
はＩＣペアチップ４の裏面に接着し、かつ他端側は基板
１の裏面側にはみ出す。これによりＩＣベアチップ４は
上記熱伝導性エポキシ樹脂１によつ（［ｌｉｌにダイボ
ンディングされる。
この後、ＩＣペアチップ４と上記ワイヤーボンディング
用パッド３・・・の間にワイヤー８・・・を接続（ボン
ディング）し、さらに、ＩＣペアチップ４およびワイヤ
ー８・・・をエポキシ樹脂などのコーティング材９によ
り封止する。
このようにして構成された実施例の半導体装置は、使用
中にＩＣペアチップ４が発熱すると、この熱は熱伝導性
に優れた熱伝導体、すなわち熱伝導性エポキシ樹脂７に
伝達され、基板１の裏面に露出している熱伝導性エポキ
シ樹脂７の表面から放出される。この結果、ＩＣペアチ
ップ４の過熱が防止される。
ちなみに、ガラスエポキシ樹脂よりなる基板１の熱伝導
率は、７Ｘ１０４〜１５×１０４　Ｃａ１／５ｅｃ−α
・℃であるが、これに対して市販の熱伝導性エポキシ樹
脂γは熱伝導率が、１０′２〜１０’　　ｃａｌ／ｓｅ
ｃ−ｃｍ−”ＣＴ：あり、熱伝導性エポキシ樹脂がはる
かに熱伝導性に浸れているので、放熱作用が良好に行わ
れることが判る。
第２図に示す本発明の他の実施例では、熱伝導性エポキ
シ樹脂７の裏面側端面に、複数のフィン２０・・・を持
つ放熱板２１を接合したものであり、このようにすると
放熱面積・がさらに増大するので。
ＩＣペアチップ４の過熱を一層抑止することができる。
第３図および第４図に示す本発明のさらに他の実施例で
は、フレキシブル基板への応用例を示しポリイミド樹脂
などよりなるフィルム状基板３０の裏面に導体ランド３
１が設けられている。ＩＣペアチップ４をダイボンディ
ングする熱伝導性エポキシ樹脂７は、裏面側において導
体ランド３１に接触させられている。
したがって、このものでは、熱伝導性エポキシ樹脂７に
伝えられた熱が熱伝導性エポキシ樹脂１自身で放熱され
るとともに、導体ランド３１を通じても放熱させること
ができる。
なお、アルミナ基板においては、アルミナの熱伝導率が
、１０’　　ｃａｌ／ｓｅｃ　−（ｙｎ−℃程度テアリ
、前記熱伝導性エポキシ樹脂７の熱伝導率と大差ないが
、熱伝導性エポキシ樹脂１に代わって半田などのざらに
熱伝導性に優れた熱伝導体を用いることにより放熱を高
めることが可能であり、かつ第２図のような放熱板２１
を使用することにより一層放熱を高めることも可能とな
る。
なお、上記各実施例では、熱伝導性エポキシ樹脂゛７な
どの熱伝導体によりＩＣペアチップ４をガラスエポキシ
基板１にダイボンディングするようにしたが、本発明は
これに限らず、ＩＣベアチップのダイボンディングは熱
伝導性エポキシ樹脂７とは別の接着剤もしくは接着方法
によりマウントするようにしてもよい。
〔発明の効果〕
以上説明したように本発明によると、基板の半導体素子
実装部に一側面から他側面に貫通する開口部を設け、上
記基板の一側面に配置された上記半導体素子に接触する
熱伝導体を上記開口部を貫通させて他側面に臨ませるよ
うにしたから、この熱伝導体によって半導体素子に発生
する熱を基板の他側面側に熱伝導して放熱させることが
できる。
したがって半導体素子の過熱が防止され、熱劣化や誤作
動あるいは損傷が解消される。しかもこのものであれば
、熱伝導性に優れた高価な基板を使用する必要がないの
で安価に構成できる利点もある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す断面図、第２図は本発
明の他の実施例を示す断面図、第３図はざらに本発明の
他の実施例を示す断面図、第４図はその下面側を示す平
面図、第５図および第６図は従来の構造を示し、第５図
は断面図、第６図は上面側を示す平面図である。 １・・・基板、４・・・ＴＣベアチップ（半導体素子）
、５・・・開口部、７・・・熱伝導性エポキシ樹脂（熱
伝導体）、９・・・コーティング材、２１・・・放熱板
。 出願人代理人　弁理士　鈴江武彦 第１　図 第２図 第３　図 第５　図 第６図

Claims (4)

    【特許請求の範囲】
  1. （１）基板の一側面に半導体素子を実装し、この半導体
    素子をコーティング材で封止した半導体装置において、
    上記基板の半導体素子実装部に一側面から他側面に貫通
    する開口部を設け、この開口部に上記基板よりも熱伝導
    性に優れた熱伝導体を装着し、この熱伝導体は上記基板
    の一側面に配置された上記半導体素子に接触するととも
    に上記開口部を貫通させて上記基板の他側面に臨ませた
    ことを特徴とする半導体装置。
  2. （２）上記熱伝導体により半導体素子を基板にダイボン
    ディングしたことを特徴とする特許請求の範囲第１項記
    載の半導体装置。
  3. （３）上記熱伝導体は熱伝導性樹脂であることを特徴と
    する特許請求の範囲第１項または第２項記載の半導体装
    置。
  4. （４）上記基板はフィルム状基板であることを特徴とす
    る特許請求の範囲第１項または第２項もしくは第３項記
    載の半導体装置。
JP59260142A 1984-12-10 1984-12-10 半導体装置 Pending JPS61137349A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59260142A JPS61137349A (ja) 1984-12-10 1984-12-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59260142A JPS61137349A (ja) 1984-12-10 1984-12-10 半導体装置

Publications (1)

Publication Number Publication Date
JPS61137349A true JPS61137349A (ja) 1986-06-25

Family

ID=17343884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59260142A Pending JPS61137349A (ja) 1984-12-10 1984-12-10 半導体装置

Country Status (1)

Country Link
JP (1) JPS61137349A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4974057A (en) * 1986-10-31 1990-11-27 Texas Instruments Incorporated Semiconductor device package with circuit board and resin
JPH02307251A (ja) * 1989-05-22 1990-12-20 Nec Corp 樹脂封止型半導体装置
JPH0460960U (ja) * 1990-10-05 1992-05-26
JP2007059894A (ja) * 2005-07-27 2007-03-08 Showa Denko Kk 発光ダイオード素子搭載光源
CN100459110C (zh) * 2004-02-12 2009-02-04 冲电气工业株式会社 电子部件安装用衬底和半导体器件
WO2016047370A1 (ja) * 2014-09-22 2016-03-31 リボンディスプレイジャパン株式会社 電子部品の回路基板構造

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4974057A (en) * 1986-10-31 1990-11-27 Texas Instruments Incorporated Semiconductor device package with circuit board and resin
JPH02307251A (ja) * 1989-05-22 1990-12-20 Nec Corp 樹脂封止型半導体装置
JPH0460960U (ja) * 1990-10-05 1992-05-26
CN100459110C (zh) * 2004-02-12 2009-02-04 冲电气工业株式会社 电子部件安装用衬底和半导体器件
JP2007059894A (ja) * 2005-07-27 2007-03-08 Showa Denko Kk 発光ダイオード素子搭載光源
WO2016047370A1 (ja) * 2014-09-22 2016-03-31 リボンディスプレイジャパン株式会社 電子部品の回路基板構造
JP2016063183A (ja) * 2014-09-22 2016-04-25 リボンディスプレイジャパン株式会社 電子部品の回路基板構造

Similar Documents

Publication Publication Date Title
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US6395582B1 (en) Methods for forming ground vias in semiconductor packages
JP3549294B2 (ja) 半導体装置及びその実装構造
JPH07254668A (ja) 高熱放出用の半導体パッケージ
JP2001520460A (ja) マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造
US6323065B1 (en) Methods for manufacturing ball grid array assembly semiconductor packages
JP2003068931A (ja) 半導体パッケージ及びその製造方法
JPH0917919A (ja) 半導体装置
JPH0774282A (ja) 半導体装置
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
JPS6042620B2 (ja) 半導体装置の封止体
JP3312611B2 (ja) フィルムキャリア型半導体装置
JPS61137349A (ja) 半導体装置
GB2370687A (en) An integrated circuit package
JPH08330355A (ja) 半導体装置
JP3314574B2 (ja) 半導体装置の製造方法
US6265769B1 (en) Double-sided chip mount package
JPH10256413A (ja) 半導体パッケージ
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP4371238B2 (ja) 半導体装置
JP2004072113A (ja) 熱的に強化された集積回路パッケージ
JPH0878616A (ja) マルチチップ・モジュール
JP3378680B2 (ja) 半導体パッケージ
JPS6211014Y2 (ja)