JP4371238B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4371238B2
JP4371238B2 JP2006175241A JP2006175241A JP4371238B2 JP 4371238 B2 JP4371238 B2 JP 4371238B2 JP 2006175241 A JP2006175241 A JP 2006175241A JP 2006175241 A JP2006175241 A JP 2006175241A JP 4371238 B2 JP4371238 B2 JP 4371238B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
package substrate
insulating
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006175241A
Other languages
English (en)
Other versions
JP2006253731A (ja
Inventor
善造 小田
忠 込山
敏紀 中山
治 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006175241A priority Critical patent/JP4371238B2/ja
Publication of JP2006253731A publication Critical patent/JP2006253731A/ja
Application granted granted Critical
Publication of JP4371238B2 publication Critical patent/JP4371238B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

本発明は、半導体装置に関する。
従来の半導体装置は、一般に、プリント基板（基板）に半導体チップが接着剤により接着され、基板に形成された回路パターンと半導体チップの電極とがワイヤボンディングされ、半導体チップがエポキシなどの熱硬化性樹脂によって封止された構造をしている。
そして、半導体チップの裏面をグランド電位として利用したり、半導体チップから発生する熱の効率的な放散を図るために、導電性および熱伝導性の良い銅を箔状に用いたダイパッドに半導体チップを固着した半導体装置がある。
しかし、このような半導体装置は、接着剤としてエポキシ樹脂に銀の微粉末をフィラーとして添加した導電ペーストを使用しているため、絶縁ペーストに比較して接着力が低下している。したがって、充分な接着力が得られず、半導体チップがダイパッドから剥離するおそれがあった。
また、近年は、半導体装置の高速化、高密度化による半導体チップの発熱量の増大に伴い、より熱放散性を向上するために、半導体チップを固着するパッケージの基板を銅板によって形成した半導体装置が開発されている。
このような半導体装置によれば、半導体チップを銅板に直接接着しているため、電子装置のプリント基板にリフローする際などに、半導体チップと銅板との熱膨張係数の相違によって、半導体チップが剥離することがある。すなわち、半導体チップを構成しているケイ素（シリコン）の線膨張率は約２．４×１０−６／ｄｅｇであり、銅の線膨張率は約１．７×１０−５／ｄｅｇであって、両者間に１桁の相違があるため、リフローする際の高温によって半導体チップと銅板との間に著しい熱変形（熱膨張）差を生じ、接着剤に大きな熱応力が作用して、半導体チップ１８が剥離する。
このように、従来の半導体装置では、半導体チップと基板の接着性において問題があった。
本発明は、前記従来技術の欠点を解消するためになされたもので、半導体チップと基板との接着力を向上することができる半導体装置を提供することを目的としている。
（１）本発明に係る半導体装置は、半導体チップと、該半導体チップが固着される金属製のパッケージ基板と、前記半導体チップと前記パッケージ基板との間に形成される絶縁膜と、を有し、前記パッケージ基板及び前記絶縁膜には、前記半導体チップとの固着領域内の一部に少なくとも一つの穴が形成される。前記穴は、開口端部が前記半導体チップの外周端部のみに固着される大きさで形成され、前記穴の内側で、かつ、該穴の開口端部と非接触状態で、放熱体が前記半導体チップに固着されてもよい。また、前記パッケージ基板は、前記放熱体よりも熱膨張率が低く、前記放熱体は、前記パッケージ基板よりも熱伝導性が高くてもよい。例えば、前記パッケージ基板は鉄で形成され、前記放熱体は銅で形成されてもよい。
本発明に係る半導体装置によれば、パッケージ基板及び絶縁膜に穴が形成されているので、半導体チップとの固着面積が小さくなる。これにより、パッケージ基板と半導体チップとの熱膨張率の差に起因する応力が、半導体チップに伝わりにくくなる。そして、半導体チップの剥離又はクラックを防止することができる。この穴を大きくして、パッケージ基板が半導体チップの外周端部のみに固着された構成によれば、一層効果的である。この場合、穴の内側に放熱体を固着しても、放熱体が半導体チップよりも小さいため、大きな応力が生じることはない。一般に、熱伝導性が高い材料は熱膨張率も高いが、穴の内側に固着される放熱体は、任意の材料から構成することができる。特に、パッケージ基板を放熱体よりも熱膨張率が低い材料で構成し、放熱体をパッケージ基板よりも熱伝導性が高い材料で構成すれば、応力が小さく放熱性の高い構成が得られる。具体的には、パッケージ基板は鉄で形成され、放熱体は銅で形成される構成が挙げられる。
本発明に係る半導体装置およびその製造方法の実施形態を添付図面に従って詳細に説明する。
（参考形態）
図１は、参考形態に係る半導体装置の断面図であり、図２は接着剤の塗布状態を示す平面図である。
半導体装置６０は、電源、グランドおよび信号の入出力を行う端子が半田ボール１２として形成され、この半田ボール１２がマトリックス状に配列された、いわゆるボールグリッドアレイ（ＢＧＡ）型のものである。
この半導体装置６０は、プリント基板１４の上面中央部に、銅箔から形成されたダイパッド１６を有する。そして、ダイパッド１６の上部には、半導体チップ１８が配置されている。
プリント基板１４の上下面には、銅箔からなる図示しない回路パターンが形成されており、半導体チップ１８の電極（パッド）部と、プリント基板１４上面の回路パターンとが金線２２によって電気的に接続されている。さらに、半導体チップ１８は、プリント基板１４にワイヤボンディングされたのち、エポキシ樹脂などの封止樹脂２４によって封止される。そして、プリント基板１４の下面の回路パターンには、端子となる半田ボール１２が接続してある。
半導体チップ１８は、接着層６２を介してダイパッド１６に接着されている。接着層６２は、絶縁性接着領域６４と導電性接着領域６６とからなっている。これら絶縁性接着領域６４と導電性接着領域６６とは、図２に示したように、絶縁性接着剤である絶縁ペースト６８と導電性接着剤である導電ペースト７０とを交互に配置して形成される。絶縁ペースト６８は例えばエポキシ樹脂などの絶縁性の樹脂からなっており、導電ペースト７０はエポキシ樹脂などの絶縁性樹脂７４に電気伝導性、熱伝導性に優れた銀などの金属微粉末をフィラー７２として混入させたものによって構成してある。そして、４つの絶縁ペースト６８と５つの導電ペースト７０とは、ダイパッド１６の上に交互に、かつマトリックス状に配置してある。
このように構成した半導体装置６０は、次ぎのようにして形成される。先ず、所定の回路パターンが設けてあるプリント基板１４の上面に、銅箔からなるダイパッド１６を蒸着やメッキなどによって形成する。次ぎに、ダイパッド１６の上面に所定量の絶縁ペースト６８と導電ペースト７０とを交互に、かつマトリックス状に配置する。この絶縁ペースト６８と導電ペースト７０とのマトリックスは、次のようにして形成することができる。
図３に示したように、絶縁ペースト６８を入れた絶縁ペーストシリンジ７６に供給管７８を介してマニホルド８０を接続する。そして、マニホルド８０の吐出側を複数の分岐管８２を介してノズルホルダ８４に保持させたノズル８６ａに接続する。同様に、導電ペースト７０を入れた導電ペーストシリンジ８８に供給管９０を介してマニホルド９２を接続するとともに、マニホルド９２とノズル８６ｂとを分岐管９４によって接続する。ノズル８６ａとノズル８６ｂとは、所定の間隔をもって交互に、かつマトリックス状に配置してある。そして、図３の矢印９６、９８に示したように、例えば圧縮空気をシリンジ７６、８８に同時に供給し、ノズル８６ａ、８６ｂから絶縁ペースト６８と導電ペースト７０とを同時にダイパッド１６上に吐出する。
このようにして絶縁ペースト６８と導電ペースト７０とをダイパッド１６にマトリックス状に配置したのち、図２の２点鎖線に示したように、ペースト６８、７０の上に半導体チップ１８を乗せて各ペースト６８、７０を膜状に広げ、加熱してペースト６８、７０を硬化させて絶縁性接着領域６４と導電性接着領域６６とからなる接着層６２を形成し、半導体チップ１８をダイパッド１６に接着する。その後、半導体チップ１８の電極（パッド）部をプリント基板１４上面の回路パターンに金線２２によるワイヤボンディングを行う。そして、半導体チップ１８を封止樹脂２４によって封止し、さらにプリント基板下面の回路パターンに半田ボール１２を取り付ける。
このように、参考形態に係る半導体装置６０は、半導体チップ１８をダイパッド１６に固着している接着層６２が絶縁性接着領域６４と導電性接着領域６６とから構成してあるため、フィラーを有しない絶縁性接着領域６４が半導体チップ１８をダイパッド１６に強固に接着し、半導体チップ１８がダイパッド１６から剥離するような事故を防止する。しかも、導電性接着領域６６が半導体チップ１８とダイパッド１６との間の電気的導通を確保するとともに、半導体チップ１８に生じた熱をダイパッド１６に速やかに伝達するため、良好な伝熱性を有し、熱放散に優れた半導体装置６０を得ることができる。また、絶縁性接着領域６４を形成する絶縁ペースト６８と、導電性接着領域６６を形成する導電ペースト７０とを交互に、かつマトリックス状に配置したことにより、半導体チップ１８の全体に均一な強い接着力が得られるとともに、半導体チップ１８の熱放散も均一に行え、半導体チップ１８の動作に支障をきたすようなことがない。
図４は、参考形態の変形例を示した断面図であり、図５はその絶縁ペーストと導電ペーストとの配置状態を示す平面図である。この変形例においては、図５に示したように、半導体チップ１８が矩形状に形成してある。また、絶縁性接着領域６４を形成する絶縁ペースト６８と、導電性接着領域６６を形成する導電ペースト７０とは、より小さくされて配置数が多くなっており、同数の絶縁ペースト６８、導電ペースト７０が交互にかつマトリックス状に配置されている。従って、図４に示した接着層６２を形成している絶縁性接着領域６４と導電性接着領域６６とは、その数が同数であるとともに、その比がほぼ１対１となっている。このように絶縁性接着領域６４と導電性接着領域６６とを小さくしてその数を多くすることにより、半導体チップ１８の狭い領域における接着性、電気伝導性、熱伝導性の均一性を向上することができる。
なお、前記参考形態においては、絶縁ペースト６８と導電ペースト７０とを同時に吐出して配置する場合について説明したが、いずれか一方を先に形成し、いずれか他方を後から形成してもよい。また、前記参考形態においては、絶縁ペースト６８と導電ペースト７０とをノズル８６から吐出してマトリックス状に配置する場合について説明したが、転写プレートの面にペーストを薄く塗布し、この塗布したペーストを転写針の先端に付着させてダイパッド１６に転写、塗布するようにしてもよい。また、前記参考形態においては、半導体チップ１８を装着する基板がプリント基板１４である場合について説明したが、半導体チップ１８を装着（接着）する基板は、図６に示したような銅板などの金属板であってもよい。そして、図２においては、４つの絶縁ペースト６８と５つの導電性ペースト７０とを交互に配置した場合について説明したが、２つの絶縁ペーストと２つの導電ペーストとを交互に配置してもよい。さらに、前記参考形態においては、絶縁性接着領域６４と導電性接着領域６６との比がほぼ１対１である場合について説明したが、例えばより導電性、放熱性を確保したい場合には、導電性接着領域６６を６０〜７０％、絶縁性接着領域６４を４０〜３０％等のように調整してもよい。
（参考形態）
図６は、参考形態に係る半導体装置の断面図である。この参考形態に係る半導体装置１００は、半導体チップ１８を装着するパッケージ基板が銅板４２によって構成してある。この銅板４２は、リン脱酸銅のＪＩＳに規定されているＣ１２２０−（１／２）ＨまたはＣ１２２０−Ｈからなっている。そして、銅板４２の一側（図６の下側）全面には、さらにその下側に回路パターン４６が形成可能なように銅板４２と絶縁状態を保つためのポリイミドなどからなる絶縁膜４４が設けてある。さらに、銅板４２の中央部には、プレスによる絞り加工によって形成した半導体チップ１８を配置するための収納凹部１０２が設けてある。また、収納凹部１０２の底面に設けられた絶縁膜４４は、熱応力緩和部（熱応力緩和層）１０４となっていて、この熱応力緩和部１０４に半導体チップ１８が接着剤層１０６により固着してある。
このように構成した半導体装置１００は、熱応力緩和部１０４が半田ボール１２のリフローの際に、シリコンからなる半導体チップ１８と銅板４２と熱膨張率の相違に基づく接着剤層１０６に作用する熱応力を吸収、緩和するため、接着剤層１０６が破壊されて半導体チップ１８が剥離するなどの事故を防止することができる。また、収納凹部１０２に対応した部分の絶縁膜を除去する必要がないため、工数の削減を図ることができる。そして、本参考形態においては、銅板４２としてＪＩＳに規定されているＣ１２２０−（１／２）ＨまたはＣ１２２０−Ｈを使用したことにより、銅板４２の厚さを従来より薄くすることができ、半導体装置１００の薄型化を図ることができる。
すなわち、Ｃ１２２０−（１／２）Ｈは、従来使用されていたＣ１２２０−（１／４）Ｈに比較してより剛性が大きいため、取り扱い中における銅板４２の変形を避けるため、従来は０．４ｍｍ以上の厚さの銅板４２を使用していたのに対して、この参考形態に係る半導体装置１００においては、銅板４２の厚さを０．３ｍｍにすることができ、半導体装置１００の薄型化を図ることができる。そして、銅板４２の剛性が大きくなって変形しにくいところから、多数の半田ボール１２の高さの均一性、いわゆるコプラナリティを容易に確保することができる。また、銅板４２としてより剛性の大きなＣ１２２０−Ｈを用いると、銅板４２の厚さを０．２ｍｍにすることができ、半導体装置１００の一層の薄型化を図ることができる。
なお、半導体装置１００において、半導体チップ１８は、金線２２を介して絶縁膜４４の表面に形成した回路パターン４６に接続してある。また、回路パターン４６には、その表面を保護するためのソルダレジスト層５４が設けてある。さらに、収納凹部１０２の周囲のソルダレジスト層５４には、ダム５６が突出形成してあって、半導体チップ１８を封止する液状の封止樹脂５７を収納凹部１０２に充填した際に、封止樹脂５７が周囲に流出するのを防止してある。この封止樹脂５７は、熱硬化されることによって半導体チップ１８を封止する。そして、回路パターン４６の適宜の個所には、外部電極となる半田ボール１２が溶着してある。
このように構成した半導体装置１００の製造方法は、銅板４２の一側（図６の下側）全面に絶縁膜４４を形成し、その表面に銅箔を蒸着などにより成膜したのち、銅箔をエッチングして所定の回路パターン４６を形成する。そして、回路パターン４６の表面にソルダレジストを塗布して硬化したのち、エッチングによって回路パターン４６の所定部分を露出させる。このとき、収納凹部１０２に対応した部分の絶縁膜４４を除去する。その後、プレスによる絞り加工をして収納凹部１０２を形成し、この収納凹部１０２に半導体チップ１８を接着剤層１０６によって接着固定する。さらに、半導体チップ１８の電極（パッド）部５２を回路パターン４６にワイヤボンディングし、封止樹脂５７によって半導体チップ１８を封止したのち、回路パターン４６に半田ボール１２を溶着する。この半導体チップ１８を固着する基板が銅板４２によって構成してある半導体装置１００は、半導体チップ１８の放熱性を大幅に向上することができ、発熱量の大きい半導体チップ１８であっても、所定の動作を安定して行わせることができる。
（参考形態）
図７は、参考形態に係る半導体装置の断面図であって、熱応力緩和層をソルダレジスト膜としたものである。この参考形態においては、銅板４２に形成した収納凹部１０２の部分の絶縁膜４４が除去されている。そして、収納凹部１０２の底面には、熱応力緩和層としてソルダレジスト膜１１２が設けてあって、このソルダレジスト膜１１２に接着剤層１０６を介して半導体チップ１８が固着してある。
このように構成した半導体装置１１０は、次ぎのようにして得ることができる。まず、銅板４２の一側全面にポリイミドなどの絶縁性樹脂を一様の厚さに塗布し、硬化させて絶縁膜４４を形成する。その後、絶縁膜４４の表面に蒸着やメッキなどによって銅箔層を設け、この銅箔層をエッチングして所定の回路パターン４６を形成する。このとき、収納凹部１０２に対応した部分の絶縁膜４４をエッチングあるいは切削によって除去する。次ぎに、回路パターン４６および銅板４２の収納凹部１０２と対応した部分にソルダレジストを塗布して硬化し、エッチングによって所定の部分を除去して回路パターン４６の必要部分を露出させるとともに、熱応力緩和層を構成するソルダレジスト膜１１２を形成する。そして、露出させた回路パターン４６にニッケルメッキと金メッキとを施したのち、プレス加工によって収納凹部１０２を形成する。
その後、半導体チップ１８をソルダレジスト膜１１２に接着剤層１０６によって接着固定し、半導体チップ１８の電極（パッド）部５２を回路パターン４６にワイヤボンディングする。また、収納凹部１０２の周囲のソルダレジスト層５４にダム５６を形成し、収納凹部１０２に液状の封止樹脂５７を充填して硬化させ、半導体チップ１８を封止する。その後、予め所定の大きさに形成してある半田ボール１２を真空吸着などによってピッキングし、半田ボール１２の先端にフラックスを付着させて回路パターン４６の所定位置に配置し、リフロー炉に入れて半田ボール１２を回路パターン４６に溶着する。
（第１実施形態）
図８（Ａ）は、第１実施形態に係る半導体装置を示す斜視図であり、図８（Ｂ）は、その断面図である。この半導体装置２００は、銅からなるパッケージ基板２０２及び絶縁膜２０４のそれぞれに、複数の穴２０２ａ、２０４ａが形成されていることを特徴とする。
詳しくは、パッケージ基板２０２に形成された収納凹部２０６における半導体チップ２０８との固着面に、複数の穴２０２ａが形成されている。また、各穴２０２ａと連通するように絶縁膜２０４の穴２０４ａが形成されている。
この構成によれば、穴２０２ａ、２０４ａが形成されていることで、半導体チップ２０８と収納凹部２０６との接触面積が小さくなる。これにより、パッケージ基板２０２と半導体チップ２０８との熱膨張率の差に起因する応力が、半導体チップ２０８に伝わりにくくなる。そして、半導体チップ２０８の剥離又はクラックを防止することができる。
（第２実施形態）
図９（Ａ）は、第２実施形態に係る半導体装置を示す斜視図であり、図９（Ｂ）は、その断面図である。この半導体装置２１０では、パッケージ基板２１２及び絶縁膜２０４のそれぞれに、穴２１２ａ、２１４ａが形成されている。詳しくは、パッケージ基板２１２に形成された収納凹部２１６における半導体チップ２１８との固着面に、穴２１２ａが形成されている。また、各穴２１２ａと連通するように絶縁膜２１４の穴２１４ａが形成されている。
穴２１２ａ、２１４は、半導体チップ２１８における収納凹部２１６との固着面よりも多少小さい大きさで形成されている。したがって、穴２１２ａを形成するパッケージ基板２１２の端部と、半導体チップ２１８の外周端部とが、絶縁膜２１４を介して固着されている。これにより、パッケージ基板２１２と半導体チップ２１８との熱膨張率の差に起因する応力が、一層、半導体チップ２１８に伝わりにくくなる。また、パッケージ基板２１２を、銅よりも熱膨張率が低い鉄で形成すれば、半導体チップ２１８に加える応力を一層小さくすることができる。
さらに、穴２１２ａ、２１４ａから露出する半導体チップ２１８の面に、銅からなる放熱板２１９が固着されている。こうすることで、半導体チップ２１８の熱を放散しやすくなる。この場合、穴２１２ａの内側に放熱板２１９を固着しても、放熱板２１９が半導体チップ２１８よりも小さいため、大きな応力が生じることはない。したがって、熱伝導性の高い銅を放熱板２１９として使用しても、半導体チップ２１８に応力を加えることが少ない。
（参考形態）
図１０は、参考形態に係る半導体装置を示す断面図である。この半導体装置２２０では、パッケージ基板２２２と半導体チップ２２８とを固着する接着層２２６が、半導体チップ２２８を封止する封止部２２９と、同じ材料（樹脂）で構成されている。この材料として、半導体チップの封止用に使用されてきた樹脂を用いることができる。なお、パッケージ基板２２２には絶縁膜２２４が形成されている。
すなわち、半導体チップ２２８が、パッケージ基板２２２との固着面も含めて、封止部２２９を構成する材料で覆われている。こうすることで、パッケージ基板２２２からの応力が、封止部２２９を構成する樹脂にも分散されるので、半導体チップ２２８に加えられる応力が緩和され、その剥離やクラックが防止される。
（参考形態）
図１１は、参考形態に係る半導体装置を示す断面図である。この半導体装置２３０は、半導体チップ２３２と、半導体チップ２３２に固着される第１のパッケージ基板２３４と、第２のパッケージ基板２３６と、を有する。
第１のパッケージ基板２３４には、絶縁膜２３８が形成されている。半導体チップ２３２は、熱伝導性の接着層２４０を介して、第１のパッケージ基板２３４に固着されている。
第２のパッケージ基板２３６には、開口部２４２が形成されている。そして、開口部２４２内に半導体チップ２３２を配置して、第１及び第２のパッケージ基板２３４、２３６は、熱伝導性の接着層２４４を介して固着されている。
また、第２のパッケージ基板２３６は、第１のパッケージ基板２３４よりも熱伝導性が高い銅などで形成されている。第１のパッケージ基板２３４は、第２のパッケージ基板２３６よりも熱膨張率が低い鉄などで形成されている。
本参考形態に係る半導体装置２３０によれば、半導体チップ２３２が固着される第１のパッケージ基板２３４は、第２のパッケージ基板２３６よりも熱膨張率が低いので、半導体チップ２３２に加える応力が小さくなる。そして、放熱性については、第１のパッケージ基板２３４よりも熱伝導性が高い第２のパッケージ基板２３６によって図ることができる。
次に、図１２には、本発明を適用した半導体装置１１００を実装した回路基板１０００が示されている。回路基板には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板には例えば銅からなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置のバンプとを機械的に接続することでそれらの電気的導通を図る。
そして、この回路基板１０００を備える電子機器として、図１３には、ノート型パーソナルコンピュータ１２００が示されている。
図１は、参考形態に係る半導体装置の断面図である。 図２は、参考形態における絶縁性接着領域と導電性接着領域とを形成する絶縁ペーストと導電ペーストとの配置状態を示す平面図である。 図３は、参考形態に係る半導体装置の製造方法における絶縁ペーストと導電ペーストとの配置方法を説明する図である。 図４は、参考形態に係る半導体装置の変形例を示す断面図である。 図５は、変形例における絶縁ペーストと導電ペーストとの配置状態を示す平面図である。 図６は、参考形態に係る半導体装置の断面図である。 図７は、参考実施形態に係る半導体装置の断面図である。 図８（Ａ）及び図８（Ｂ）は、第１実施形態に係る半導体装置を示す図である。 図９（Ａ）及び図９（Ｂ）は、第２実施形態に係る半導体装置を示す図である。 図１０は、参考形態に係る半導体装置を示す図である。 図１１は、参考形態に係る半導体装置を示す図である。 図１２は、本発明を適用した半導体装置を実装した回路基板を示す図である。 図１３は、本発明を適用した半導体装置を実装した回路基板を有する電子機器を示す図である。

Claims (3)

  1. 半導体チップと、該半導体チップが固着される金属製のパッケージ基板と、前記半導体チップと前記パッケージ基板との間に形成される絶縁膜と、を有し、
    前記パッケージ基板及び前記絶縁膜には、前記半導体チップとの固着領域内の一部に少なくとも一つの穴が形成され、
    前記穴は、開口端部が前記半導体チップの外周端部のみに固着される大きさで形成され、
    前記穴の内側で、かつ、該穴の開口端部と非接触状態で、放熱体が前記半導体チップに固着される半導体装置。
  2. 請求項１記載の半導体装置において、
    前記パッケージ基板は、前記放熱体よりも熱膨張率が低く、
    前記放熱体は、前記パッケージ基板よりも熱伝導性が高い半導体装置。
  3. 請求項２記載の半導体装置において、
    前記パッケージ基板は鉄で形成され、前記放熱体は銅で形成される半導体装置。
JP2006175241A 1997-03-24 2006-06-26 半導体装置 Expired - Fee Related JP4371238B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006175241A JP4371238B2 (ja) 1997-03-24 2006-06-26 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7024597 1997-03-24
JP2006175241A JP4371238B2 (ja) 1997-03-24 2006-06-26 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003273306A Division JP3874115B2 (ja) 1997-03-24 2003-07-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2006253731A JP2006253731A (ja) 2006-09-21
JP4371238B2 true JP4371238B2 (ja) 2009-11-25

Family

ID=37093793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006175241A Expired - Fee Related JP4371238B2 (ja) 1997-03-24 2006-06-26 半導体装置

Country Status (1)

Country Link
JP (1) JP4371238B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116344460B (zh) * 2023-03-28 2023-09-01 上海韬润半导体有限公司 一种封装装片膜、制作方法及应用

Also Published As

Publication number Publication date
JP2006253731A (ja) 2006-09-21

Similar Documents

Publication Publication Date Title
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
JP3475426B2 (ja) 半導体装置の製造方法
KR100268205B1 (ko) 칩캐리어모듈및그의제조방법
KR100522223B1 (ko) 반도체장치및그제조방법
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
KR100537972B1 (ko) 집적 회로 패키지용 칩 스케일 볼 그리드 어레이
US7015070B2 (en) Electronic device and a method of manufacturing the same
US20070285884A1 (en) Interposer with flexible solder pad elements
KR100424382B1 (ko) 열확산기를 부착한 반도체 장치 및 그 제조 방법
JP2004235617A (ja) 半導体パッケージおよびその製造方法
JP2001127186A (ja) ボールグリッドアレイパッケージ及びその製造方法と半導体装置
US6335563B1 (en) Semiconductor device, method of fabricating the same, circuit board, and electronic device
WO1999009590A1 (fr) Procede de formation d'electrodes de points de soudure et procede de fabrication de dispositifs a semiconducteur
JPH0883865A (ja) 樹脂封止型半導体装置
JP3874115B2 (ja) 半導体装置
JPH10303249A (ja) 半導体装置
JP4371238B2 (ja) 半導体装置
JP3549316B2 (ja) 配線基板
JPH08330355A (ja) 半導体装置
JP3795628B2 (ja) 半導体チップを搭載する配線基板の製造方法
WO1998050950A1 (fr) Dispositif semi-conducteur et production de ce dispositif
JPS61137349A (ja) 半導体装置
JP3768653B2 (ja) 半導体装置
JP2000082760A (ja) 半導体装置
JP3258564B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060726

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090812

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090825

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees