JPH10303249A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH10303249A
JPH10303249A JP9109958A JP10995897A JPH10303249A JP H10303249 A JPH10303249 A JP H10303249A JP 9109958 A JP9109958 A JP 9109958A JP 10995897 A JP10995897 A JP 10995897A JP H10303249 A JPH10303249 A JP H10303249A
Authority
JP
Japan
Prior art keywords
electrodes
semiconductor pellet
electrode
bump
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9109958A
Other languages
English (en)
Inventor
Goro Ikegami
五郎 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP9109958A priority Critical patent/JPH10303249A/ja
Publication of JPH10303249A publication Critical patent/JPH10303249A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14179—Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】半導体ペレットと配線基板とを接着する樹脂に
クラックを生じるとバンプ電極とパッド電極の圧接力が
低下して電気的接続が損なわれる。 【解決手段】一主面の周縁に沿って多数のバンプ電極３
を形成した半導体ペレット１と前記バンプ電極３と対応
する位置にパッド電極６を形成した配線基板４とを対向
させ、前記バンプ電極３とパッド電極６とを重合させて
電気的に接続し、半導体ペレット１と配線基板４の対向
面間を樹脂７にて接着した半導体装置において、前記半
導体ペレット１及び配線基板４のそれぞれのコーナ部に
位置するバンプ電極１７及びパッド電極１８の径を他の
領域に位置するバンプ電極３及びパッド電極６の径より
大きくし、半導体ペレット１と配線基板４とを接着する
樹脂７を径大電極１７の外方領域まで延在させたことを
特徴とする半導体装置を提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はフリップチップ構造
の半導体装置に関する。
【０００２】
【従来の技術】小型の電子機器を実現するために電子部
品は高機能化、高集積化を図りつつ小型化されている。
電子部品、例えば半導体装置は一般的に樹脂で外装した
ものが用いられるが、外装しないベアチップを用い、こ
れを直接配線基板に組み込むことにより一層の小型化を
図っている。この種半導体装置を図７から説明する。図
において、１は半導体ペレットで、内部に半導体素子
（図示せず）を形成した半導体基板２の一主面周縁に沿
ってバンプ電極３を多数形成している。４は配線基板
で、熱硬化性樹脂などの絶縁基板５の一主面に半導体ペ
レット１のバンプ電極３と対応してパッド電極６を形成
している。この半導体ペレット１と配線基板４とをバン
プ電極３とパッド電極６が重合するように対向させ、重
合部を加圧して電気的に接続させた状態で、各対向面間
を樹脂７により接着している。この半導体装置では、バ
ンプ電極３の電極材料として金を用い、メッキやボール
ボンディング法により形成し、パッド電極６は銅層に硬
質のニッケルをメッキしさらに金を薄く被覆した構造と
して、バンプ電極３の塑性変形と樹脂７の硬化時の体積
収縮により各電極の重合部の電気的接続を保っている。
このような構造の半導体装置は薄く高集積化できるが、
反面単位体積当たりの発熱量も大きく、配線基板４の半
導体ペレット１をマウントした部分を局所的に高温に温
度上昇させる。そのため、半導体ペレット１と配線基板
４の熱膨張率の差によりこの半導体装置は反りを生じる
が、半導体ペレット１の全面が樹脂７により接着されて
いるため、バンプ電極３とパッド電極６とは重合面方向
に微小距離位置ずれするものの、電気的接続は保たれ
る。しかしながら、樹脂７は半導体ペレット１の側壁外
で外部に開放されるため、樹脂７の接着界面に接着強度
の小さい部分が存在したり、微細なクラックが生じた場
合、図８に示すようにクラックＡが半導体ペレット１と
配線基板４の対向面間内に進行し、半導体ペレット１を
配線基板４から剥離させ、バンプ電極３とパッド電極６
の圧接力を低下させ電気的接続を損なうという問題があ
った。一方、特開平６−４５４０２号公報には図９に示
す構造の半導体装置が開示されている。図において、８
は矩形の半導体ペレットで、図１０に示すように半導体
基板９の一主面の周縁に一直線上に多数の小径バンプ電
極１０を形成し、コーナ部に位置する配列方向両端には
径大のバンプ電極１１を形成している。各バンプ電極１
０、１１は半田からなり半導体ペレット８単独の時には
球状に形成されている。１２は配線基板で、図１１に示
すように絶縁基板１３上に導電膜によるパッド電極１
４、１５を形成したもので、各パッド電極１４、１５は
半導体ペレット８のバンプ電極１０、１１と対応する位
置に、対応する寸法で形成されている。各パッド電極１
４、１５も半田からなり配線基板１２単独の時には平面
形状は矩形状で、径小のパッド電極１４はバンプ電極１
０よりやや小さい球状に、径大のパッド電極１５は平坦
面に形成されている。尚、各電極１０、１１、１４、１
５には下地電極が形成されるが図示省略している。この
配線基板１２上に図１２に示すように半導体ペレット８
を対向配置して各電極を重合させ高温雰囲気中に供給す
ることにより各電極材料の半田を溶かし、図９に示すよ
うに一体化した半田電極１６により電気的接続をした構
造の半導体装置を得る。この半導体装置は半導体ペレッ
ト８のコーナ部に位置するバンプ電極１１を他の部分の
バンプ電極１０より径大にして、半田溶融時の位置ずれ
を回避するもので、熱膨張により生じる問題に対応する
ものではないが半導体ペレットのコーナ部に位置するバ
ンプ電極を径大にして半導体ペレットと配線基板の接続
強度を高めることができ、この技術を図７装置に適用す
ることは可能と考えられる。
【０００３】
【発明が解決しようとする課題】しかしながら、図９装
置では半導体ペレット８と配線基板１２は熱的接続に半
田電極１６によって直接的に接続されているが、他の部
分は空気を介して輻射により熱的接続がなされるため、
半導体ペレット８の放熱は不十分となり温度上昇が著し
い。 そのため、大きな発熱を伴う半導体装置には不向
きで、温度上昇が著しいと半導体ペレット８の平面中心
からもっとも離れたコーナ部に位置する半田電極に熱膨
張、収縮の応力が集中する。そのため配線基板１２とし
て半導体ペレット８に対して熱膨張係数の大きな絶縁材
料を用いたものでは、コーナ部の半田電極を径大にして
も熱膨張、収縮を繰り返すと半田電極と下地電極との間
でクラックを生じ、電気的接続を損なうという問題は依
然として残されていた。
【０００４】
【課題を解決するための手段】本発明は図７に示す半導
体装置が有する課題の解決を目的として提案されたもの
で、一主面の周縁に沿って多数のバンプ電極を形成した
半導体ペレットと前記バンプ電極と対応する位置にパッ
ド電極を形成した配線基板とを対向させ、前記バンプ電
極とパッド電極とを重合させて電気的に接続し、半導体
ペレットと配線基板の対向面間を樹脂にて接着したフリ
ップチップ構造の半導体装置において、前記半導体ペレ
ット及び配線基板のそれぞれのコーナ部に位置するバン
プ電極及びパッド電極の径を他の領域に位置するバンプ
電極及びパッド電極の径より大きくし、半導体ペレット
と配線基板とを接着する樹脂を径大電極の外方領域まで
延在させたことを特徴とする半導体装置を提供する。
【０００５】
【発明の実施の形態】本発明による半導体装置は、バン
プ電極を有する半導体ペレットとパッド電極を形成した
配線基板とを対向させ、各電極を重合させて電気的に接
続し、半導体ペレットと配線基板の対向面間を樹脂にて
接着した半導体装置に関するもので、半導体ペレット及
び配線基板のそれぞれのコーナ部に位置するバンプ電極
及びパッド電極の径を他の領域に位置するバンプ電極及
びパッド電極の径より大きくし、半導体ペレットと配線
基板とを接着する樹脂を径大電極の外方領域まで延在さ
せたことを特徴とするが、径大電極はコーナ部で唯一形
成するだけでなく、隣り合って位置する複数の電極を径
大にすることも出来る。また、コーナ部に位置するバン
プ電極及びパッド電極は半導体ペレット内部の半導体素
子とは関係のないダミー電極とすることも出来る。
【０００６】
【実施例】以下に本発明の実施例を図１から説明する。
図において、図７と同一物には同一符号を付し重複する
説明を省略する。図中図７装置と相異するのは図２に示
すように半導体ペレット１の主面コーナ部に他の主面周
縁に沿って形成したバンプ電極３より径大のバンプ電極
１７を形成し、図３に示すように配線基板４上の径大バ
ンプ電極１７と対向する位置に径大のパッド電極１８を
形成したことと、半導体ペレット１と配線基板４とを接
着する樹脂７を径大電極１７、１８の外方領域Ｂまで延
在させたことのみである。またバンプ電極３、１７は径
が異なるだけで、高さは同じに設定され、パッド電極
６、１８も径が異なるだけで同じ高さに設定されてい
る。電極それぞれの具体的例として、１５ｍｍ角の半導
体ペレットの場合、径小バンプ電極３は１００μｍ×１
００μｍ、配列間隔２００μｍに、径大バンプ電極１７
は１５０μｍ×１５０μｍで、共に金メッキにより高さ
６０μｍに形成され、配線基板４のパッド電極６、１８
は厚さ１８μｍの銅の配線パターン上に厚さ３〜５μｍ
のニッケル層を形成し、さらに厚さ０．０３〜０．０５
μｍの金メッキ層を形成したもので、対応するバンプ電
極と同じ平面形状、寸法に設定されている。配線基板４
は平坦面上に載置されて８０℃程度に加熱され、加熱手
段を有する吸着手段により保持された半導体ペレット１
を、そのバンプ電極が配線基板４上のパッド電極とが重
なるように位置決めして重合させ、半導体ペレット１と
配線基板４の間に液状樹脂７を供給して２００℃程度に
加熱して樹脂７を硬化させるとともに対向面間を接着す
る。この時、流動化した樹脂７を径大バンプ電極１７の
外方領域Ｂまで広げ、半導体ペレット１の裏面全面が配
線基板４に接着されるようにする。この結果、熱膨張に
より生じる応力が最も集中する半導体ペレット１のコー
ナ部で、樹脂７は半導体ペレット１、径大のバンプ電極
１７の側壁、配線基板４を連続して被覆接着し、しかも
径大バンプ電極１７の側壁の面積は径小のバンプ電極３
の面積よりも広いため接着強度が格段に向上する。ま
た、図４に示すように半導体ペレット１のコーナ部の樹
脂領域Ｂに微小クラックＣを生じ、これが成長して半導
体ペレット１の内部に進行しようとしても、径大のバン
プ電極１７によってクラックの進行が短距離で阻止され
る。このクラックの進行が径大バンプ電極１７で停止さ
せられた状態でも、バンプ電極１７とパッド電極１８の
重合部は全周が樹脂７によって接着されているため、半
導体ペレット１と配線基板４の間隔が保たれ、他の径小
バンプ電極３とパッド電極６の圧接力が維持され電気的
接続を保つことが出来る。図５は本発明の変形例を示
す。図において、図７、図１と同一物には同一符号を付
し重複する説明を省略する。図中相異するのは、図６に
示すようにバンプ電極３の配列方向両端に形成した径大
のバンプ電極１７と隣接するバンプ電極１９をバンプ電
極１７と同様に径大とし、配線基板４のパッド電極も径
大バンプ電極１７、１９に対応するパッド電極１８、２
０を径大に形成したことのみである。これにより、半導
体ペレット１のコーナ部の樹脂７による封止領域の面積
が縮小され、樹脂７の外面から径大電極１７、１８、１
９、２０までの距離が短縮され、樹脂７の外面や接着界
面に微小クラックを生じてもその進行を短距離で阻止で
き、半導体ペレット１の剥離を防止できる。尚、図６に
示す例では各径大電極を同じ形状、寸法に設定したが、
例えば図７に示すように径小電極３と隣り合う径大電極
１９は径小電極３と同じ幅で、長さを両端の径大電極１
７と同じに設定するなど任意に設定できる。また、径大
バンプ電極１７、１９を半導体ペレット１の内部素子と
電気的に接続しパッド電極１８、２０により外部接続す
る場合には、径大電極を電源端子や接地端子などの主電
流が流れる端子として用いることが出来るが、この径大
電極は内部接続するだけでなく、内部素子から電気的に
分離されたダミー電極として用いることもできる。この
場合、複数のダミーバンプ電極を順次電気的に接続し、
この直列導体による短絡状態をパッド電極側で監視し、
短絡状態から開放状態に変化したことを検知することに
よって径小電極の電気的接続が損なわれる前に半導体ペ
レット１が剥離したことを検知するセンサとして用いる
ことも出来る。
【０００７】
【発明の効果】以上のように本発明によれば、半導体ペ
レットと配線基板を接着する樹脂に微小クラックを生じ
ても、このクラックの進行を短距離で阻止でき、圧接接
続される径小のバンプ電極とパッド電極との電気的接続
を保つことが出来る。
【図面の簡単な説明】
【図１】 本発明の実施例を示す半導体装置の側断面図
【図２】 図１装置に用いられる半導体ペレットの斜視
図
【図３】 図１装置に用いられる配線基板の要部斜視図
【図４】 図１装置の効果を説明する部分拡大側断面図
【図５】 本発明の他の実施例を示す部分拡大側断面図
【図６】 図５装置に用いられる半導体ペレットの部分
平面図
【図７】 従来の半導体装置の一例を示す側断面図
【図８】 図７装置の課題を説明する半導体ペレットの
部分拡大側断面図
【図９】 従来の異なる半導体装置を示す側断面図
【図１０】 図９装置に用いられる半導体ペレットの斜
視図
【図１１】 図９装置に用いられる配線基板の要部斜視
図
【図１２】 図９装置の製造方法を説明する側断面図
【符号の説明】
１ 半導体ペレット ３ バンプ電極（径小パッド電極） ４ 配線基板 ６ パッド電極（径小パッド電極） ７ 樹脂 １７ 径大バンプ電極 １８ 径大パッド電極

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】一主面の周縁に沿って多数のバンプ電極を
    形成した半導体ペレットと前記バンプ電極と対応する位
    置にパッド電極を形成した配線基板とを対向させ、前記
    バンプ電極とパッド電極とを重合させて電気的に接続
    し、半導体ペレットと配線基板の対向面間を樹脂にて接
    着した半導体装置において、 前記半導体ペレット及び配線基板のそれぞれのコーナ部
    に位置するバンプ電極及びパッド電極の径を他の領域に
    位置するバンプ電極及びパッド電極の径より大きくし、
    半導体ペレットと配線基板とを接着する樹脂を径大電極
    の外方領域まで延在させたことを特徴とする半導体装置
    を提供する。
  2. 【請求項２】前記半導体ペレット及び配線基板のそれぞ
    れのコーナ部で隣り合って位置する複数のバンプ電極及
    びパッド電極の径を他の領域に位置するバンプ電極及び
    パッド電極の径より大きくしたことを特徴とする請求項
    １に記載の半導体装置。
  3. 【請求項３】コーナ部に位置するバンプ電極及びパッド
    電極をダミー電極とすることを特徴とする請求項１に記
    載の半導体装置。
JP9109958A 1997-04-28 1997-04-28 半導体装置 Pending JPH10303249A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9109958A JPH10303249A (ja) 1997-04-28 1997-04-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9109958A JPH10303249A (ja) 1997-04-28 1997-04-28 半導体装置

Publications (1)

Publication Number Publication Date
JPH10303249A true JPH10303249A (ja) 1998-11-13

Family

ID=14523457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9109958A Pending JPH10303249A (ja) 1997-04-28 1997-04-28 半導体装置

Country Status (1)

Country Link
JP (1) JPH10303249A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269239A (ja) * 1999-03-15 2000-09-29 Seiko Epson Corp Ｉｃチップ搬送システム、ｉｃチップ実装システム、ｉｃチップ搬送方法およびｉｃチップ実装方法
WO2002093638A1 (en) * 2001-05-16 2002-11-21 Fujitsu Limited Mounting structure and mounting method for semiconductor chip
JP2003068974A (ja) * 2001-08-28 2003-03-07 Fujitsu Ltd 半導体装置
JP2005093616A (ja) * 2003-09-16 2005-04-07 Renesas Technology Corp 半導体装置およびその製造方法
US6927491B1 (en) * 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
JP2006216890A (ja) * 2005-02-07 2006-08-17 Seiko Instruments Inc 半導体チップおよびそれを用いた半導体装置
WO2008142839A1 (ja) * 2007-05-11 2008-11-27 Panasonic Corporation 半導体チップと半導体装置
JP2011086879A (ja) * 2009-10-19 2011-04-28 Powertech Technology Inc 半導体フリップチップ構造体
WO2012073417A1 (ja) * 2010-12-01 2012-06-07 パナソニック株式会社 電子部品実装体、電子部品、基板
JP2018107371A (ja) * 2016-12-28 2018-07-05 日亜化学工業株式会社 発光装置及びその製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927491B1 (en) * 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
JP2000269239A (ja) * 1999-03-15 2000-09-29 Seiko Epson Corp Ｉｃチップ搬送システム、ｉｃチップ実装システム、ｉｃチップ搬送方法およびｉｃチップ実装方法
WO2002093638A1 (en) * 2001-05-16 2002-11-21 Fujitsu Limited Mounting structure and mounting method for semiconductor chip
JP2003068974A (ja) * 2001-08-28 2003-03-07 Fujitsu Ltd 半導体装置
JP2005093616A (ja) * 2003-09-16 2005-04-07 Renesas Technology Corp 半導体装置およびその製造方法
JP2006216890A (ja) * 2005-02-07 2006-08-17 Seiko Instruments Inc 半導体チップおよびそれを用いた半導体装置
JP4498161B2 (ja) * 2005-02-07 2010-07-07 セイコーインスツル株式会社 半導体チップおよびそれを用いた半導体装置および半導体チップの製造方法
US7994638B2 (en) 2007-05-11 2011-08-09 Panasonic Corporation Semiconductor chip and semiconductor device
WO2008142839A1 (ja) * 2007-05-11 2008-11-27 Panasonic Corporation 半導体チップと半導体装置
JP2011086879A (ja) * 2009-10-19 2011-04-28 Powertech Technology Inc 半導体フリップチップ構造体
WO2012073417A1 (ja) * 2010-12-01 2012-06-07 パナソニック株式会社 電子部品実装体、電子部品、基板
CN103098191A (zh) * 2010-12-01 2013-05-08 松下电器产业株式会社 电子元器件安装体、电子元器件及基板
JP5562438B2 (ja) * 2010-12-01 2014-07-30 パナソニック株式会社 電子部品実装体、電子部品、基板
US8921708B2 (en) 2010-12-01 2014-12-30 Panasonic Corporation Electronic-component mounted body, electronic component, and circuit board
CN103098191B (zh) * 2010-12-01 2015-08-19 松下电器产业株式会社 电子元器件安装体、电子元器件及基板
JP2018107371A (ja) * 2016-12-28 2018-07-05 日亜化学工業株式会社 発光装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
KR0141067B1 (ko) 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지
JP4023159B2 (ja) 半導体装置の製造方法及び積層半導体装置の製造方法
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
EP0265927B1 (en) Wire stacked bonding method
US20040135243A1 (en) Semiconductor device, its manufacturing method and electronic device
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3565090B2 (ja) 半導体装置の製造方法
WO1998043288A1 (fr) Dispositif a semi-conducteurs et son procede de fabrication
JPH10303249A (ja) 半導体装置
JP2000277649A (ja) 半導体装置及びその製造方法
WO2000019515A1 (fr) Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique
JP3569585B2 (ja) 半導体装置
JP3549316B2 (ja) 配線基板
JP3519924B2 (ja) 半導体装置の構造及びその製造方法
JP2699929B2 (ja) 半導体装置
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4030220B2 (ja) 半導体チップの実装構造
JP3874115B2 (ja) 半導体装置
JP2004288815A (ja) 半導体装置及びその製造方法
JPH11274227A (ja) 半導体チップの実装方法および装置
JP3547270B2 (ja) 実装構造体およびその製造方法
JP4342577B2 (ja) 半導体チップの実装構造
JP4371238B2 (ja) 半導体装置