JP3569585B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3569585B2 JP3569585B2 JP00760596A JP760596A JP3569585B2 JP 3569585 B2 JP3569585 B2 JP 3569585B2 JP 00760596 A JP00760596 A JP 00760596A JP 760596 A JP760596 A JP 760596A JP 3569585 B2 JP3569585 B2 JP 3569585B2
- Authority
- JP
- Japan
- Prior art keywords
- anisotropic conductive
- conductive sheet
- wiring pattern
- semiconductor device
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
Description
【０００１】
【発明の属する技術分野】
本発明はチップサイズの半導体装置に関する。
【０００２】
【従来の技術】
半導体チップが搭載された半導体装置はその実装密度を高めるため小型化の要請が強い。
この半導体装置の小型化は半導体チップを封入するパッケージの小型化に他ならない。
この要請を満たすため、近年はＣＳＰタイプ、すなわちチップ・サイズ・パッケージが出現している。
ＣＳＰタイプには種々のものがあるが、図１９にその一例を示す。
１０は半導体チップ、１２はセラミック基板である。セラミック基板１２は半導体チップ１０とほぼ同サイズに形成されている。セラミック基板１２上には配線パターン１４が形成され、該配線パターン１４はビア１６を介してセラミック基板１２下面側に所要配置で形成されたランド（外部端子）１８に接続されている。
半導体チップ１０はＡｕバンプ２０とＡｇＰｄペースト２２を介して配線パターン１４に接続され、半導体チップ１０とセラミック基板１２との間の隙間には樹脂２４が封止される。
【０００３】
【発明が解決しようとする課題】
上記半導体装置によれば小型化が達成されるが、セラミック基板１０を用いたり、Ａｕバンプ２０を用いたりしているので高価となる。
そこで、本発明は上記問題点を解決すべくなされたものであり、その目的とするところは、簡易な構成で製造が容易となり、安価にできる半導体装置を提供するにある。
【０００４】
【課題を解決するための手段】
本発明は上記目的を達成するため次の構成を備える。
すなわち、パッシベーション膜が形成された半導体チップ面に一方の面に配線パターンが形成された異方性導電シートの他方の面が固着され、該配線パターンと前記半導体チップの電極とが前記異方性導電シートを介して電気的に接続されており、前記配線パターンの外部接続端子接合部を露出して電気的絶縁皮膜が形成され、前記外部接続端子接合部に外部接続端子が形成されていることを特徴としている。
前記配線パターンにより前記異方性導電シートを押圧することにより電気的に接続することができる。
あるいは、前記半導体チップの電極に前記パッシベーション膜よりも外方に突出するバンプを形成し、このバンプにより前記異方性導電シートを押圧することによって電気的に接続することができる。このようにすれば、配線パターンをほぼ平坦に維持できるので有利である。
【０００５】
また本発明では、一方の面に配線パターンが形成された異方性導電シートが複数枚積層して固着され、かつ最下層の異方性導電シートの他方の面がパッシベーション膜が形成された半導体チップ面に固着され、前記配線パターン間および前記配線パターンと半導体チップの電極とが前記異方性導電シートを介して電気的に接続されており、最上層の異方性導電シートに形成された前記配線パターンの外部接続端子接合部を露出して電気的絶縁皮膜が形成され、前記外部接続端子接合部に外部接続端子が形成されていることを特徴としている。
前記配線パターンにより前記異方性導電シートを押圧することにより電気的に接続することができる。
【０００６】
あるいは前記半導体チップの電極に前記パッシベーション膜よりも外方に突出するバンプを形成し、また内層となる異方性導電シートに形成された配線パターンにもバンプを形成し、このバンプにより前記異方性導電シートを押圧することにより電気的に接続することができる。 またこの場合、前記配線パターンのいずれかを電源用もしくは接地用のベタパターンに形成することができる。電源用のベタパターンとするとき、電源ラインの引回しが容易となり、接地用ベタパターンとすると、いわゆるデカップリングコンデンサを形成でき、電気的特性を向上できる。
【０００７】
また、上記各場合において、半導体チップを複数連接し、該複数の半導体チップに共通の前記異方性導電シートを固着し、前記複数の半導体チップの所要の電極同士を前記配線パターンにより電気的に接続し、最上層の配線パターンに共通の前記電気的絶縁皮膜を形成するようにすると、マルチチップモジュールをチップサイズで形成できる。
また上記各場合において、前記電気的絶縁皮膜を感光性ソルダーレジスト膜により形成することができ、この場合、フォトリソグラフィによって配線パターンの外部接続端子接合部を容易に露出させることができる。
前記外部接続端子接合部に形成する外部接続端子をバンプに形成して、ＢＧＡタイプの半導体装置に形成できる。
【０００８】
また本発明に係る半導体装置では、一方の面に配線パターンが形成された絶縁性シートが複数枚積層して固着され、かつ最下層の絶縁性シートの前記一方の面がパッシベーション膜が形成された半導体チップ面に異方性導電シートを介して固着され、前記配線パターン間および前記配線パターンと半導体チップの電極とが電気的に接続されており、最上層の前記絶縁性シートに透孔が設けられて前記配線パターンの外部接続端子接合部が露出され、前記外部接続端子接合部に外部接続端子が形成されていることを特徴としている。
【０００９】
前記配線パターンのいずれかを電源用もしくは接地用のベタパターンに形成することができる。電源用のベタパターンとするとき、電源ラインの引回しが容易となり、接地用ベタパターンとすると、いわゆるデカップリングコンデンサを形成でき、電気的特性を向上できる。
また、前記半導体チップの電極に前記パッシベーション膜よりも外方に突出するバンプを形成し、このバンプにより前記異方性導電シートを押圧することにより電気的に接続することができる。
前記外部接続端子接合部に形成する外部接続端子をバンプにすることによってＢＧＡタイプの半導体装置に形成できる。
【００１０】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
図１は半導体装置３０の断面図を示す。
３２は半導体チップ、３４はＳｉＯ２等からなるパッシベーション膜、３６は半導体チップ３２に作り込まれた電極であるＡｌパッド（パッド部）である。Ａｌパッド３６の部位にはパッシベーション膜３４は形成されず、Ａｌパッド３６は露出している。Ａｌパッド３６は所要のパターンで半導体チップ３２上に多数形成されている。
３８は異方性導電シートであり、パッシベーション膜３４を覆って形成されている。異方性導電シート３８は樹脂中に金属粉等の導電フィラー３９（図２）が配合されており、加圧することによってこれら導電フィラー３９が加圧方向に連続し、加圧方向に導電性が生じるものである。
【００１１】
４０は配線パターンであり、所要のパターンで異方性導電シート３８上に形成されている。配線パターン４０は図２に示すように異方性導電シート３８に食い込むように押圧され、これにより該部位の異方性導電シート３８が加圧され、該部位の異方性導電シート３８が導通し、Ａｌパッド３６と配線パターン４０とが電気的に接続される。
配線パターン４０は、銅箔等の金属箔を異方性導電シート３８上に貼着し、この金属箔をエッチングして所要パターンに形成される。あるいはスパッタ等により銅またはアルミニウム等の金属箔を形成し、エッチングしてパターンを形成してもよい。
４２は感光性レジスト膜（電気的絶縁皮膜）であり、異方性導電シート３８および配線パターン４０を覆って形成されている。
感光性レジスト膜４２は配線パターン４０の保護膜であり、種々の材質の感光性ソルダーレジストを用いることができる。
【００１２】
感光性レジスト膜４２の各配線パターン４０に対応する適宜部位には、例えば感光性レジスト膜４２上にマトリックス状の配置となるように透孔４４が形成されている（透孔４４により露出する配線パターン４０の部分が外部接続端子接合部４０ａ）。
４６は外部接続端子であるバンプであり、各透孔４４を通じて各外部接続端子接合部４０ａに電気的に接続して配置され、感光性レジスト膜４２上に突出して外部接続端子に形成されている。
バンプ４６は図示のごとくはんだボール等のボールバンプに形成することもできるが、平坦なランド状その他の形状に形成できる。あるいはリードピンを接続して外部接続端子としてもよい。またバンプはニッケル／金めっき等のめっきにより形成してもよい。
４８は保護膜であり、半導体チップ３２、パッシベーション膜３４、異方性導電シート３８の側壁を覆って形成され、各層の境界からの湿気の進入等を防止する。保護膜４８は適当な材質の樹脂等のレジストを用いて形成できるが、必ずしも設けなくともよい。また、保護膜４８にかえて、金属等からなる枠体を固着してもよい。
【００１３】
上記のように形成されているので、半導体チップ３２と同サイズの半導体装置３０に形成できる。
またインターポーザとなる異方性導電シート３８および感光性レジスト膜４２は薄く形成できるので、薄い半導体装置３０に形成できる。
異方性導電シート３８および感光性レジスト膜４２は硬度がそれほど高くないので、半導体チップ３２表面を保護する緩衝層としても機能する。
なお、半導体チップ３２の反対側の面は露出させて放熱性を高めるようにすると好適である。さらに放熱性を向上させるために、ヒートシンクあるいはヒートスプレッダー（図示せず）を固着してもよい。
【００１４】
図３は他の実施の形態を示す。
本実施の形態では半導体チップ３２のＡｌパッド３６上に例えばＡｕによりバンプ３７をパッシベーション膜３４より高く突出するように設け、異方性導電シート３８をパッシベーション膜３４上に固定する際、該突出するバンプ３７により異方性導電シート３８が加圧されて該部位の異方性導電シート３８が導通してＡｌパッド３６と配線パターン４０とが電気的に接続するようになっている。
本実施の形態の他の部位は図１に示す実施の形態と同じであるので図示を省略する。
本実施の形態でも上記と同様の効果を奏する。さらに本実施の形態では、配線パターン４０をほぼ平坦に形成できるので積層する場合に有利となる。
【００１５】
図４、図５は図１に示す半導体装置３０を製造する製造工程を示す。
図４に示すように、異方性導電シート３８上に銅箔等の金属箔を貼着し、この金属箔を公知のフォトリソグラフィー工程によりエッチング加工して配線パターン４０を形成する。なお、スパッタ等により金属層を形成し、この金属層をエッチング加工して配線パターン４０を形成してもよい。
この配線パターン４０を形成した異方性導電シート３８を図５に示すように半導体チップ３２のパッシベーション膜３４上に配線パターン４０が対応するＡｌパッド３６と重なるように位置決めして配置する。
次いで、Ａｌパッド３６の配列パターンにしたがって押圧突起４１が形成された圧着治具４３を用いて配線パターン４０ならびに異方性導電シート３８を押圧すると共に加熱して異方性導電シート３８をパッシベーション膜３４上に熱圧着する。
その際配線パターン４０は押圧突起４１に押圧されて図２に示す状態に変形し、この部位の異方性導電シート３８が加圧され、Ａｌパッド３６に接触すると共に導通し、配線パターン４０とＡｌパッド３６が電気的に接続される。
【００１６】
次に電気的絶縁皮膜４２を形成すべく、異方性導電シート３８上および配線パターン４０上に感光性レジスト（感光性ソルダーレジスト）を塗布し、露光、現像して透孔４４を形成する。なお、電気的絶縁皮膜４２は予め異方性導電シート３８および配線パターン４０上に形成し、しかる後異方性導電シート３８を半導体チップ３２上に固着してもよい。
この透孔４４内にはんだボール（バンプ４６）を配置し、リフローしてはんだボールを配線パターン４０上に固定する。
上記のようにして半導体装置３０に完成できる。
なお、必要に応じて半導体装置３０の側壁にレジストを塗布し、乾燥させて保護膜４８を形成する。
【００１７】
上記実施の形態では個片にした半導体チップ３２を用いたが、半導体チップ３２が多数作り込まれたウェハーを用いてもよい。そして上記と同様にしてウェハー上に異方性導電シート３８、配線パターン４０、感光性レジスト膜４２、バンプ４６を作り込んで後、スライスして個片に分離することにより、一時に多数の半導体装置３０を形成することができ、コストの低減化が図れる。また、配線パターン４０は異方性導電シート３８を半導体チップ３２に固着した後に形成してもよい。
【００１８】
次に図３に示す実施の形態の半導体装置３０を製造する方法を示す。まず、半導体チップ３２のＡｌパッド３６上に金バンプ３７をあらかじめ形成し、この金バンプ３７の上に、図４に示す配線パターン４０を形成した異方性導電シート３８を重ね、熱圧着させればよい。この場合には図５に示すような押圧突起４１を有する圧着治具４３は用いる必要がない。すなわち、熱圧着する際異方性導電シート３８を全体的に押圧することで、金バンプ３７が異方性導電シート３８内に食い込み、これにより該部位の異方性導電性シート３８が加圧され、導通するからである。感光性レジスト膜４２、バンプ４６は前記実施の形態と同様にして形成できる。
なお、配線パターン４０は異方性導電シート３８を熱圧着した後に形成してもよい。また電気的絶縁皮膜４２は予め異方性導電シート３８および配線パターン４０上に形成し、しかる後異方性導電シート３８を半導体チップ３２上に固着してもよい。
【００１９】
図６は半導体装置３０のさらに他の実施の形態を示す。
本実施の形態では複数の半導体チップ３２をヒートスプレッダ等の共通の基板４７上に搭載し、該複数の半導体チップ３２上に、前記と同様にして共通の異方性導電シート３８を形成し、該異方性導電シート３８上に各半導体チップ３２に対応する各配線パターン４０と、隣接する半導体チップ３２を電気的に接続するための所要の電極３６同士間を接続する配線パターン４５とを前記実施の形態と同様にして形成し、その上に前記と同様にして共通の電気的絶縁皮膜４２を形成し、各配線パターン４０の外部接続端子接合部４０ａにバンプ４６を形成するようにしたものである。
すなわち複数の半導体チップ３２を用いた１つの半導体装置（マルチチップモジュール）３０に形成したものである。
複数の半導体チップ３２としては、例えばＭＰＵとキャッシュメモリ、複数のメモリ同士などを連接できる。
本実施の形態では、複数の半導体チップを共通の基板４７上に搭載し、電極間を配線パターンにより電気的に接続したので、配線を短くでき、信号の遅延防止等の電気的特性に優れた半導体装置を提供し得る。また異方性導電シートおよび電気的絶縁皮膜を共通にして形成することで製造も容易となる。なお、複数の半導体チップ３２を共通の枠体（図示せず）で保持するようにすれば基板４７は必要ない。あるいは複数の半導体チップを共通のウェハー上に形成することもできる。
本実施の形態の半導体装置３０も上記と同様の工程で製造できる。
【００２０】
図７は半導体装置３０のさらに他の実施の形態を示す。
前記実施の形態と同一の部材は同一の符号を付している。
本実施の形態では、半導体チップ３２の上面に形成する異方性導電シート３８を多層（実施の形態では２層）に形成している。
１層目の異方性導電シート３８は図３に示す実施の形態と同様に半導体チップ３２のＡｌパッド３６上にＡｕ等により形成したバンプ３７によって押圧することで、その配線パターン４０とＡｌパッド３６とを電気的に接続するようにしている。
また２層目の異方性導電シート３８も同様にして、１層目の配線パターン４０の適所に形成したバンプ３７によって押圧して、１層目と２層目の配線パターン４０間の電気的導通をとるようにしている。
４２は感光性レジスト膜（電気的絶縁皮膜）であり、異方性導電シート３８および配線パターン４０を覆って形成されている。
感光性レジスト膜４２は配線パターン４０の保護膜であり、種々の材質の感光性ソルダーレジストを用いることができる。
【００２１】
感光性レジスト膜４２の各配線パターン４０に対応する適宜部位には、例えば感光性レジスト膜４２上にマトリックス状の配置となるように透孔４４が形成されている（透孔４４により露出する配線パターン４０の部分が外部接続端子接合部４０ａ）。
４６は外部接続端子であるバンプであり、各透孔４４を通じて各外部接続端子接合部４０ａに電気的に接続して配置され、感光性レジスト膜４２上に突出して外部接続端子に形成されている。
バンプ４６は図示のごとくはんだボール等のボールバンプに形成することもできるが、平坦なランド状その他の形状に形成できる。あるいはリードピンを接続して外部接続端子としてもよい。
なお、本実施の形態においても、配線パターン４０間および配線パターン４０とＡｌパッド３６との間の接続を図１に示すように配線パターン４０を押圧して接続してもよい。
【００２２】
本実施の形態においても、半導体チップ３２と同サイズの半導体装置３０に形成できる。
またインターポーザとなる異方性導電シート３８および感光性レジスト膜４２は薄く形成できるので、薄い半導体装置３０に形成できる。
異方性導電シート３８および感光性レジスト膜４２は硬度がそれほど高くないので、半導体チップ３２表面を保護する緩衝層としても機能する。
なお、半導体チップ３２の反対側の面は露出させて放熱性を高めるようにすると好適である。さらに放熱性を向上させるために、ヒートシンクあるいはヒートスプレッダー（図示せず）を固着してもよい。
【００２３】
図８は、上記異方性導電シート３８を多層に設けた場合の他の実施の形態を示す。
本実施の形態では、中間層となる配線パターン４０のいずれかを電源用もしくは接地用のベタパターン４０ｂに形成している。
上層の配線パターン４０と半導体チップ３２のＡｌパッド３６との接続は、図示のごとく、ベタパターン４２ｂにリング状の透孔を設けてベタパターン４０ｂと独立させたパターン４０ｃに設けたバンプ３７およびＡｌパッド３６に形成したバンプ３７を介して接続するようにすることができる。あるいはベタパターン４０ｂに単に透孔を設けて、上層の配線パターン４０を押圧して異方性導電シート３８、３８を介して接続するようにすることもできる。
電源用あるいは接地用のＡｌパッドとベタパターン４０ｂとの間の接続、ベタパターン４０ｂと上層の配線パターン４０の必要部との接続も上記と同様にしてバンプ３７やあるいは配線パターン４０、４０ｂを押圧してすることができる。
上記ベタパターン４０ｂを電源用のベタパターンとするとき、上層の配線パターン４０の電源ラインの引回し、あるいは電源用のＡｌパッドの配列が自由で容易となり、接地用ベタパターンとすると、引回しの自由度が向上するほか、ベタパターン上にスパッタリング等によりいわゆるデカップリングコンデンサを形成でき、電気的特性を向上できる。またスパッタリング等により、抵抗等の素子を作り込んでもよい。
【００２４】
図９、図１０はさらに他の実施の形態を示す。
４１はポリイミド、エポキシ、ポリエステル等からなる絶縁性シートであり、その一方の面に銅箔等によって配線パターン４０が形成されている。この配線パターン４０の外部接続端子接合部４０ａとなる部位の絶縁性シート４１には透孔４４が形成されていて、該外部接続端子接合部４０ａは露出されている（図９）。
３８は前記と同様の金属粉等の導電フィラーが配合された異方性導電シートである。また３７は半導体チップ３２のＡｌパッド上に形成したバンプである。
本実施の形態では、配線パターン４０が形成された絶縁性シート４１の一方の面を異方性導電シート３８側に向けて、半導体チップ３２、異方性導電シート３８、絶縁性シート４１を積層し、加圧して一体化している。これによりバンプ３７によって異方性導電シート３８が押圧され、該部位の配線パターン４０とＡｌパッドとが電気的に接続される。透孔４４には外部接続端子となるバンプ４６を形成して半導体装置３０に完成される。なお、バンプ３７は配線パターン４０側に形成してもよい。
本実施の形態においてもチップサイズの半導体装置を容易に形成できる。配線パターン４０とＡｌパッドとの間の接続も異方性導電シート３８を介して容易に行える。
図１１は、配線パターン４０を設けた絶縁性シート４１を半導体チップ３２上に多層に設けた実施の形態を示す。絶縁性シート４１間の固着は接着剤４３によって行い、また配線パターン４０、４０間の電気的な接続はビア４５によって接続している。
最下層の絶縁性シート４１は前記と同様にして異方性導電シート３８を介して固定し、かつ電気的接続をとっている。
本実施の形態でも、中間の配線パターンを電源用もしくは接地用のパターンに設けてもよい。
【００２５】
なお、上記各実施の形態では配線パターン４０は銅箔等の金属箔により形成したが、異方性導電シート３８をあらかじめ配線パターン４０の形状にプレス等により押圧して、該押圧部位に導通性を持たせたものをそのまま用いるようにしてもよい。このようにすることで工程の短縮ができコストの一層の低減化が可能となる。本発明における配線パターンは異方性導電シートを加圧して形成した場合も含むものである。
【００２６】
図１２は本発明の半導体装置に用いる導体層付異方性導電シート５０を示す。
この導体層付異方性導電シート５０は異方性導電シート５２の表面に銅箔等の導体層５４を形成したものである。
異方性導電シート５２は、エポキシ、ポリイミド、シリコーン等の樹脂に金属粉等の導電フィラーを配合したものである。シリコーン樹脂は、ゴム状弾性を有するので、特に半導体チップと実装基板との間に生じる応力を緩和できる。
導電フィラーは、Ｎｉ、Ａｇ、Ａｇ−Ｐｄ 等の金属粉、Ｎｉ、Ａｇ、Ａｇ−Ｐｄ 等の金属粉を樹脂（エポキシ、ポリイミド、シリコーン等）で被覆したもの、樹脂の核（エポキシ、ポリイミド、シリコーン等）にＮｉ、Ａｇ、Ａｇ−Ｐｄ 等のめっき皮膜を形成したものなどを、シートを押圧することにより導電フィラーが接触して導電性が生じるに必要な量だけ樹脂中に配合される。
導体層５４は、異方性導電シート５２に銅箔等の金属箔を貼付するものの他、異方性導電シート５２に銅等の金属をスパッタリングしたり蒸着して形成することができる。あるいは、銅等の金属箔上に、樹脂に導電フィラーを配合してペースト状にした異方性導電材料をキャスティング（ドクターブレード法）してシート状にし、キュアして導体層付異方性導電シートに形成するようにすることができる。
この導体層付異方性導電シート５０は、図１〜図１１に示した半導体装置３０を形成するのに好適に用いることができる他、以下に示すような配線基板に好適に用いることができる。
【００２７】
図１３は配線基板５６の一例を示す。
５８は表面に公知の手法により銅箔等によって配線パターン６０を形成したプリント配線基板である。
５２は図１２に示す導体層付異方性導電シート５０の導体層５４をエッチング加工して表面に配線パターン６２が形成された異方性導電シートである。この異方性導体シート５２は配線パターン６２が形成された面と反対側の面でプリント配線基板５８面上に固着される。そして配線パターン６２上から適宜な押圧治具（図示せず）により配線パターン６２の部位を押圧し、配線パターン６２を変形させることにより、異方性導電シート５２を介して配線パターン６２と配線パターン６０との間の電気的導通をとっている。
【００２８】
６４は感光性レジスト膜（電気的絶縁皮膜）であり、異方性導電シート５２および配線パターン６２を覆って形成されている。
感光性レジスト膜６４は配線パターン６２の保護膜であり、種々の材質の感光性ソルダーレジストを用いることができる。
感光性レジスト膜６４の各配線パターン６２に対応する適宜部位には、透孔６６が形成されている（透孔６６により露出する配線パターン６２の部分が外部接続部６２ａ）。
外部接続部６２ａにははんだ等により外部電子部品が接続可能となっている。
【００２９】
異方性導電シート５２および感光性レジスト膜６４は薄く形成できるので、薄い配線基板５６に形成できる。
特にシリコーン樹脂を用いた場合、ゴム状弾性を有するので、プリント配線基板と実装される外部電子部品との間に発生する応力を緩和できる。
異方性導電シート５２および感光性レジスト膜６４は硬度がそれほど高くないので、実装される外部電子部品を保護する緩衝層としても機能する。
また上記のように、異方性導電シート５２を用いているので、配線パターン６０、６２間の電気的接続は容易に行える。
【００３０】
図１４は配線基板５６の他の実施の形態を示す。
図１３に示す実施の形態と同一の部材は同一の符号を付し、その説明を省略する。
本実施の形態では、図３に示すのと同様に、配線パターン６０上にＡｕ等によりバンプ６１を形成し、このバンプ６１により異方性導電シート５２を押圧し、これにより配線パターン６２、６０間の電気的接続をとっている。このようにバンプ６１を形成することによって、配線パターン６２をほぼ平坦に維持できるので異方性導電シート５２を積層する場合に有利となる。
【００３１】
図１５は異方性導電シート５２をプリント配線基板５８上に多層に設けた実施の形態を示す。
下層と上層の異方性導電シート５２の配線パターン６２間の接続、配線パターン６２と配線パターン６０間の接続は、図１３に示すのと同様に配線パターンを押圧変形させて異方性導電シートを介して接続してもよいし、図示のように配線パターン６０および配線パターン６２上に形成したバンプ６１、６１によって異方性導電シート５２を押圧して接続するようにしてもよい。
このように異方性導電シート５２により容易に電気的接続をとって多層の配線基板５６に形成することができる。
また、この場合に、図８に示すのと同様の構造により、中間の配線パターン６２を電源用あるいは接地用のベタパターン（図示せず）に形成することができる。
上記ベタパターンを電源用のベタパターンとするとき、上層の配線パターン６２の電源ラインの引回しが自由で容易となり、接地用ベタパターンとすると、引回しの自由度向上と共に、ベタパターン上にスパッタリング等によりいわゆるデカップリングコンデンサを形成でき、電気的特性を向上できる。
これら電源用あるいは接地用のベタパターンは実装する電子部品に対応して部分的に設けてもよい。
なお、配線基板としてはセラミック配線基板を用いてもよい。
【００３２】
図１６は配線基板５６のさらに他の実施の形態を示す。
本実施の形態では、配線パターン付きの異方性導電シート５２を多層（図示の例では３層）に形成している。
この場合、１層目の異方性導電シートには、両面に導体層を形成した前記の導体層付異方性導電シート５０の該導体層をエッチングして両面に配線パターン６２、６２ａを形成したものを用い、２層目および３層目の異方性導電シート５２は上記と同様に片面に配線パターン６２を形成したものを用いて積層し、熱圧着して配線基板５６としている。
【００３３】
１層目の異方性導電シートの両配線パターン６２、６２ａ間は、配線パターン６２ａを押圧して変形させることにより異方性導電シート５２を介して電気的に接続するようにしている。１層目、２層目、３層目の配線パターン６２間の接続はバンプ６１および異方性導電シート５２を介して行うようにしている。
４２、４２は感光性レジスト膜（電気的絶縁皮膜）であり、両表面の配線パターン６２および６２ａを覆って形成され、一方の感光性レジスト膜４２に形成した透孔にははんだボール等の外部接続端子４６を形成し、他方の感光性レジスト膜４２に形成した透孔には配線パターン６２を露出させて電子部品等の接続部に形成している。
なお、各配線パターン６２はあらかじめ異方性導電シート５２上に形成しておいてもよいし、導体層付異方性導電シートを１層積層する度に導体層をエッチング等して形成してもよい。
【００３４】
なお、図１７に示すように、１層目にはポリイミドシート、エポキシシート、異方性導電性シート等から成る絶縁性フィルム５２ａ上に配線パターン６２を形成したものを用い、２層目以上は上記同様に片面に配線パターン６２を形成した異方性導電シート５２を用いて、積層、熱圧着するようにしてもよい。この場合１層目の絶縁性シート５２ａに直接透孔を形成して外部接続端子４６を形成するようにすることもできる。また絶縁性フィルム５２ａが異方性導電シートであるときは表面を保護するためレジストを塗布してもよい。
【００３５】
また上記の各実施の形態において、外部接続端子たるバンプ４６は、図１８に示すように、外部接続端子接合部４０ａ、および電気的絶縁皮膜４２あるいは絶縁性シート４１の透孔周縁から内壁面にかけて金属層３３を形成して、この金属層３３上に形成することにより、接合面積が増加し、接合強度が向上する。
以上本発明につき好適な実施の形態を挙げて種々説明したが、本発明はこの実施の形態に限定されるものではなく、発明の精神を逸脱しない範囲内で多くの改変を施し得るのはもちろんである。
【００３６】
【発明の効果】
本発明に係る半導体装置によれば、上述したように、インターポーザとなる異方性導電シートおよび電気的絶縁皮膜は薄く形成できるので、薄い半導体装置にでき、コストの低減化も図れる。
異方性導電シート、電気的絶縁皮膜は硬度がそれほど高くないので、半導体チップ表面を保護したり、半導体チップと実装基板との間に生じる熱的または機械的応力を緩和する緩衝層としても機能するという効果を奏する。
また複数の半導体チップの所要電極を電気的に接続することで信号の遅延防止等の電気的特性の向上が図れ、また異方性導電シートおよび電気的絶縁皮膜を共通にして形成することで製造も容易となる。
【図面の簡単な説明】
【図１】第１の実施の形態を示した断面図である。
【図２】図１の部分拡大図である。
【図３】他の実施の形態を示す部分断面図である。
【図４】配線パターンを形成した異方性導電シートの説明図である。
【図５】異方性導電シートを熱圧着する圧着治具の説明図である。
【図６】さらに他の実施の形態を示す部分断面図である。
【図７】異方性導電シートを多層にした例を示す断面図である。
【図８】電源用もしくは接地用のパターンを設けた例を示す断面図である。
【図９】絶縁性シートに配線パターンを設けた例を示す組立図である。
【図１０】図９で示す半導体装置の完成図である。
【図１１】絶縁性シートを多層にした例を示す断面図である。
【図１２】導体層付異方性導電シートの断面図である。
【図１３】配線基板の断面説明図である。
【図１４】配線基板の他の例を示す断面説明図である。
【図１５】異方性導電シートを多層に形成した配線基板の断面説明図である。
【図１６】外部接続端子の構造を示す断面図である。
【図１７】配線基板の他の実施の形態を示す部分断面図である。
【図１８】配線基板のさらに他の実施の形態を示す部分断面図である。
【図１９】従来の半導体装置の一例を示す断面図である。
【符号の説明】
３０ 半導体装置
３２ 半導体チップ
３４ パッシベーション膜
３６ Ａｌパッド
３７ 金バンプ
３８ 異方性導電シート
４０ 配線パターン
４０ａ 外部接続端子接合部
４２ 電気的絶縁皮膜
４４ 透孔
４８ 保護膜
５０ 導体層付異方性導電シート
５２ 異方性導電シート
５４ 導体層
５６ 配線基板
５８ プリント配線基板
６０ 配線パターン
６１ バンプ
６２ 配線パターン
６４ 電気的絶縁皮膜
６６ 透孔
【発明の属する技術分野】
本発明はチップサイズの半導体装置に関する。
【０００２】
【従来の技術】
半導体チップが搭載された半導体装置はその実装密度を高めるため小型化の要請が強い。
この半導体装置の小型化は半導体チップを封入するパッケージの小型化に他ならない。
この要請を満たすため、近年はＣＳＰタイプ、すなわちチップ・サイズ・パッケージが出現している。
ＣＳＰタイプには種々のものがあるが、図１９にその一例を示す。
１０は半導体チップ、１２はセラミック基板である。セラミック基板１２は半導体チップ１０とほぼ同サイズに形成されている。セラミック基板１２上には配線パターン１４が形成され、該配線パターン１４はビア１６を介してセラミック基板１２下面側に所要配置で形成されたランド（外部端子）１８に接続されている。
半導体チップ１０はＡｕバンプ２０とＡｇＰｄペースト２２を介して配線パターン１４に接続され、半導体チップ１０とセラミック基板１２との間の隙間には樹脂２４が封止される。
【０００３】
【発明が解決しようとする課題】
上記半導体装置によれば小型化が達成されるが、セラミック基板１０を用いたり、Ａｕバンプ２０を用いたりしているので高価となる。
そこで、本発明は上記問題点を解決すべくなされたものであり、その目的とするところは、簡易な構成で製造が容易となり、安価にできる半導体装置を提供するにある。
【０００４】
【課題を解決するための手段】
本発明は上記目的を達成するため次の構成を備える。
すなわち、パッシベーション膜が形成された半導体チップ面に一方の面に配線パターンが形成された異方性導電シートの他方の面が固着され、該配線パターンと前記半導体チップの電極とが前記異方性導電シートを介して電気的に接続されており、前記配線パターンの外部接続端子接合部を露出して電気的絶縁皮膜が形成され、前記外部接続端子接合部に外部接続端子が形成されていることを特徴としている。
前記配線パターンにより前記異方性導電シートを押圧することにより電気的に接続することができる。
あるいは、前記半導体チップの電極に前記パッシベーション膜よりも外方に突出するバンプを形成し、このバンプにより前記異方性導電シートを押圧することによって電気的に接続することができる。このようにすれば、配線パターンをほぼ平坦に維持できるので有利である。
【０００５】
また本発明では、一方の面に配線パターンが形成された異方性導電シートが複数枚積層して固着され、かつ最下層の異方性導電シートの他方の面がパッシベーション膜が形成された半導体チップ面に固着され、前記配線パターン間および前記配線パターンと半導体チップの電極とが前記異方性導電シートを介して電気的に接続されており、最上層の異方性導電シートに形成された前記配線パターンの外部接続端子接合部を露出して電気的絶縁皮膜が形成され、前記外部接続端子接合部に外部接続端子が形成されていることを特徴としている。
前記配線パターンにより前記異方性導電シートを押圧することにより電気的に接続することができる。
【０００６】
あるいは前記半導体チップの電極に前記パッシベーション膜よりも外方に突出するバンプを形成し、また内層となる異方性導電シートに形成された配線パターンにもバンプを形成し、このバンプにより前記異方性導電シートを押圧することにより電気的に接続することができる。 またこの場合、前記配線パターンのいずれかを電源用もしくは接地用のベタパターンに形成することができる。電源用のベタパターンとするとき、電源ラインの引回しが容易となり、接地用ベタパターンとすると、いわゆるデカップリングコンデンサを形成でき、電気的特性を向上できる。
【０００７】
また、上記各場合において、半導体チップを複数連接し、該複数の半導体チップに共通の前記異方性導電シートを固着し、前記複数の半導体チップの所要の電極同士を前記配線パターンにより電気的に接続し、最上層の配線パターンに共通の前記電気的絶縁皮膜を形成するようにすると、マルチチップモジュールをチップサイズで形成できる。
また上記各場合において、前記電気的絶縁皮膜を感光性ソルダーレジスト膜により形成することができ、この場合、フォトリソグラフィによって配線パターンの外部接続端子接合部を容易に露出させることができる。
前記外部接続端子接合部に形成する外部接続端子をバンプに形成して、ＢＧＡタイプの半導体装置に形成できる。
【０００８】
また本発明に係る半導体装置では、一方の面に配線パターンが形成された絶縁性シートが複数枚積層して固着され、かつ最下層の絶縁性シートの前記一方の面がパッシベーション膜が形成された半導体チップ面に異方性導電シートを介して固着され、前記配線パターン間および前記配線パターンと半導体チップの電極とが電気的に接続されており、最上層の前記絶縁性シートに透孔が設けられて前記配線パターンの外部接続端子接合部が露出され、前記外部接続端子接合部に外部接続端子が形成されていることを特徴としている。
【０００９】
前記配線パターンのいずれかを電源用もしくは接地用のベタパターンに形成することができる。電源用のベタパターンとするとき、電源ラインの引回しが容易となり、接地用ベタパターンとすると、いわゆるデカップリングコンデンサを形成でき、電気的特性を向上できる。
また、前記半導体チップの電極に前記パッシベーション膜よりも外方に突出するバンプを形成し、このバンプにより前記異方性導電シートを押圧することにより電気的に接続することができる。
前記外部接続端子接合部に形成する外部接続端子をバンプにすることによってＢＧＡタイプの半導体装置に形成できる。
【００１０】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
図１は半導体装置３０の断面図を示す。
３２は半導体チップ、３４はＳｉＯ２等からなるパッシベーション膜、３６は半導体チップ３２に作り込まれた電極であるＡｌパッド（パッド部）である。Ａｌパッド３６の部位にはパッシベーション膜３４は形成されず、Ａｌパッド３６は露出している。Ａｌパッド３６は所要のパターンで半導体チップ３２上に多数形成されている。
３８は異方性導電シートであり、パッシベーション膜３４を覆って形成されている。異方性導電シート３８は樹脂中に金属粉等の導電フィラー３９（図２）が配合されており、加圧することによってこれら導電フィラー３９が加圧方向に連続し、加圧方向に導電性が生じるものである。
【００１１】
４０は配線パターンであり、所要のパターンで異方性導電シート３８上に形成されている。配線パターン４０は図２に示すように異方性導電シート３８に食い込むように押圧され、これにより該部位の異方性導電シート３８が加圧され、該部位の異方性導電シート３８が導通し、Ａｌパッド３６と配線パターン４０とが電気的に接続される。
配線パターン４０は、銅箔等の金属箔を異方性導電シート３８上に貼着し、この金属箔をエッチングして所要パターンに形成される。あるいはスパッタ等により銅またはアルミニウム等の金属箔を形成し、エッチングしてパターンを形成してもよい。
４２は感光性レジスト膜（電気的絶縁皮膜）であり、異方性導電シート３８および配線パターン４０を覆って形成されている。
感光性レジスト膜４２は配線パターン４０の保護膜であり、種々の材質の感光性ソルダーレジストを用いることができる。
【００１２】
感光性レジスト膜４２の各配線パターン４０に対応する適宜部位には、例えば感光性レジスト膜４２上にマトリックス状の配置となるように透孔４４が形成されている（透孔４４により露出する配線パターン４０の部分が外部接続端子接合部４０ａ）。
４６は外部接続端子であるバンプであり、各透孔４４を通じて各外部接続端子接合部４０ａに電気的に接続して配置され、感光性レジスト膜４２上に突出して外部接続端子に形成されている。
バンプ４６は図示のごとくはんだボール等のボールバンプに形成することもできるが、平坦なランド状その他の形状に形成できる。あるいはリードピンを接続して外部接続端子としてもよい。またバンプはニッケル／金めっき等のめっきにより形成してもよい。
４８は保護膜であり、半導体チップ３２、パッシベーション膜３４、異方性導電シート３８の側壁を覆って形成され、各層の境界からの湿気の進入等を防止する。保護膜４８は適当な材質の樹脂等のレジストを用いて形成できるが、必ずしも設けなくともよい。また、保護膜４８にかえて、金属等からなる枠体を固着してもよい。
【００１３】
上記のように形成されているので、半導体チップ３２と同サイズの半導体装置３０に形成できる。
またインターポーザとなる異方性導電シート３８および感光性レジスト膜４２は薄く形成できるので、薄い半導体装置３０に形成できる。
異方性導電シート３８および感光性レジスト膜４２は硬度がそれほど高くないので、半導体チップ３２表面を保護する緩衝層としても機能する。
なお、半導体チップ３２の反対側の面は露出させて放熱性を高めるようにすると好適である。さらに放熱性を向上させるために、ヒートシンクあるいはヒートスプレッダー（図示せず）を固着してもよい。
【００１４】
図３は他の実施の形態を示す。
本実施の形態では半導体チップ３２のＡｌパッド３６上に例えばＡｕによりバンプ３７をパッシベーション膜３４より高く突出するように設け、異方性導電シート３８をパッシベーション膜３４上に固定する際、該突出するバンプ３７により異方性導電シート３８が加圧されて該部位の異方性導電シート３８が導通してＡｌパッド３６と配線パターン４０とが電気的に接続するようになっている。
本実施の形態の他の部位は図１に示す実施の形態と同じであるので図示を省略する。
本実施の形態でも上記と同様の効果を奏する。さらに本実施の形態では、配線パターン４０をほぼ平坦に形成できるので積層する場合に有利となる。
【００１５】
図４、図５は図１に示す半導体装置３０を製造する製造工程を示す。
図４に示すように、異方性導電シート３８上に銅箔等の金属箔を貼着し、この金属箔を公知のフォトリソグラフィー工程によりエッチング加工して配線パターン４０を形成する。なお、スパッタ等により金属層を形成し、この金属層をエッチング加工して配線パターン４０を形成してもよい。
この配線パターン４０を形成した異方性導電シート３８を図５に示すように半導体チップ３２のパッシベーション膜３４上に配線パターン４０が対応するＡｌパッド３６と重なるように位置決めして配置する。
次いで、Ａｌパッド３６の配列パターンにしたがって押圧突起４１が形成された圧着治具４３を用いて配線パターン４０ならびに異方性導電シート３８を押圧すると共に加熱して異方性導電シート３８をパッシベーション膜３４上に熱圧着する。
その際配線パターン４０は押圧突起４１に押圧されて図２に示す状態に変形し、この部位の異方性導電シート３８が加圧され、Ａｌパッド３６に接触すると共に導通し、配線パターン４０とＡｌパッド３６が電気的に接続される。
【００１６】
次に電気的絶縁皮膜４２を形成すべく、異方性導電シート３８上および配線パターン４０上に感光性レジスト（感光性ソルダーレジスト）を塗布し、露光、現像して透孔４４を形成する。なお、電気的絶縁皮膜４２は予め異方性導電シート３８および配線パターン４０上に形成し、しかる後異方性導電シート３８を半導体チップ３２上に固着してもよい。
この透孔４４内にはんだボール（バンプ４６）を配置し、リフローしてはんだボールを配線パターン４０上に固定する。
上記のようにして半導体装置３０に完成できる。
なお、必要に応じて半導体装置３０の側壁にレジストを塗布し、乾燥させて保護膜４８を形成する。
【００１７】
上記実施の形態では個片にした半導体チップ３２を用いたが、半導体チップ３２が多数作り込まれたウェハーを用いてもよい。そして上記と同様にしてウェハー上に異方性導電シート３８、配線パターン４０、感光性レジスト膜４２、バンプ４６を作り込んで後、スライスして個片に分離することにより、一時に多数の半導体装置３０を形成することができ、コストの低減化が図れる。また、配線パターン４０は異方性導電シート３８を半導体チップ３２に固着した後に形成してもよい。
【００１８】
次に図３に示す実施の形態の半導体装置３０を製造する方法を示す。まず、半導体チップ３２のＡｌパッド３６上に金バンプ３７をあらかじめ形成し、この金バンプ３７の上に、図４に示す配線パターン４０を形成した異方性導電シート３８を重ね、熱圧着させればよい。この場合には図５に示すような押圧突起４１を有する圧着治具４３は用いる必要がない。すなわち、熱圧着する際異方性導電シート３８を全体的に押圧することで、金バンプ３７が異方性導電シート３８内に食い込み、これにより該部位の異方性導電性シート３８が加圧され、導通するからである。感光性レジスト膜４２、バンプ４６は前記実施の形態と同様にして形成できる。
なお、配線パターン４０は異方性導電シート３８を熱圧着した後に形成してもよい。また電気的絶縁皮膜４２は予め異方性導電シート３８および配線パターン４０上に形成し、しかる後異方性導電シート３８を半導体チップ３２上に固着してもよい。
【００１９】
図６は半導体装置３０のさらに他の実施の形態を示す。
本実施の形態では複数の半導体チップ３２をヒートスプレッダ等の共通の基板４７上に搭載し、該複数の半導体チップ３２上に、前記と同様にして共通の異方性導電シート３８を形成し、該異方性導電シート３８上に各半導体チップ３２に対応する各配線パターン４０と、隣接する半導体チップ３２を電気的に接続するための所要の電極３６同士間を接続する配線パターン４５とを前記実施の形態と同様にして形成し、その上に前記と同様にして共通の電気的絶縁皮膜４２を形成し、各配線パターン４０の外部接続端子接合部４０ａにバンプ４６を形成するようにしたものである。
すなわち複数の半導体チップ３２を用いた１つの半導体装置（マルチチップモジュール）３０に形成したものである。
複数の半導体チップ３２としては、例えばＭＰＵとキャッシュメモリ、複数のメモリ同士などを連接できる。
本実施の形態では、複数の半導体チップを共通の基板４７上に搭載し、電極間を配線パターンにより電気的に接続したので、配線を短くでき、信号の遅延防止等の電気的特性に優れた半導体装置を提供し得る。また異方性導電シートおよび電気的絶縁皮膜を共通にして形成することで製造も容易となる。なお、複数の半導体チップ３２を共通の枠体（図示せず）で保持するようにすれば基板４７は必要ない。あるいは複数の半導体チップを共通のウェハー上に形成することもできる。
本実施の形態の半導体装置３０も上記と同様の工程で製造できる。
【００２０】
図７は半導体装置３０のさらに他の実施の形態を示す。
前記実施の形態と同一の部材は同一の符号を付している。
本実施の形態では、半導体チップ３２の上面に形成する異方性導電シート３８を多層（実施の形態では２層）に形成している。
１層目の異方性導電シート３８は図３に示す実施の形態と同様に半導体チップ３２のＡｌパッド３６上にＡｕ等により形成したバンプ３７によって押圧することで、その配線パターン４０とＡｌパッド３６とを電気的に接続するようにしている。
また２層目の異方性導電シート３８も同様にして、１層目の配線パターン４０の適所に形成したバンプ３７によって押圧して、１層目と２層目の配線パターン４０間の電気的導通をとるようにしている。
４２は感光性レジスト膜（電気的絶縁皮膜）であり、異方性導電シート３８および配線パターン４０を覆って形成されている。
感光性レジスト膜４２は配線パターン４０の保護膜であり、種々の材質の感光性ソルダーレジストを用いることができる。
【００２１】
感光性レジスト膜４２の各配線パターン４０に対応する適宜部位には、例えば感光性レジスト膜４２上にマトリックス状の配置となるように透孔４４が形成されている（透孔４４により露出する配線パターン４０の部分が外部接続端子接合部４０ａ）。
４６は外部接続端子であるバンプであり、各透孔４４を通じて各外部接続端子接合部４０ａに電気的に接続して配置され、感光性レジスト膜４２上に突出して外部接続端子に形成されている。
バンプ４６は図示のごとくはんだボール等のボールバンプに形成することもできるが、平坦なランド状その他の形状に形成できる。あるいはリードピンを接続して外部接続端子としてもよい。
なお、本実施の形態においても、配線パターン４０間および配線パターン４０とＡｌパッド３６との間の接続を図１に示すように配線パターン４０を押圧して接続してもよい。
【００２２】
本実施の形態においても、半導体チップ３２と同サイズの半導体装置３０に形成できる。
またインターポーザとなる異方性導電シート３８および感光性レジスト膜４２は薄く形成できるので、薄い半導体装置３０に形成できる。
異方性導電シート３８および感光性レジスト膜４２は硬度がそれほど高くないので、半導体チップ３２表面を保護する緩衝層としても機能する。
なお、半導体チップ３２の反対側の面は露出させて放熱性を高めるようにすると好適である。さらに放熱性を向上させるために、ヒートシンクあるいはヒートスプレッダー（図示せず）を固着してもよい。
【００２３】
図８は、上記異方性導電シート３８を多層に設けた場合の他の実施の形態を示す。
本実施の形態では、中間層となる配線パターン４０のいずれかを電源用もしくは接地用のベタパターン４０ｂに形成している。
上層の配線パターン４０と半導体チップ３２のＡｌパッド３６との接続は、図示のごとく、ベタパターン４２ｂにリング状の透孔を設けてベタパターン４０ｂと独立させたパターン４０ｃに設けたバンプ３７およびＡｌパッド３６に形成したバンプ３７を介して接続するようにすることができる。あるいはベタパターン４０ｂに単に透孔を設けて、上層の配線パターン４０を押圧して異方性導電シート３８、３８を介して接続するようにすることもできる。
電源用あるいは接地用のＡｌパッドとベタパターン４０ｂとの間の接続、ベタパターン４０ｂと上層の配線パターン４０の必要部との接続も上記と同様にしてバンプ３７やあるいは配線パターン４０、４０ｂを押圧してすることができる。
上記ベタパターン４０ｂを電源用のベタパターンとするとき、上層の配線パターン４０の電源ラインの引回し、あるいは電源用のＡｌパッドの配列が自由で容易となり、接地用ベタパターンとすると、引回しの自由度が向上するほか、ベタパターン上にスパッタリング等によりいわゆるデカップリングコンデンサを形成でき、電気的特性を向上できる。またスパッタリング等により、抵抗等の素子を作り込んでもよい。
【００２４】
図９、図１０はさらに他の実施の形態を示す。
４１はポリイミド、エポキシ、ポリエステル等からなる絶縁性シートであり、その一方の面に銅箔等によって配線パターン４０が形成されている。この配線パターン４０の外部接続端子接合部４０ａとなる部位の絶縁性シート４１には透孔４４が形成されていて、該外部接続端子接合部４０ａは露出されている（図９）。
３８は前記と同様の金属粉等の導電フィラーが配合された異方性導電シートである。また３７は半導体チップ３２のＡｌパッド上に形成したバンプである。
本実施の形態では、配線パターン４０が形成された絶縁性シート４１の一方の面を異方性導電シート３８側に向けて、半導体チップ３２、異方性導電シート３８、絶縁性シート４１を積層し、加圧して一体化している。これによりバンプ３７によって異方性導電シート３８が押圧され、該部位の配線パターン４０とＡｌパッドとが電気的に接続される。透孔４４には外部接続端子となるバンプ４６を形成して半導体装置３０に完成される。なお、バンプ３７は配線パターン４０側に形成してもよい。
本実施の形態においてもチップサイズの半導体装置を容易に形成できる。配線パターン４０とＡｌパッドとの間の接続も異方性導電シート３８を介して容易に行える。
図１１は、配線パターン４０を設けた絶縁性シート４１を半導体チップ３２上に多層に設けた実施の形態を示す。絶縁性シート４１間の固着は接着剤４３によって行い、また配線パターン４０、４０間の電気的な接続はビア４５によって接続している。
最下層の絶縁性シート４１は前記と同様にして異方性導電シート３８を介して固定し、かつ電気的接続をとっている。
本実施の形態でも、中間の配線パターンを電源用もしくは接地用のパターンに設けてもよい。
【００２５】
なお、上記各実施の形態では配線パターン４０は銅箔等の金属箔により形成したが、異方性導電シート３８をあらかじめ配線パターン４０の形状にプレス等により押圧して、該押圧部位に導通性を持たせたものをそのまま用いるようにしてもよい。このようにすることで工程の短縮ができコストの一層の低減化が可能となる。本発明における配線パターンは異方性導電シートを加圧して形成した場合も含むものである。
【００２６】
図１２は本発明の半導体装置に用いる導体層付異方性導電シート５０を示す。
この導体層付異方性導電シート５０は異方性導電シート５２の表面に銅箔等の導体層５４を形成したものである。
異方性導電シート５２は、エポキシ、ポリイミド、シリコーン等の樹脂に金属粉等の導電フィラーを配合したものである。シリコーン樹脂は、ゴム状弾性を有するので、特に半導体チップと実装基板との間に生じる応力を緩和できる。
導電フィラーは、Ｎｉ、Ａｇ、Ａｇ−Ｐｄ 等の金属粉、Ｎｉ、Ａｇ、Ａｇ−Ｐｄ 等の金属粉を樹脂（エポキシ、ポリイミド、シリコーン等）で被覆したもの、樹脂の核（エポキシ、ポリイミド、シリコーン等）にＮｉ、Ａｇ、Ａｇ−Ｐｄ 等のめっき皮膜を形成したものなどを、シートを押圧することにより導電フィラーが接触して導電性が生じるに必要な量だけ樹脂中に配合される。
導体層５４は、異方性導電シート５２に銅箔等の金属箔を貼付するものの他、異方性導電シート５２に銅等の金属をスパッタリングしたり蒸着して形成することができる。あるいは、銅等の金属箔上に、樹脂に導電フィラーを配合してペースト状にした異方性導電材料をキャスティング（ドクターブレード法）してシート状にし、キュアして導体層付異方性導電シートに形成するようにすることができる。
この導体層付異方性導電シート５０は、図１〜図１１に示した半導体装置３０を形成するのに好適に用いることができる他、以下に示すような配線基板に好適に用いることができる。
【００２７】
図１３は配線基板５６の一例を示す。
５８は表面に公知の手法により銅箔等によって配線パターン６０を形成したプリント配線基板である。
５２は図１２に示す導体層付異方性導電シート５０の導体層５４をエッチング加工して表面に配線パターン６２が形成された異方性導電シートである。この異方性導体シート５２は配線パターン６２が形成された面と反対側の面でプリント配線基板５８面上に固着される。そして配線パターン６２上から適宜な押圧治具（図示せず）により配線パターン６２の部位を押圧し、配線パターン６２を変形させることにより、異方性導電シート５２を介して配線パターン６２と配線パターン６０との間の電気的導通をとっている。
【００２８】
６４は感光性レジスト膜（電気的絶縁皮膜）であり、異方性導電シート５２および配線パターン６２を覆って形成されている。
感光性レジスト膜６４は配線パターン６２の保護膜であり、種々の材質の感光性ソルダーレジストを用いることができる。
感光性レジスト膜６４の各配線パターン６２に対応する適宜部位には、透孔６６が形成されている（透孔６６により露出する配線パターン６２の部分が外部接続部６２ａ）。
外部接続部６２ａにははんだ等により外部電子部品が接続可能となっている。
【００２９】
異方性導電シート５２および感光性レジスト膜６４は薄く形成できるので、薄い配線基板５６に形成できる。
特にシリコーン樹脂を用いた場合、ゴム状弾性を有するので、プリント配線基板と実装される外部電子部品との間に発生する応力を緩和できる。
異方性導電シート５２および感光性レジスト膜６４は硬度がそれほど高くないので、実装される外部電子部品を保護する緩衝層としても機能する。
また上記のように、異方性導電シート５２を用いているので、配線パターン６０、６２間の電気的接続は容易に行える。
【００３０】
図１４は配線基板５６の他の実施の形態を示す。
図１３に示す実施の形態と同一の部材は同一の符号を付し、その説明を省略する。
本実施の形態では、図３に示すのと同様に、配線パターン６０上にＡｕ等によりバンプ６１を形成し、このバンプ６１により異方性導電シート５２を押圧し、これにより配線パターン６２、６０間の電気的接続をとっている。このようにバンプ６１を形成することによって、配線パターン６２をほぼ平坦に維持できるので異方性導電シート５２を積層する場合に有利となる。
【００３１】
図１５は異方性導電シート５２をプリント配線基板５８上に多層に設けた実施の形態を示す。
下層と上層の異方性導電シート５２の配線パターン６２間の接続、配線パターン６２と配線パターン６０間の接続は、図１３に示すのと同様に配線パターンを押圧変形させて異方性導電シートを介して接続してもよいし、図示のように配線パターン６０および配線パターン６２上に形成したバンプ６１、６１によって異方性導電シート５２を押圧して接続するようにしてもよい。
このように異方性導電シート５２により容易に電気的接続をとって多層の配線基板５６に形成することができる。
また、この場合に、図８に示すのと同様の構造により、中間の配線パターン６２を電源用あるいは接地用のベタパターン（図示せず）に形成することができる。
上記ベタパターンを電源用のベタパターンとするとき、上層の配線パターン６２の電源ラインの引回しが自由で容易となり、接地用ベタパターンとすると、引回しの自由度向上と共に、ベタパターン上にスパッタリング等によりいわゆるデカップリングコンデンサを形成でき、電気的特性を向上できる。
これら電源用あるいは接地用のベタパターンは実装する電子部品に対応して部分的に設けてもよい。
なお、配線基板としてはセラミック配線基板を用いてもよい。
【００３２】
図１６は配線基板５６のさらに他の実施の形態を示す。
本実施の形態では、配線パターン付きの異方性導電シート５２を多層（図示の例では３層）に形成している。
この場合、１層目の異方性導電シートには、両面に導体層を形成した前記の導体層付異方性導電シート５０の該導体層をエッチングして両面に配線パターン６２、６２ａを形成したものを用い、２層目および３層目の異方性導電シート５２は上記と同様に片面に配線パターン６２を形成したものを用いて積層し、熱圧着して配線基板５６としている。
【００３３】
１層目の異方性導電シートの両配線パターン６２、６２ａ間は、配線パターン６２ａを押圧して変形させることにより異方性導電シート５２を介して電気的に接続するようにしている。１層目、２層目、３層目の配線パターン６２間の接続はバンプ６１および異方性導電シート５２を介して行うようにしている。
４２、４２は感光性レジスト膜（電気的絶縁皮膜）であり、両表面の配線パターン６２および６２ａを覆って形成され、一方の感光性レジスト膜４２に形成した透孔にははんだボール等の外部接続端子４６を形成し、他方の感光性レジスト膜４２に形成した透孔には配線パターン６２を露出させて電子部品等の接続部に形成している。
なお、各配線パターン６２はあらかじめ異方性導電シート５２上に形成しておいてもよいし、導体層付異方性導電シートを１層積層する度に導体層をエッチング等して形成してもよい。
【００３４】
なお、図１７に示すように、１層目にはポリイミドシート、エポキシシート、異方性導電性シート等から成る絶縁性フィルム５２ａ上に配線パターン６２を形成したものを用い、２層目以上は上記同様に片面に配線パターン６２を形成した異方性導電シート５２を用いて、積層、熱圧着するようにしてもよい。この場合１層目の絶縁性シート５２ａに直接透孔を形成して外部接続端子４６を形成するようにすることもできる。また絶縁性フィルム５２ａが異方性導電シートであるときは表面を保護するためレジストを塗布してもよい。
【００３５】
また上記の各実施の形態において、外部接続端子たるバンプ４６は、図１８に示すように、外部接続端子接合部４０ａ、および電気的絶縁皮膜４２あるいは絶縁性シート４１の透孔周縁から内壁面にかけて金属層３３を形成して、この金属層３３上に形成することにより、接合面積が増加し、接合強度が向上する。
以上本発明につき好適な実施の形態を挙げて種々説明したが、本発明はこの実施の形態に限定されるものではなく、発明の精神を逸脱しない範囲内で多くの改変を施し得るのはもちろんである。
【００３６】
【発明の効果】
本発明に係る半導体装置によれば、上述したように、インターポーザとなる異方性導電シートおよび電気的絶縁皮膜は薄く形成できるので、薄い半導体装置にでき、コストの低減化も図れる。
異方性導電シート、電気的絶縁皮膜は硬度がそれほど高くないので、半導体チップ表面を保護したり、半導体チップと実装基板との間に生じる熱的または機械的応力を緩和する緩衝層としても機能するという効果を奏する。
また複数の半導体チップの所要電極を電気的に接続することで信号の遅延防止等の電気的特性の向上が図れ、また異方性導電シートおよび電気的絶縁皮膜を共通にして形成することで製造も容易となる。
【図面の簡単な説明】
【図１】第１の実施の形態を示した断面図である。
【図２】図１の部分拡大図である。
【図３】他の実施の形態を示す部分断面図である。
【図４】配線パターンを形成した異方性導電シートの説明図である。
【図５】異方性導電シートを熱圧着する圧着治具の説明図である。
【図６】さらに他の実施の形態を示す部分断面図である。
【図７】異方性導電シートを多層にした例を示す断面図である。
【図８】電源用もしくは接地用のパターンを設けた例を示す断面図である。
【図９】絶縁性シートに配線パターンを設けた例を示す組立図である。
【図１０】図９で示す半導体装置の完成図である。
【図１１】絶縁性シートを多層にした例を示す断面図である。
【図１２】導体層付異方性導電シートの断面図である。
【図１３】配線基板の断面説明図である。
【図１４】配線基板の他の例を示す断面説明図である。
【図１５】異方性導電シートを多層に形成した配線基板の断面説明図である。
【図１６】外部接続端子の構造を示す断面図である。
【図１７】配線基板の他の実施の形態を示す部分断面図である。
【図１８】配線基板のさらに他の実施の形態を示す部分断面図である。
【図１９】従来の半導体装置の一例を示す断面図である。
【符号の説明】
３０ 半導体装置
３２ 半導体チップ
３４ パッシベーション膜
３６ Ａｌパッド
３７ 金バンプ
３８ 異方性導電シート
４０ 配線パターン
４０ａ 外部接続端子接合部
４２ 電気的絶縁皮膜
４４ 透孔
４８ 保護膜
５０ 導体層付異方性導電シート
５２ 異方性導電シート
５４ 導体層
５６ 配線基板
５８ プリント配線基板
６０ 配線パターン
６１ バンプ
６２ 配線パターン
６４ 電気的絶縁皮膜
６６ 透孔
Claims (14)
- パッシベーション膜が形成された半導体チップ面に一方の面に配線パターンが形成された異方性導電シートの他方の面が固着され、該配線パターンと前記半導体チップの電極とが前記異方性導電シートを介して電気的に接続されており、前記配線パターンの外部接続端子接合部を露出して電気的絶縁皮膜が形成され、前記外部接続端子接合部に外部接続端子が形成されていることを特徴とする半導体装置。
- 前記配線パターンにより前記異方性導電シートが押圧されることにより電気的に接続されていることを特徴とする請求項１記載の半導体装置。
- 前記半導体チップの電極に前記パッシベーション膜よりも外方に突出するバンプが形成され、該バンプにより前記異方性導電シートが押圧されることにより電気的に接続されていることを特徴とする請求項１記載の半導体装置。
- 一方の面に配線パターンが形成された異方性導電シートが複数枚積層して固着され、かつ最下層の異方性導電シートの他方の面がパッシベーション膜が形成された半導体チップ面に固着され、前記配線パターン間および前記配線パターンと半導体チップの電極とが前記異方性導電シートを介して電気的に接続されており、最上層の異方性導電シートに形成された前記配線パターンの外部接続端子接合部を露出して電気的絶縁皮膜が形成され、前記外部接続端子接合部に外部接続端子が形成されていることを特徴とする半導体装置。
- 前記配線パターンにより前記異方性導電シートが押圧されることにより電気的に接続されていることを特徴とする請求項４記載の半導体装置。
- 前記半導体チップの電極に前記パッシベーション膜よりも外方に突出するバンプが形成され、内層となる異方性導電シートに形成された配線パターンにもバンプが形成され、該バンプにより前記異方性導電シートが押圧されることにより電気的に接続されていることを特徴とする請求項４記載の半導体装置。
- 前記配線パターンのいずれかが電源用もしくは接地用のベタパターンに形成されていることを特徴とする請求項４、５または６記載の半導体装置。
- 前記半導体チップを複数備え、該複数の半導体チップに共通の前記異方性導電シートが固着され、前記複数の半導体チップの所要の電極同士が前記配線パターンにより電気的に接続され、最上層の配線パターンに共通の前記電気的絶縁皮膜が形成されていることを特徴とする請求項１、２、３、４、５、６または７記載の半導体装置。
- 前記電気的絶縁皮膜が感光性ソルダーレジスト膜により形成されていることを特徴とする請求項１、２、３、４、５、６、７または８記載の半導体装置。
- 前記外部接続端子接合部に形成される外部接続端子がバンプであることを特徴とする請求項１、２、３、４、５、６、７、８または９記載の半導体装置。
- 一方の面に配線パターンが形成された絶縁性シートが複数枚積層して固着され、かつ最下層の絶縁性シートの前記一方の面がパッシベーション膜が形成された半導体チップ面に異方性導電シートを介して固着され、前記配線パターン間および前記配線パターンと半導体チップの電極とが電気的に接続されており、最上層の前記絶縁性シートに透孔が設けられて前記配線パターンの外部接続端子接合部が露出され、前記外部接続端子接合部に外部接続端子が形成されていることを特徴とする半導体装置。
- 前記配線パターンのいずれかが電源用もしくは接地用のベタパターンに形成されていることを特徴とする請求項１１記載の半導体装置。
- 前記半導体チップの電極に前記パッシベーション膜よりも外方に突出するバンプが形成され、該バンプにより前記異方性導電シートが押圧されることにより電気的に接続されていることを特徴とする請求項１１または１２記載の半導体装置。
- 前記外部接続端子接合部に形成される外部接続端子がバンプであることを特徴とする請求項１１、１２または１３記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00760596A JP3569585B2 (ja) | 1995-03-24 | 1996-01-19 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-65609 | 1995-03-24 | ||
| JP6560995 | 1995-03-24 | ||
| JP00760596A JP3569585B2 (ja) | 1995-03-24 | 1996-01-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330355A JPH08330355A (ja) | 1996-12-13 |
| JP3569585B2 true JP3569585B2 (ja) | 2004-09-22 |
Family
ID=26341928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00760596A Expired - Fee Related JP3569585B2 (ja) | 1995-03-24 | 1996-01-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3569585B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2713254B2 (ja) * | 1995-07-13 | 1998-02-16 | 日本電気株式会社 | 集積回路用パッケ−ジ及びその製造方法並びにパッド配置の変換方法 |
| TW448524B (en) | 1997-01-17 | 2001-08-01 | Seiko Epson Corp | Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment |
| WO1999023696A1 (fr) * | 1997-10-30 | 1999-05-14 | Hitachi, Ltd. | Dispositif a semi-conducteur et son procede de fabrication |
| JP3450238B2 (ja) | 1999-11-04 | 2003-09-22 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP2001196381A (ja) * | 2000-01-12 | 2001-07-19 | Toyo Kohan Co Ltd | 半導体装置、半導体上の回路形成に用いる金属積層板、および回路形成方法 |
| WO2002063681A1 (en) * | 2001-02-08 | 2002-08-15 | Hitachi, Ltd. | Semiconductor integrated circuit device and its manufacturing method |
| US6965160B2 (en) | 2002-08-15 | 2005-11-15 | Micron Technology, Inc. | Semiconductor dice packages employing at least one redistribution layer |
| FR2863767B1 (fr) * | 2003-12-12 | 2006-06-09 | Commissariat Energie Atomique | Support memoire irreversible a deformation plastique et procede de realisation d'un tel support |
-
1996
- 1996-01-19 JP JP00760596A patent/JP3569585B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08330355A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100274333B1 (ko) | 도체층부착 이방성 도전시트 및 이를 사용한 배선기판 | |
| EP0734065B1 (en) | Chip sized semiconductor device and multi-chip-sized semiconductor device | |
| US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
| JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6515370B2 (en) | Electronic component and semiconductor device, method for manufacturing the same, circuit board have the same mounted thereon, and electronic equipment having the circuit board | |
| JP3176307B2 (ja) | 集積回路装置の実装構造およびその製造方法 | |
| JPH07153903A (ja) | 半導体装置パッケージ | |
| US6548326B2 (en) | Semiconductor device and process of producing same | |
| JP4066127B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器。 | |
| WO2000070677A1 (fr) | Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3569585B2 (ja) | 半導体装置 | |
| JP3549316B2 (ja) | 配線基板 | |
| US20040256715A1 (en) | Wiring board, semiconductor device and process of fabricating wiring board | |
| JP2007150346A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2810130B2 (ja) | 半導体パッケージ | |
| JP3879803B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3408375B2 (ja) | 半導体装置 | |
| JP2001127245A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH11204565A (ja) | 半導体装置 | |
| JP2904754B2 (ja) | 電子部品の実装用配線基板 | |
| JP2006108130A (ja) | 半導体装置およびその製造方法 | |
| JP2000124256A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040621 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |