JP2006108130A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006108130A JP2006108130A JP2004288443A JP2004288443A JP2006108130A JP 2006108130 A JP2006108130 A JP 2006108130A JP 2004288443 A JP2004288443 A JP 2004288443A JP 2004288443 A JP2004288443 A JP 2004288443A JP 2006108130 A JP2006108130 A JP 2006108130A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- connection
- connection terminal
- connection electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】 リードワイヤを用いずに十分な配線抵抗が得られ、複数の半導体チップを積層
して一体化するのに最適な構造を有する半導体装置を提供する。
【解決手段】 第１接続端子１３ａおよび第１接続端子１３ａの外側に配置された第２接
続端子１３bを有する基板１４と、基板１４にフェースダウンで載置され、主面に第１接
続パッド１１ａと電気的接続された突起状の第１接続電極１５を有する第１半導体チップ
１６と、第１半導体チップ１６の主面と対向する反対面に絶縁部材１７を介してフェース
ダウンで積層され、第２接続パッド１１ｂに電気的接続された突起状の第２接続電極１８
を有する第２半導体チップ１９とを具備している。第２接続電極１８により、第２半導体
チップ１９が基板１４の第２接続パッド１１ｂに直接接続されている。
【選択図】 図１
して一体化するのに最適な構造を有する半導体装置を提供する。
【解決手段】 第１接続端子１３ａおよび第１接続端子１３ａの外側に配置された第２接
続端子１３bを有する基板１４と、基板１４にフェースダウンで載置され、主面に第１接
続パッド１１ａと電気的接続された突起状の第１接続電極１５を有する第１半導体チップ
１６と、第１半導体チップ１６の主面と対向する反対面に絶縁部材１７を介してフェース
ダウンで積層され、第２接続パッド１１ｂに電気的接続された突起状の第２接続電極１８
を有する第２半導体チップ１９とを具備している。第２接続電極１８により、第２半導体
チップ１９が基板１４の第２接続パッド１１ｂに直接接続されている。
【選択図】 図１
Description
本発明は、半導体装置およびその製造方法に係り、特に複数の半導体チップを積層して
一体化した半導体装置およびその製造方法に関する。
一体化した半導体装置およびその製造方法に関する。
半導体装置の高集積化に伴って、特性の異なる複数の半導体チップ、例えばバイポーラ
チップとＣＭＯＳチップ、アナログ系チップとデジタル系チップ等を小さい空間に実装す
る手段として第１半導体チップの上に第２半導体チップを積層した半導体装置、所謂ＭＣ
Ｐ（Multi Chip Package）が実用化されている。
チップとＣＭＯＳチップ、アナログ系チップとデジタル系チップ等を小さい空間に実装す
る手段として第１半導体チップの上に第２半導体チップを積層した半導体装置、所謂ＭＣ
Ｐ（Multi Chip Package）が実用化されている。
従来、第１半導体チップあるいは第２半導体チップと基板の配線との接続は、ワイヤボ
ンディングされたリードワイヤで行なわれているので、モールド樹脂によるリードワイヤ
の流れが生じて、電気的接続不良が発生する問題がある。
ンディングされたリードワイヤで行なわれているので、モールド樹脂によるリードワイヤ
の流れが生じて、電気的接続不良が発生する問題がある。
これに対して、リードワイヤを用いず、第１半導体チップあるいは第２半導体チップと
基板の配線とを接続する方法が知られている（例えば、特許文献１参照。）。
基板の配線とを接続する方法が知られている（例えば、特許文献１参照。）。
特許文献１に開示された半導体装置は、基板の中央部に寸法の小さい第１半導体チップ
が活性面を上にして載置され、第１半導体チップに寸法の大きい第２半導体チップが活性
面を対向して積層されている。
が活性面を上にして載置され、第１半導体チップに寸法の大きい第２半導体チップが活性
面を対向して積層されている。
第１半導体チップと第２半導体チップ間は、第１半導体チップに形成されたバンプと第
２半導体チップに形成されたバンプとが直接電気的接続されている。
第２半導体チップと基板間は、第２半導体チップに形成されたバンプと基板に形成され
たバンプとが異方性導電膜を介して電気的接続されている。
２半導体チップに形成されたバンプとが直接電気的接続されている。
第２半導体チップと基板間は、第２半導体チップに形成されたバンプと基板に形成され
たバンプとが異方性導電膜を介して電気的接続されている。
然しながら、特許文献１に開示された半導体装置では、バンプと異方性導電膜との間に
接触抵抗があるため、配線抵抗が増大する問題がある。特に、半導体チップの動作周波数
が高くなるほど接触抵抗が無視できなくなり、動作に支障をきたす恐れがある。
特開２００１−１６８２７０号公報（５頁、図１）
接触抵抗があるため、配線抵抗が増大する問題がある。特に、半導体チップの動作周波数
が高くなるほど接触抵抗が無視できなくなり、動作に支障をきたす恐れがある。
本発明は、リードワイヤを用いずに十分な配線抵抗が得られ、複数の半導体チップを積
層して一体化するのに最適な構造を有する半導体装置およびその製造方法を提供する。
層して一体化するのに最適な構造を有する半導体装置およびその製造方法を提供する。
上記目的を達成するために、本発明の一態様の半導体装置では、第1接続端子および前
記第1接続端子の外側に配置された第２接続端子を有する基板と、前記基板にフェースダ
ウンで載置され、主面に前記第1接続端子と電気的接続された突起状の第１接続電極を有
する第１半導体チップと、前記第１半導体チップの前記主面と対向する反対面に絶縁部材
を介してフェースダウンで積層され、前記第２接続端子と電気的接続された突起状の第２
接続電極を有する第２半導体チップと、を具備し、前記第２半導体チップの寸法が前記第
１半導体チップの寸法より大きく、且つ前記第２接続電極の高さが前記第１接続電極と前
記第１半導体チップおよび前記絶縁体の厚さの和に等しいことを特徴としている。
記第1接続端子の外側に配置された第２接続端子を有する基板と、前記基板にフェースダ
ウンで載置され、主面に前記第1接続端子と電気的接続された突起状の第１接続電極を有
する第１半導体チップと、前記第１半導体チップの前記主面と対向する反対面に絶縁部材
を介してフェースダウンで積層され、前記第２接続端子と電気的接続された突起状の第２
接続電極を有する第２半導体チップと、を具備し、前記第２半導体チップの寸法が前記第
１半導体チップの寸法より大きく、且つ前記第２接続電極の高さが前記第１接続電極と前
記第１半導体チップおよび前記絶縁体の厚さの和に等しいことを特徴としている。
また、本発明の別態様の半導体装置では、第1接続端子および前記第1接続端子の外側に
配置された第２接続端子を有する基板と、前記基板にフェースダウンで載置され、主面に
前記第1接続端子と電気的接続された突起状の第１接続電極を有する第１半導体チップと
、前記第１半導体チップの前記主面と対向する反対面に積層され、前記第１半導体チップ
と反対側の面に配線パターンを有し、前記配線パターンとビアを介して電気的接続され、
且つ前記第２接続端子と電気的接続された突起状の第３接続電極を前記第1半導体チップ
側の面に有する絶縁フィルムと、前記絶縁フィルムにフェースダウンで積層され、前記配
線パターンと電気的接続された突起状の第２接続電極を有する第２半導体チップと、を具
備することを特徴としている。
配置された第２接続端子を有する基板と、前記基板にフェースダウンで載置され、主面に
前記第1接続端子と電気的接続された突起状の第１接続電極を有する第１半導体チップと
、前記第１半導体チップの前記主面と対向する反対面に積層され、前記第１半導体チップ
と反対側の面に配線パターンを有し、前記配線パターンとビアを介して電気的接続され、
且つ前記第２接続端子と電気的接続された突起状の第３接続電極を前記第1半導体チップ
側の面に有する絶縁フィルムと、前記絶縁フィルムにフェースダウンで積層され、前記配
線パターンと電気的接続された突起状の第２接続電極を有する第２半導体チップと、を具
備することを特徴としている。
本発明によれば、リードワイヤを用いずに十分な配線抵抗が得られる。従って、信頼性
の高い半導体装置を提供することができる。
の高い半導体装置を提供することができる。
以下、本発明の実施例について図面を参照しながら説明する。
本発明の実施例１に係る半導体装置について、図１を参照して説明する。図１は本発明
の実施例１に係る半導体装置の構成を示す断面図である。
の実施例１に係る半導体装置の構成を示す断面図である。
図１に示すように、本実施の形態の半導体装置１０は、主面に設けられ、接続端子の一
部である第１接続パッド１１ａおよび第１接続パッド１１ａの外側に配置された第２接続
パッド１１ｂと、主面と対向する反対面に設けられ、第１および第２接続パッド１１ａ、
１１ｂに接続端子の一部であるビア１２を介してそれぞれ電気的接続され、接続端子の一
部である突起状の第１接続端子１３ａおよび第１接続端子１３ａの外側に配置された第２
接続端子１３ｂとを有する基板１４と、基板１４にフェースダウンで載置され、第１接続
パッド１１ａに電気的接続された突起状の第１接続電極１５を有する第１半導体チップ１
６と、第１半導体チップ１６に絶縁体１７を介してフェースダウンで積層され、第２接続
パッド１１ｂに電気的接続された突起状の第２接続電極１８を有する第２半導体チップ１
９と、これら全体を気密封止する樹脂２０と、を具備している。
部である第１接続パッド１１ａおよび第１接続パッド１１ａの外側に配置された第２接続
パッド１１ｂと、主面と対向する反対面に設けられ、第１および第２接続パッド１１ａ、
１１ｂに接続端子の一部であるビア１２を介してそれぞれ電気的接続され、接続端子の一
部である突起状の第１接続端子１３ａおよび第１接続端子１３ａの外側に配置された第２
接続端子１３ｂとを有する基板１４と、基板１４にフェースダウンで載置され、第１接続
パッド１１ａに電気的接続された突起状の第１接続電極１５を有する第１半導体チップ１
６と、第１半導体チップ１６に絶縁体１７を介してフェースダウンで積層され、第２接続
パッド１１ｂに電気的接続された突起状の第２接続電極１８を有する第２半導体チップ１
９と、これら全体を気密封止する樹脂２０と、を具備している。
基板１４は、例えばセラミックス基板で、基板１４の厚さ方向に貫通した貫通孔の内部
に導電体、例えばハンダが充填された複数のビア１２を有し、基板１４の主面に設けられ
た第１および第２接続パッド１１ａ、１１ｂと基板１４の主面と対向する反対面に設けら
れた第１および第２接続端子１３ａ、１３ｂ、例えばハンダボールがそれぞれビア１２を
介して電気的接続されている。
に導電体、例えばハンダが充填された複数のビア１２を有し、基板１４の主面に設けられ
た第１および第２接続パッド１１ａ、１１ｂと基板１４の主面と対向する反対面に設けら
れた第１および第２接続端子１３ａ、１３ｂ、例えばハンダボールがそれぞれビア１２を
介して電気的接続されている。
第１半導体チップ１６は主面に複数の第１接続電極１５、例えばハンダバンプを有して
いる。第１半導体チップ１６が基板１４上にフェースダウンで載置され、第１接続電極１
５が第１接続パッド１１ａに電気的接続されることにより、第１半導体チップ１６が基板
１４にフリップチップ接続されている。
いる。第１半導体チップ１６が基板１４上にフェースダウンで載置され、第１接続電極１
５が第１接続パッド１１ａに電気的接続されることにより、第１半導体チップ１６が基板
１４にフリップチップ接続されている。
第２半導体チップ１９は、外周部に複数の第２接続電極１８、例えばハンダバンプと、
第２接続電極１８を除く主面を保護するための絶縁部材１７、例えばポリイミド膜を有し
ている。
第２接続電極１８を除く主面を保護するための絶縁部材１７、例えばポリイミド膜を有し
ている。
第２半導体チップ１９の寸法Ｌ２は、少なくとも外周部に配置された第２接続電極１８
の所要寸法分だけ第１半導体チップ１６の寸法Ｌ１より大きく設定されている。
また、第２接続電極１８の高さＨ２は、第１接続電極１５の高さＨ１、例えば２０μｍ
、第１半導体チップ１６の厚さ、例えば７０μｍおよび絶縁部材１７の厚さ、例えば1μ
ｍの和に等しい高さに設定されている。
の所要寸法分だけ第１半導体チップ１６の寸法Ｌ１より大きく設定されている。
また、第２接続電極１８の高さＨ２は、第１接続電極１５の高さＨ１、例えば２０μｍ
、第１半導体チップ１６の厚さ、例えば７０μｍおよび絶縁部材１７の厚さ、例えば1μ
ｍの和に等しい高さに設定されている。
第２接続電極１８は、例えば第２半導体チップ１９に所定寸法の開口を有する厚いレジ
スト膜を形成し、レジスト膜をマスクとして第２半導体チップ１９にハンダをメッキする
ことにより形成することができる。
スト膜を形成し、レジスト膜をマスクとして第２半導体チップ１９にハンダをメッキする
ことにより形成することができる。
第２半導体チップ１９が第１半導体チップ１６上にフェースダウンで積層され、第２接
続電極１８が第２接続パッド１１ｂに電気的接続されることにより、第２半導体チップ１
９が基板１４にフリップチップ接続されている。
続電極１８が第２接続パッド１１ｂに電気的接続されることにより、第２半導体チップ１
９が基板１４にフリップチップ接続されている。
第２接続電極１８により、第２半導体チップ１９を基板１４の第２接続パッド１１ｂに
直接接続できるので、リードワイヤを用いずに十分な配線抵抗を得ることが可能である。
直接接続できるので、リードワイヤを用いずに十分な配線抵抗を得ることが可能である。
次に、半導体装置１０の製造方法について説明する。図２は半導体装置１０の組み立て
工程を順に示す断面図である。
工程を順に示す断面図である。
始めに、図２（ａ）に示すように、半導体基板１４に第１半導体チップ１６を、フェー
スダウンで第１接続電極１５が第１接続パッド１１ａに当接するように載置する。これに
より、第１半導体チップ１６が半導体基板１４に仮止めされる。
スダウンで第１接続電極１５が第１接続パッド１１ａに当接するように載置する。これに
より、第１半導体チップ１６が半導体基板１４に仮止めされる。
次に、図２（ｂ）に示すように、第１半導体チップ１６に主面が絶縁部材１７で被覆さ
れた第２半導体チップ１９を、フェースダウンで第２接続電極１８が第２接続パッド１１
ｂに当接するように積層する。これにより、第２半導体チップ１９が、半導体基板１４に
仮止めされる。
れた第２半導体チップ１９を、フェースダウンで第２接続電極１８が第２接続パッド１１
ｂに当接するように積層する。これにより、第２半導体チップ１９が、半導体基板１４に
仮止めされる。
次に、図２（ｃ）に示すように、第１および第２半導体チップ１６、１９を、例えば超
音波を印加しながら加熱加圧することにより、第１および第２接続電極１５、１８がそれ
ぞれ第１および第２接続パッド１１ａ、１１ｂを介して第１および第２接続端子１３ａ、
１３ｂに同時に電気的接続される。
音波を印加しながら加熱加圧することにより、第１および第２接続電極１５、１８がそれ
ぞれ第１および第２接続パッド１１ａ、１１ｂを介して第１および第２接続端子１３ａ、
１３ｂに同時に電気的接続される。
次に、これら全体を樹脂２０でモールドすることにより、図１に示す半導体装置１０が
完成する。
完成する。
以上説明したように、実施例１に係る半導体装置１０では、第２半導体チップ１９に第
１接続電極１５と第１半導体チップ１６および絶縁部材１７の厚さの和に等しい高さの第
２接続電極１８を形成したので、第１半導体チップ１６より寸法の大きい第２半導体チッ
プ１９を基板１４の第２接続パッド１１ｂに直接接続することができる。
従って、リードワイヤを用いずに十分な配線抵抗が得られる。その結果、信頼性の高い
半導体装置を提供することができる。
１接続電極１５と第１半導体チップ１６および絶縁部材１７の厚さの和に等しい高さの第
２接続電極１８を形成したので、第１半導体チップ１６より寸法の大きい第２半導体チッ
プ１９を基板１４の第２接続パッド１１ｂに直接接続することができる。
従って、リードワイヤを用いずに十分な配線抵抗が得られる。その結果、信頼性の高い
半導体装置を提供することができる。
ここでは、第１および第２接続電極１５、１８がそれぞれ第１および第２接続パッド１
１ａ、１１ｂに同時に電気的接続される場合について説明したが、第１接続電極１５を第
１接続パッド１１ａに電気的接続した後、第２半導体チップ１９を積層し、第２接続電極
１８を第２接続パッド１１ｂに電気的接続するようにしても構わない。
１ａ、１１ｂに同時に電気的接続される場合について説明したが、第１接続電極１５を第
１接続パッド１１ａに電気的接続した後、第２半導体チップ１９を積層し、第２接続電極
１８を第２接続パッド１１ｂに電気的接続するようにしても構わない。
また、図３に示すように、第２半導体チップ１９の主面と対向する半対面にヒートシン
ク２５、例えばニッケルまたはハンダメッキされた銅製のヒートシンクが熱伝導性のよい
接着材、例えばシリコン樹脂系接着材で固着された半導体装置２６としても構わない。
これによれば、半導体装置２６の十分な配線抵抗と高い放熱性を得ることが可能である
。
ク２５、例えばニッケルまたはハンダメッキされた銅製のヒートシンクが熱伝導性のよい
接着材、例えばシリコン樹脂系接着材で固着された半導体装置２６としても構わない。
これによれば、半導体装置２６の十分な配線抵抗と高い放熱性を得ることが可能である
。
図４は本発明の実施例２に係る半導体装置の構成を示す図で、図４（ａ）はその平面図
、図４（ｂ）は図４（ａ）のＡ−Ａ線に沿って切断し、矢印の方向に眺めた断面図ある。
、図４（ｂ）は図４（ａ）のＡ−Ａ線に沿って切断し、矢印の方向に眺めた断面図ある。
本実施例において上記実施例１と同一の構成部分には同一符号を付してその説明は省略
し、異なる部分についてのみ説明する。
本実施例が実施例１と異なる点は、フレキシブルな絶縁フィルム上に形成された配線パ
ターンを介して、第１半導体チップと寸法が等しい第２半導体チップを基板に直接接続し
たことにある。
し、異なる部分についてのみ説明する。
本実施例が実施例１と異なる点は、フレキシブルな絶縁フィルム上に形成された配線パ
ターンを介して、第１半導体チップと寸法が等しい第２半導体チップを基板に直接接続し
たことにある。
即ち、図４に示すように、実施例２に係る半導体装置３０は、主面に設けられた配線パ
ターン３１と、主面と反対の対抗する反対面に設けられ、配線パターン３１にビア３２を
介して電気的接続された突起状の第３接続電極３３を有する絶縁フィルム３４を具備して
いる。
ターン３１と、主面と反対の対抗する反対面に設けられ、配線パターン３１にビア３２を
介して電気的接続された突起状の第３接続電極３３を有する絶縁フィルム３４を具備して
いる。
絶縁フィルム３４は、例えばポリイミドを基材とするフィルムであり、配線パターン３
１は、例えば絶縁フィルム３４に直接設けられた銅箔、あるいは接着材で固着された銅箔
である。
１は、例えば絶縁フィルム３４に直接設けられた銅箔、あるいは接着材で固着された銅箔
である。
絶縁フィルム３４が第１半導体チップ１６の主面と対向する反対面に積層されている。
絶縁フィルム３４の第１半導体チップ１６に接していない外周部がフレキシブルに折れ曲
がり、第３接続電極３３が第２接続パッド１１ｂに電気的接続されている。
絶縁フィルム３４の第１半導体チップ１６に接していない外周部がフレキシブルに折れ曲
がり、第３接続電極３３が第２接続パッド１１ｂに電気的接続されている。
第２半導体チップ３５は、第１半導体チップ１６と寸法が等しく、主面に第１接続電極
１５に等しい高さの複数の第２接続電極３６、例えばハンダバンプを有している。
第２半導体チップ３５が絶縁フィルム３４にフェースダウンで積層され、第２接続電極
３６が配線パターン３１に電気的接続されることにより、第２半導体チップ３５が絶縁フ
ィルム３４にフリップチップ接続されている。
１５に等しい高さの複数の第２接続電極３６、例えばハンダバンプを有している。
第２半導体チップ３５が絶縁フィルム３４にフェースダウンで積層され、第２接続電極
３６が配線パターン３１に電気的接続されることにより、第２半導体チップ３５が絶縁フ
ィルム３４にフリップチップ接続されている。
第２接続電極３６は、例えば第２半導体チップ３５の外周部および中央部に設けられて
いる。中央部に設けられた第２接続電極３６ａ、３６ｂ、３６ｃが配線パターン３１ａ、
３１ｂ、３１ｃにそれぞれ電気的接続され、配線パターン３１ａ、３１ｂ、３１ｃは第２
接続パッド１１ｂまでそれぞれ引き出されている。
いる。中央部に設けられた第２接続電極３６ａ、３６ｂ、３６ｃが配線パターン３１ａ、
３１ｂ、３１ｃにそれぞれ電気的接続され、配線パターン３１ａ、３１ｂ、３１ｃは第２
接続パッド１１ｂまでそれぞれ引き出されている。
絶縁フィルム３４上の配線パターン３１により、第２半導体チップ３５の第２接続電極
３６が基板１４の第２接続パッド１１ｂを介して第２接続端子１３ｂに直接接続されるの
で、リードワイヤを用いずに十分な配線抵抗を得ることが可能である。
３６が基板１４の第２接続パッド１１ｂを介して第２接続端子１３ｂに直接接続されるの
で、リードワイヤを用いずに十分な配線抵抗を得ることが可能である。
次に、半導体装置３０の製造方法について説明する。図５は半導体装置３０の組み立て
工程を順に示す断面図である。
工程を順に示す断面図である。
始めに、図５（ａ）に示すように、半導体基板１４にフェースダウンで仮止めされた第
１半導体チップ１６の主面と対向する反対面に絶縁フィルム３４を積層すると、第１半導
体チップ１６に接していない絶縁フィルム３４の外周部はフレキシブルに折り曲がり、第
３接続電極３３が第２接続パッド１１ｂに当接する。これにより、絶縁フィルム３４が基
板１４に仮止めされる。
１半導体チップ１６の主面と対向する反対面に絶縁フィルム３４を積層すると、第１半導
体チップ１６に接していない絶縁フィルム３４の外周部はフレキシブルに折り曲がり、第
３接続電極３３が第２接続パッド１１ｂに当接する。これにより、絶縁フィルム３４が基
板１４に仮止めされる。
次に、図５（ｂ）に示すように、絶縁フィルム３４に主面が絶縁部材１７で被覆された
第２半導体チップ３５を、フェースダウンで第２接続電極３６が配線パターン３１に当接
するように積層する。これにより、第２半導体チップ３５が絶縁フィルム３４に仮止めさ
れる。
第２半導体チップ３５を、フェースダウンで第２接続電極３６が配線パターン３１に当接
するように積層する。これにより、第２半導体チップ３５が絶縁フィルム３４に仮止めさ
れる。
次に、図５（ｃ）に示すように、第１半導体チップ１６と絶縁フィルム３４および第２
半導体チップ３５を、例えば超音波を印加しながら加熱加圧することにより、第１接続電
極１５が第１接続パッド１１ａに、第３接続電極３３が第２接続パッド１１ｂに、第２接
続電極３６が配線パターン３１にそれぞれ同時に電気的接続される。
半導体チップ３５を、例えば超音波を印加しながら加熱加圧することにより、第１接続電
極１５が第１接続パッド１１ａに、第３接続電極３３が第２接続パッド１１ｂに、第２接
続電極３６が配線パターン３１にそれぞれ同時に電気的接続される。
次に、これら全体を樹脂２０でモールドすることにより、図４に示す半導体装置３０が
完成する。
完成する。
以上説明したように、実施例２に係る半導体装置３０では、フレキシブルな絶縁フィル
ム３４上に配線パターン３１を形成したので、第１半導体チップ１６と寸法が等しい第２
半導体チップ３５を基板１４の第２接続パッド１１ｂを介して第２接続端子１３ｂに直接
接続することができる。
従って、リードワイヤを用いずに十分な配線抵抗が得られる。その結果、信頼性の高い
半導体装置を提供することができる。
ム３４上に配線パターン３１を形成したので、第１半導体チップ１６と寸法が等しい第２
半導体チップ３５を基板１４の第２接続パッド１１ｂを介して第２接続端子１３ｂに直接
接続することができる。
従って、リードワイヤを用いずに十分な配線抵抗が得られる。その結果、信頼性の高い
半導体装置を提供することができる。
ここでは、第２半導体チップ３５が第１半導体チップ１６と等しい寸法である場合につ
いて説明したが、第２半導体チップ３５の寸法は第１半導体チップ１６より小さくても構
わない。
いて説明したが、第２半導体チップ３５の寸法は第１半導体チップ１６より小さくても構
わない。
第１乃至第３接続電極１５、３６、３３を同時に電気的接続する場合について説明した
が、例えば、第１接続電極１５を第１接続パッド１１ａに電気的接続した後、絶縁フィル
ム３４を積層して第３接続電極３３を第２接続パッド１１ｂに電気的接続し、次に、第２
半導体チップ３５をフェースダウンで積層して第２接続電極３６を配線パターン３１に接
続するようにしても構わない。
が、例えば、第１接続電極１５を第１接続パッド１１ａに電気的接続した後、絶縁フィル
ム３４を積層して第３接続電極３３を第２接続パッド１１ｂに電気的接続し、次に、第２
半導体チップ３５をフェースダウンで積層して第２接続電極３６を配線パターン３１に接
続するようにしても構わない。
また、図６に示すように、第２半導体チップ３５の主面と対向する反対面にヒートシン
ク４０、例えばニッケルまたはハンダメッキされた銅製のヒートシンクが熱伝導性のよい
接着材、例えばシリコン樹脂系接着材で固着された半導体装置４１としても構わない。こ
れによれば、半導体装置４１の十分な配線抵抗と高い放熱性を得ることが可能である。
ク４０、例えばニッケルまたはハンダメッキされた銅製のヒートシンクが熱伝導性のよい
接着材、例えばシリコン樹脂系接着材で固着された半導体装置４１としても構わない。こ
れによれば、半導体装置４１の十分な配線抵抗と高い放熱性を得ることが可能である。
更に、第２半導体チップ３５に、配線パターンを形成した第２の絶縁フィルムを介して
第３の半導体チップを積層することができる。
第３の半導体チップを積層することができる。
以上説明した各実施例において、基板１４がセラミックス基板である場合について説明
したが、これに限定されるものではなくフィルム基板、プリント基板、あるいはそれらを
組み合わせたものとしても構わない。
したが、これに限定されるものではなくフィルム基板、プリント基板、あるいはそれらを
組み合わせたものとしても構わない。
また、接続端子および接続電極がハンダボールおよびハンダバンプである場合について
説明したが、これに限定されるものではなくハンダ層、金ボール、金バンプ、金属ポスト
などであっても構わない。
説明したが、これに限定されるものではなくハンダ層、金ボール、金バンプ、金属ポスト
などであっても構わない。
更に、半導体チップと基板を樹脂でモールドする場合について説明したが、これに限定
されるものではなく樹脂モールドされていない半導体装置としても構わない。
されるものではなく樹脂モールドされていない半導体装置としても構わない。
１０、２６、３０、４１ 半導体装置
１１ａ 第１接続パッド
１１ｂ 第２接続パッド
１２、３２ ビア
１３ａ 第１接続端子
１３ｂ 第２接続端子
１４ 基板
１５ 第１接続電極
１６ 第１半導体チップ
１７ 絶縁部材
１８、３６ 第２接続電極
１９、３５ 第２半導体チップ
２０ 樹脂
３１ 配線パターン
３３ 第３接続電極
３４ 絶縁フィルム
２５、４０ ヒートシンク
１１ａ 第１接続パッド
１１ｂ 第２接続パッド
１２、３２ ビア
１３ａ 第１接続端子
１３ｂ 第２接続端子
１４ 基板
１５ 第１接続電極
１６ 第１半導体チップ
１７ 絶縁部材
１８、３６ 第２接続電極
１９、３５ 第２半導体チップ
２０ 樹脂
３１ 配線パターン
３３ 第３接続電極
３４ 絶縁フィルム
２５、４０ ヒートシンク
Claims (5)
- 第1接続端子および前記第1接続端子の外側に配置された第２接続端子を有する基板と、
前記基板にフェースダウンで載置され、主面に前記第1接続端子と電気的接続された突起
状の第１接続電極を有する第１半導体チップと、
前記第１半導体チップの前記主面と対向する反対面に絶縁部材を介してフェースダウンで
積層され、前記第２接続端子と電気的接続された突起状の第２接続電極を有する第２半導
体チップと
を具備し、前記第２半導体チップの寸法が前記第１半導体チップの寸法より大きく、且つ
前記第２接続電極の高さが前記第１接続電極と前記第１半導体チップおよび前記絶縁部材
の厚さの和に等しいことを特徴とする半導体装置。 - 第1接続端子および前記第1接続端子の外側に配置された第２接続端子を有する基板と、
前記基板にフェースダウンで載置され、主面に前記第1接続端子と電気的接続された突起
状の第１接続電極を有する第１半導体チップと、
前記第１半導体チップの前記主面と対向する反対面に積層され、前記第１半導体チップと
反対側の面に配線パターンを有し、前記配線パターンとビアを介して電気的接続され、且
つ前記第２接続端子と電気的接続された突起状の第３接続電極を前記第1半導体チップ側
の面に有する絶縁フィルムと、
前記絶縁フィルムにフェースダウンで積層され、前記配線パターンと電気的接続された突
起状の第２接続電極を有する第２半導体チップと
を具備することを特徴とする半導体装置。 - 前記第２半導体チップの前記主面と対向する反対面に、ヒートシンクが固着されている
ことを特徴とする請求項１または請求項２に記載の半導体装置。 - 第1接続端子および前記第1接続端子の外側に配置された第２接続端子を有する基板の前
記第1接続端子に第１半導体チップの主面の突起状の第１接続電極が当接するように、前
記基板にフェースダウンで前記第1半導体チップを載置する工程と、
前記第１接続電極を前記第１接続端子に電気的接続する工程と、
前記第２半導体チップの主面の突起状の第２接続電極が前記第２接続端子に当接するよう
に、絶縁体を介して前記第1半導体チップの前記主面と対向する反対面に前記第２半導体
チップを積層する工程と、
前記第２接続電極を前記第２接続端子に電気的接続する工程と
を具備し、前記第２半導体チップの寸法が前記第１半導体チップの寸法より大きく、且つ
前記第２接続電極の高さが前記第１接続電極と前記第１半導体チップおよび前記絶縁体の
厚さの和に等しいことを特徴とする半導体装置の製造方法。 - 第1接続端子および前記第1接続端子の外側に配置された第２接続端子を有する基板の前
記第１接続端子に第1半導体チップの主面の突起状の第１接続電極が当接するように、前
記基板にフェースダウンで前記第1半導体チップを載置する工程と、
前記第１接続電極を前記第1接続端子に電気的接続する工程と、
前記第１半導体チップと反対側の面に配線パターンを有し、前記第1半導体チップ側の面
にビアを介して前記配線パターンと電気的接続された突起状の第３接続電極を有する絶縁
フィルムの前記第３接続電極が前記第2接続端子に当接するように、前記第１半導体チッ
プの前記主面と対向する反対面に前記絶縁フィルムを積層する工程と、
前記第３接続電極を前記第２接続端子に電気的接続する工程と、
前記第２半導体チップの主面の突起状の第２接続電極が前記配線パターンに当接するよう
に、前記絶縁フィルムにフェースダウンで前記第２半導体チップを積層する工程と、
前記第２接続電極を前記配線パターンに電気的接続する工程と
を具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004288443A JP2006108130A (ja) | 2004-09-30 | 2004-09-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004288443A JP2006108130A (ja) | 2004-09-30 | 2004-09-30 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006108130A true JP2006108130A (ja) | 2006-04-20 |
Family
ID=36377539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004288443A Withdrawn JP2006108130A (ja) | 2004-09-30 | 2004-09-30 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006108130A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008108334A1 (ja) * | 2007-03-06 | 2008-09-12 | Nikon Corporation | 半導体装置及び該半導体装置の製造方法 |
| JP2020080370A (ja) * | 2018-11-13 | 2020-05-28 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2004
- 2004-09-30 JP JP2004288443A patent/JP2006108130A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008108334A1 (ja) * | 2007-03-06 | 2008-09-12 | Nikon Corporation | 半導体装置及び該半導体装置の製造方法 |
| US8436465B2 (en) | 2007-03-06 | 2013-05-07 | Nikon Corporation | Semiconductor device and method for manufacturing the semiconductor device |
| US9159640B2 (en) | 2007-03-06 | 2015-10-13 | Nikon Corporation | Semiconductor device and method for manufacturing the semiconductor device |
| JP2020080370A (ja) * | 2018-11-13 | 2020-05-28 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP7251951B2 (ja) | 2018-11-13 | 2023-04-04 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100274333B1 (ko) | 도체층부착 이방성 도전시트 및 이를 사용한 배선기판 | |
| US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
| JP4058642B2 (ja) | 半導体装置 | |
| US7405486B2 (en) | Circuit device | |
| US6373131B1 (en) | TBGA semiconductor package | |
| KR100711675B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20120063107A1 (en) | Semiconductor component and method of manufacture | |
| JP2005026680A (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| WO2001026155A1 (fr) | Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique | |
| US9271388B2 (en) | Interposer and package on package structure | |
| JP5041593B2 (ja) | チップ型半導体装置の製造方法 | |
| JP5173758B2 (ja) | 半導体パッケージの製造方法 | |
| JP2005064479A (ja) | 回路モジュール | |
| JP3695458B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
| JP3632024B2 (ja) | チップパッケージ及びその製造方法 | |
| JP3569585B2 (ja) | 半導体装置 | |
| JP3549316B2 (ja) | 配線基板 | |
| US20080251948A1 (en) | Chip package structure | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| WO2017043480A1 (ja) | 半導体パッケージ | |
| JP2008235492A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2006108130A (ja) | 半導体装置およびその製造方法 | |
| JP2007150346A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3297959B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071204 |