JP3695458B2 - 半導体装置、回路基板並びに電子機器 - Google Patents

半導体装置、回路基板並びに電子機器 Download PDF

Info

Publication number
JP3695458B2
JP3695458B2 JP2003339467A JP2003339467A JP3695458B2 JP 3695458 B2 JP3695458 B2 JP 3695458B2 JP 2003339467 A JP2003339467 A JP 2003339467A JP 2003339467 A JP2003339467 A JP 2003339467A JP 3695458 B2 JP3695458 B2 JP 3695458B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode
semiconductor device
interposer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003339467A
Other languages
English (en)
Other versions
JP2005109088A (ja
Inventor
雅邦 塩澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003339467A priority Critical patent/JP3695458B2/ja
Priority to US10/951,783 priority patent/US20050098869A1/en
Priority to CNB2004100857336A priority patent/CN1309057C/zh
Publication of JP2005109088A publication Critical patent/JP2005109088A/ja
Application granted granted Critical
Publication of JP3695458B2 publication Critical patent/JP3695458B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07352—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
半導体装置の製造において、ワイヤボンディングは、信頼性の高い電気的接続方法として知られている。ワイヤボンディングを適用したスタックドタイプの半導体装置において、スタックされる半導体チップが同じ大きさである（あるいは上の半導体チップが大きい）場合、上下の半導体チップ間にスペーサを介在させているので、パッケージの厚みが大きくなってしまう。また、半導体チップをインターポーザにフェースダウンボンディングした構造に、ワイヤボンディングを適用する技術が知られている（特許文献１参照）。この構造において、半導体チップの裏面に、他の半導体チップをフェースアップボンディングするとともに、ワイヤボンディングを適用した場合、それぞれの半導体チップを別々に封止することになるので、それぞれの封止部が剥離する可能性がある。
特開平２０００−１３８３１７号公報
本発明の目的は、ワイヤボンディングを適用したスタックドタイプの半導体装置において、パッケージの厚みが大きくならないようにするとともに、封止部を剥離しにくくすることにある。
（１）本発明に係る半導体装置は、第１の面に第１の配線パターンが形成され、第２の面に第２の配線パターンが形成され、貫通穴が形成されてなるインターポーザと、
第１の電極を有し、前記貫通穴と前記第１の電極がオーバーラップするように、前記インターポーザの前記第１の面に搭載されてなる第１の半導体チップと、
第２の電極を有し、前記第１の半導体チップとは反対に前記第２の電極を向けて、前記第１の半導体チップに積み重ねられてなる第２の半導体チップと、
前記第２の面側に配置され、前記第１の電極と前記第２の配線パターンにボンディングされてなる第１のワイヤと、
前記第１の面側に配置され、前記第２の電極と前記第１の配線パターンにボンディングされてなる第２のワイヤと、
前記インターポーザの前記第１の面上に設けられた第１の部分と、前記インターポーザの前記第２の面上に設けられた第２の部分と、前記貫通穴を通るように設けられて前記第１及び第２の部分を連結する第３の部分と、を含み、前記第１及び第２の半導体チップを封止し、前記第１及び第２のワイヤを封止し、前記第１及び第２の配線パターンの前記第１及び第２のワイヤとのボンディング部を封止する封止部と、
を有する。本発明によれば、第１及び第２の半導体チップが、第１及び第２の電極が反対に向くように積み重ねられているので、スペーサを使用しなくても第１の電極に第１のワイヤをボンディングすることができる。このため、パッケージの厚みが大きくならない。また、封止部の第１及び第２の部分が第３の部分によって連結されているので、封止部が剥離しにくくなる。
（２）この半導体装置において、
複数の前記第１の電極にボンディングされてなる複数の前記第１のワイヤを含み、
全ての前記第１のワイヤは、前記第１の半導体チップとオーバーラップする領域を除く位置で、前記第２の配線パターンにボンディングされていてもよい。
（３）この半導体装置において、
前記第１の半導体チップの、相互に反対側の両端部のそれぞれに前記第１の電極が設けられ、
前記第１のワイヤは、前記第１の半導体チップの前記両端部の一方から、他方を超えるように延びて、前記第１の半導体チップの外側で、前記第２の配線パターンにボンディングされていてもよい。
（４）この半導体装置において、
前記第１の半導体チップは、複数の前記第１の電極を含み、
前記第２の半導体チップは、複数の前記第２の電極を含み、
前記第１及び第２の電極は、それぞれ、同じ配列パターンに従って配列され、
積み重ねられた前記第１及び第２の半導体チップの、オーバーラップする位置にある前記第１及び第２の電極が電気的に接続されていてもよい。
（５）本発明に係る回路基板は、上記半導体装置が実装されてなる。
（６）本発明に係る電子機器は、上記半導体装置を有する。
（７）本発明に係る半導体装置の製造方法は、（ａ）第１の面に第１の配線パターンが形成され、第２の面に第２の配線パターンが形成され、貫通穴が形成されてなるインターポーザに、第１の電極を有する第１の半導体チップを、前記貫通穴と前記第１の電極がオーバーラップするように搭載すること、
（ｂ）第２の電極を有する第２の半導体チップを、前記第１の半導体チップとは反対に前記第２の電極を向けて、前記第１の半導体チップに積み重ねること、
（ｃ）前記第２の面側で、前記第１の電極と前記第２の配線パターンに第１のワイヤをボンディングすること、
（ｄ）前記第１の面側で、前記第２の電極と前記第１の配線パターンに第２のワイヤをボンディングすること、及び、
（ｅ）トランスファモールド法によって、前記第１及び第２の半導体チップを封止し、前記第１及び第２のワイヤを封止し、前記第１及び第２の配線パターンの前記第１及び第２のワイヤとのボンディング部を封止すること、
を含み、
前記（ｅ）工程は、前記インターポーザの前記第１及び第２の面の一方から他方に、前記貫通穴を介して樹脂を流して、前記第１の面上の第１の部分と、前記第２の面上の第２の部分と、前記貫通穴を通って前記第１及び第２の部分を連結する第３の部分と、を一体的に有するように封止部を形成する。本発明によれば、第１及び第２の半導体チップを、第１及び第２の電極が反対に向くように積み重ねるので、スペーサを使用しなくても第１の電極に第１のワイヤをボンディングすることができる。このため、パッケージの厚みが大きくならない。また、封止を行うときに、貫通穴を介して、樹脂をインターポーザの第１及び第２の面の一方から他方に流すので、封止部の第１、第２及び第３の部分の形成を一度に行うことができ、工程を短縮又は簡略化することができる。また、第１及び第２の部分を第３の部分によって連結するので、封止部が剥離しにくくなる。
以下、本発明の実施の形態を、図面を参照して説明する。
図１及び図２は、本発明の実施の形態に係る半導体装置を説明する図である。図１は、図２に示す半導体装置のＩ−Ｉ線断面図である。
半導体装置は、インターポーザ１０を有する。インターポーザ１０は、基板であって、プレートであってもよい。インターポーザ１０は矩形をなしていてもよい。インターポーザ１０は、ポリイミド樹脂などの樹脂で形成されていてもよいし、樹脂などの有機材料及び無機材料の混合材料で形成されてもよいし、金属基板やセラミック基板であってもよい。インターポーザ１０の第１の面１２には、第１の配線パターン１４が形成されている。インターポーザ１０の第２の面１６には、第２の配線パターン１８が形成されている。第１及び第２の配線パターン１４，１８は、それぞれ、複数点を電気的に接続する配線と、他の部品との電気的な接続部となるランドを有していてもよい。第１及び第２の配線パターン１４，１８は、図示しないスルーホール等を介して電気的に接続されてもよいし、電気的に接続されていなくてもよい。
インターポーザ１０には、１つ又は複数の貫通穴２０が形成されてなる。貫通穴２０は、第１及び第２の面１２，１６を貫通する。第１及び第２の配線パターン１４，１８は、貫通穴２０とオーバーラップしないように形成されている。貫通穴２０は、長穴（長方形、長円又は楕円）形状になっていてもよい。
半導体装置は、第１の半導体チップ３０を有する。第１の半導体チップ３０には、集積回路３２が形成されている。第１の半導体チップ３０は、複数の第１の電極３４を有する。第１の電極３４は、パッドのみであってもよいが、図１に示すようにパッド及びその上に設けられたバンプを含んでもよい。第１の電極３４は、集積回路３２が形成された面に設けられている。第１の半導体チップ３０はペリフェラル型であってもよい。その場合、第１の電極３４は、第１の半導体チップ３０の端部に１列又は複数列で設けられる。第１の半導体チップ３０の相互に反対側の両端部のそれぞれに第１の電極３４を１列又は複数列で配列してもよい。図２に示す例では、第１の半導体チップ３０の矩形面において、第１の電極３４が、平行な２辺の端部に配列されているが、矩形の４辺の端部に配列してもよい。変形例として、第１の電極３４を第１の半導体チップ３０の中央部に１列又は複数列で設けてもよい。
第１の半導体チップ３０は、インターポーザ１０に搭載されている。第１の半導体チップ３０は、接着剤２２を介して、インターポーザ１０に接着されている。接着剤２２は、樹脂であってもよい。接着剤２２は、エネルギー硬化性（熱硬化性又は紫外線硬化性など）であってもよい。接着剤２２は、電気的に絶縁性であってもよい。
第１の半導体チップ３０の第１の電極３４が形成された面が、インターポーザ１０の第１の面１２に対向している。なお、集積回路３２の全体がインターポーザ１０の第１の面１２とオーバーラップしてもよいし、集積回路３２の一部が貫通穴２０とオーバーラップしてもよい。
第１の半導体チップ３０は、第１の電極３４が貫通穴２０とオーバーラップするように配置されている。図１に示すように、第１の電極３４が貫通穴２０内に入り込んでいてもよい。さらに、第１の電極３４は、貫通穴２０を通してインターポーザ１０の第２の面１６から突出してもよい。あるいは、第１の電極３４が貫通穴２０内に入り込まないようになっていてもよい。図２に示すように、１つの貫通穴２０と、例えば１つの端部に配列された２つ以上の第１の電極３４（全部ではないが複数の第１の電極３４）とがオーバーラップしていてもよい。第１の半導体チップ３０は、貫通穴２０を完全には覆わないよう（塞がない）ように配置されている。すなわち、貫通穴２０の一部が、第１の半導体チップ３０とオーバーラップしないようになっている。こうすることで、第１の半導体チップ３０が搭載されても、インターポーザ１０は、貫通穴２０を通した第１及び第２の面１２，１６の連通状態が維持される。
第１の電極３４と、インターポーザ１０に形成された第２の配線パターン１８には、第１のワイヤ３６がボンディングされている。こうして、第１の電極３４と第２の配線パターン１８が電気的に接続される。第１のワイヤ３６は、第２の面１６側に配置されている。第１のワイヤ３６の、第１の電極３４とのボンディング部は、貫通穴２０とオーバーラップするように位置しており、貫通穴２０内に位置してもよいし、貫通穴２０から突出して位置してもよい。第１のワイヤ３６は、貫通穴２０内であって第２の面１６からインターポーザ１０の厚み方向に深い位置で、第１の電極３４とボンディングされていてもよい。複数の第１の電極３４に複数の第１のワイヤ３６がボンディングされている場合、全ての第１のワイヤ３６が、第１の半導体チップ３０とオーバーラップする領域を除く位置で、第２の配線パターン１８とボンディングされていてもよい。
半導体装置は、第２の半導体チップ４０を有する。第２の半導体チップ４０には、集積回路４２が形成されている。第２の半導体チップ４０は、複数の第２の電極４４を有する。第２の電極４４は、パッドのみであってもよいし、パッド及びその上に設けられたバンプを含んでもよい。第２の半導体チップ４０についての内容は、第１の半導体チップ３０の内容が該当してもよい。また、複数の第１の電極３４及び複数の第２の電極４４は、同じ配列パターンに従って配列されていてもよい。第１及び第２の半導体チップ３０，４０は、同じ大きさ、同じ形状、同じ構造であってもよい。なお、「同じ」とは、少なくとも設計上同じであることを意味し、製造上の誤差による相違は無視する。あるいは、第２の半導体チップ４０が、第１の半導体チップ３０よりも大きくてもよい。
第２の半導体チップ４０は、第１の半導体チップ３０に積み重ねられている。また、第２の電極４４（又はそれが形成された面）は、第１の電極３４（又はそれが形成された面）とは反対を向いている。１つの第１の電極３４と１つの第２の電極４４がオーバーラップしてもよい。第１及び第２の半導体チップ３０，４０は、接着剤２４によって接着されていてもよい。
第２の電極４４と、インターポーザ１０に形成された第１の配線パターン１４には、第２のワイヤ４６がボンディングされている。こうして、第２の電極４４と第１の配線パターン１４が電気的に接続される。第２のワイヤ４６は、第１の面１２側に配置されている。複数の第２の電極４４に複数の第２のワイヤ４６がボンディングされている場合、全ての第２のワイヤ４６が、第２の半導体チップ４０とオーバーラップする領域を除く位置で、第１の配線パターン１８とボンディングされていてもよい。
半導体装置は、封止部５０を有する。封止部５０は、インターポーザ１０の第１の面１２上に設けられた第１の部分５２を有する。封止部５０は、インターポーザ１０の第２の面１６上に設けられた第２の部分５４を有する。封止部５０（例えば第１の部分５２）は、第１及び第２の半導体チップ３０，４０を封止する。封止部５０（例えば第１の部分５２）は、第２のワイヤ４６を封止する。封止部５０（例えば第２の部分５４）は、第１のワイヤ３６を封止する。封止部５０（例えば第１の部分５２）は、第１の配線パターン１４の第２のワイヤ４６とのボンディング部を封止する。封止部５０（例えば第２の部分５４）は、第２の配線パターン１８の第１のワイヤ３６とのボンディング部を封止する。封止部５０は、貫通穴２０を通るように設けられて第１及び第２の部分５２，５４を連結する第３の部分５６を有する。封止部５０（例えば第３の部分５６）は、第１の半導体チップ３０の第１の電極３４を封止していてもよい。
封止部５０は、樹脂（例えばモールド樹脂）で形成してもよい。封止部５０は、インターポーザ１０よりも熱膨張率が小さくてもよい。熱膨張率を小さくするために、封止部５０はシリカを含有していてもよい。本実施の形態によれば、封止部５０の第１及び第２の部分５２，５４が第３の部分５６によって連結されているので、封止部５０が剥離しにくくなっている。
半導体装置は、複数の外部端子（例えばハンダボール）５８を有していてもよい。外部端子５８は、インターポーザ１０の第２の面１６側に（詳しくは第２の配線パターン１８（例えばそのランド）上に）設けられる。外部端子５８は、軟ろう（soft solder）又は硬ろう（hard solder）のいずれで形成してもよい。軟ろうとして、鉛を含まないハンダ（以下、鉛フリーハンダという。）を使用してもよい。鉛フリーハンダとして、スズー銀（Ｓｎ―Ａｇ）系、スズ−ビスマス（Ｓｎ−Ｂｉ）系、スズ−亜鉛（Ｓｎ−Ｚｎ）系、あるいはスズ−銅（Ｓｎ−Ｃｕ）系の合金を使用してもよいし、これらの合金に、さらに銀、ビスマス、亜鉛、銅のうち少なくとも１つを添加してもよい。
本実施の形態によれば、第１及び第２の半導体チップ３０，４０が、第１及び第２の電極３４，４４が反対に向くように積み重ねられているので、スペーサを使用しなくても第１の電極３４に第１のワイヤ３６をボンディングすることができる。このため、パッケージの厚みが大きくならない。
図３〜図７は、本発明に係る半導体装置の製造方法を説明する図である。図３に示すように、インターポーザ１０に、第１の半導体チップ３０を、貫通穴２０と第１の電極３４がオーバーラップするように搭載する。インターポーザ１０と第１の半導体チップ３０とは、接着剤２２によって接着してもよい。また、第２の半導体チップ４０を、第１の半導体チップ３０とは反対に第２の電極４４を向けて、第１の半導体チップ３０に積み重ねる。第１及び第２の半導体チップ３０，４０は、接着剤２４によって接着してもよい。インターポーザ１０と、第１及び第２の半導体チップ３０，４０の位置関係については、上述した半導体装置の構成についての説明から導き出される内容が該当する。
図４に示すように、インターポーザ１０の第２の面１６側で、第１の電極３４と第２の配線パターン１８に第１のワイヤ３６をボンディングする。ボンディングのために、第１の電極３４が上を向くように、ブロック６０上に第１及び第２の半導体チップ３０，４０を載せてもよい。第２の半導体チップ４０をブロック６０上に接触させてもよい。ブロック６０は、ヒータブロックであってもよい。その場合、第１及び第２の半導体チップ３０，４０を加熱し、さらに第１の電極３４を加熱することができる。
図５に示すように、インターポーザ１０の第１の面１２側で、第２の電極４４と第１の配線パターン１４に第２のワイヤ４６をボンディングする。ボンディングのために、第２の電極４４が上を向くように、ブロック６２上に第１及び第２の半導体チップ３０，４０を載せてもよい。インターポーザ１０をブロック６２上に接触させてもよい。ブロック６２は、ヒータブロックであってもよい。その場合、第１及び第２の半導体チップ３０，４０を加熱し、さらに第２の電極４４を加熱することができる。先に第１のワイヤ３６が設けてある場合、これを避けるようにブロック６２が形成されている。第１のワイヤ３６の、第１の電極３４とのボンディング部が、貫通穴２０内であってインターポーザ１０の厚み方向に深い位置にある場合、第１のワイヤ３６の、第２の面１６からのループを低くすることができる。この場合、ブロック６２の、第１のワイヤ３６を避けるための凹部、窪み又は切り欠きを小さくすることができる。図４及び図５の工程は、いずれを先に行ってもよい。
図４及び図５に示す例とは異なる例として、第１及び第２の電極３４，４４のうち、後にボンディングされる一方が、他方よりも、第１又は第２の半導体チップ３０，４０の中央に近い位置に設けられていてもよい。その場合、先にボンディングされた第１又は第２のワイヤ３６，４６を避けるように形成されたブロック６０又は６２の上方（真上）で、後のボンディングを行うことができる。すなわち、後に第１又は第２のワイヤ３６，４６をボンディングする部分をブロック６０又は６２によって支持することができるので、第１又は第２の半導体チップ３０，４０の割れを防止することができる。
図６に示すように、樹脂６４によって、第１及び第２の半導体チップ３０，４０を封止する。また、樹脂６４によって、第１及び第２のワイヤ３６，４６を封止する。樹脂６４によって、第１及び第２の配線パターン１４，１８の第１及び第２のワイヤ３６，４６とのボンディング部を封止する。樹脂６４によって、第１及び第２の電極３４，４４の第１及び第２のワイヤ３６，４６とのボンディング部を封止する。
封止工程には、トランスファモールド法を適用してもよく、上型６６及び下型６８を使用してもよい。例えば、インターポーザ１０の第１及び第２の面１２，１６の一方から他方に、貫通穴２０を介して樹脂６４を流してもよい。
こうして、図７に示すように、第１の面１２上の第１の部分５２と、第２の面１６上の第２の部分５４と、貫通穴２０を通って第１及び第２の部分５２，５４を連結する第３の部分５６と、を一体的に有するように封止部５０を形成する。
本実施の形態では、以上の工程を経て、半導体装置を製造することができる。このプロセスは、半導体装置の構造についての説明から導き出すことができる内容を含む。本実施の形態によれば、封止を行うときに、貫通穴２０を介して、樹脂６４をインターポーザ１０の第１及び第２の面１２，１６の一方から他方に流すので、封止部５０の第１、第２及び第３の部分５２，５４，５６の形成を一度に行うことができ、工程を短縮又は簡略化することができる。また、第１及び第２の部分５２，５４を第３の部分５６によって連結するので、封止部５０がインターポーザ１０から剥離しにくくなる。
図８は、上述した実施の形態の変形例を説明する断面図であり、図９は、その平面図である。第１の半導体チップ３０の、相互に反対側の両端部のそれぞれには第１の電極３４が設けられている。第１の半導体チップ３０は、複数の第１の電極３４を含む。第２の半導体チップ４０は、複数の第２の電極４４を含む。第１及び第２の電極３４，４４は、それぞれ、同じ配列パターンに従って配列されている。
この変形例では、第１のワイヤ７０が、上述した実施の形態と異なる。図９に示すように、第１のワイヤ７０は、第１の半導体チップ３０の両端部の一方から、他方を超えるように延びている。また、第１のワイヤ７０は、第１の半導体チップ３０の外側で、第２の配線パターン１８にボンディングされている。こうすることで、第１及び第２の半導体チップ３０，４０を、図８に示すように、背中合わせに配置しても、配列パターンにおいて同じ位置にある第１及び第２の電極３４，４４の、第１及び第２の配線パターン１４，１８とのボンディング部が近くなる。そして、積み重ねられた第１及び第２の半導体チップ３０，４０の、オーバーラップする位置にある第１及び第２の電極３４，４４は電気的に接続されていてもよい。詳しくは、オーバーラップする位置にある第１及び第２の電極３４，４４にボンディングされた第１及び第２のワイヤ７０，４６は、それぞれ、第１及び第２の配線パターン１４，１８にボンディングされ、その第１及び第２のワイヤ７０，４６の、第１及び第２の配線パターン１４，１８とのボンディング部が、図示しないスルーホール等によって電気的に接続されている。
この変形例によれば、電極が相互に面対称の関係を有するように配列された２つの半導体チップ（いわゆるミラーチップ）を使用しなくても、配列パターンにおいて同じ位置にある第１及び第２の電極３４，４４を電気的に接続することができる。その他の内容については、上述した実施の形態で説明した内容を適用することができる。
図１０には、上述した実施の形態で説明した半導体装置１が実装された回路基板１０００が示されている。この半導体装置を有する電子機器として、図１１にはノート型パーソナルコンピュータ３０００が示され、図１２には携帯電話３０００が示されている。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。さらに、本発明は、実施の形態で説明した技術的事項のいずれかを限定的に除外した内容を含む。あるいは、本発明は、上述した実施の形態から公知技術を限定的に除外した内容を含む。
図１は、図２に示す半導体装置のＩ−Ｉ線断面図である。 図２は、本発明の実施の形態に係る半導体装置を説明する図である。 図３は、本発明に係る半導体装置の製造方法を説明する図である。 図４は、本発明に係る半導体装置の製造方法を説明する図である。 図５は、本発明に係る半導体装置の製造方法を説明する図である。 図６は、本発明に係る半導体装置の製造方法を説明する図である。 図７は、本発明に係る半導体装置の製造方法を説明する図である。 図８は、本発明に係る半導体装置の製造方法の変形例を説明する断面図である。 図９は、本発明に係る半導体装置の製造方法の変形例を説明する平面図である。 図１０は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。 図１１は、本実施の形態に係る半導体装置を有する電子機器を示す図である。 図１２は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
符号の説明
１０…インターポーザ １２…第１の面 １４…第１の配線パターン １６…第２の面 １８…第２の配線パターン １８…第１の配線パターン ２０…貫通穴 ２２…接着剤 ２４…接着剤 ３０…第１の半導体チップ ３２…集積回路 ３４…第１の電極 ３６…第１のワイヤ ４０…第２の半導体チップ ４２…集積回路 ４４…第２の電極 ４６…第２のワイヤ ５０…封止部 ５２…第１の部分 ５４…第２の部分 ５６…第３の部分 ５８…外部端子 ６０…ブロック ６２…ブロック ６４…樹脂 ６６…上型 ６８…下型 ７０…第１のワイヤ

Claims (5)

  1. 第１の面に第１の配線パターンが形成され、第２の面に第２の配線パターンが形成され、貫通穴が形成されてなるインターポーザと、
    第１の電極を有し、前記貫通穴と前記第１の電極がオーバーラップするように、前記インターポーザの前記第１の面に搭載されてなる第１の半導体チップと、
    第２の電極を有し、前記第１の半導体チップとは反対に前記第２の電極を向けて、前記第１の半導体チップに積み重ねられてなる第２の半導体チップと、
    前記第２の面側に配置され、前記第１の電極と前記第２の配線パターンにボンディングされてなる第１のワイヤと、
    前記第１の面側に配置され、前記第２の電極と前記第１の配線パターンにボンディングされてなる第２のワイヤと、
    前記インターポーザの前記第１の面上に設けられた第１の部分と、前記インターポーザの前記第２の面上に設けられた第２の部分と、前記貫通穴を通るように設けられて前記第１及び第２の部分を連結する第３の部分と、を含み、前記第１及び第２の半導体チップを封止し、前記第１及び第２のワイヤを封止し、前記第１及び第２の配線パターンの前記第１及び第２のワイヤとのボンディング部を封止する封止部と、
    を有し、
    前記第１の半導体チップの、相互に反対側の両端部のそれぞれに前記第１の電極が設けられ、
    前記第１のワイヤは、前記第１の半導体チップの前記両端部の一方から、他方を超えるように延びて、前記第１の半導体チップの外側で、前記第２の配線パターンにボンディングされてなる半導体装置。
  2. 請求項１記載の半導体装置において、
    複数の前記第１の電極にボンディングされてなる複数の前記第１のワイヤを含み、
    全ての前記第１のワイヤは、前記第１の半導体チップとオーバーラップする領域を除く位置で、前記第２の配線パターンにボンディングされてなる半導体装置。
  3. 請求項１記載の半導体装置において、
    前記第１の半導体チップは、複数の前記第１の電極を含み、
    前記第２の半導体チップは、複数の前記第２の電極を含み、
    前記第１及び第２の電極は、それぞれ、同じ配列パターンに従って配列され、
    積み重ねられた前記第１及び第２の半導体チップの、オーバーラップする位置にある前記第１及び第２の電極が電気的に接続されてなる半導体装置。
  4. 請求項１から請求項３のいずれかに記載の半導体装置が実装されてなる回路基板。
  5. 請求項１から請求項３のいずれかに記載の半導体装置を有する電子機器。
JP2003339467A 2003-09-30 2003-09-30 半導体装置、回路基板並びに電子機器 Expired - Fee Related JP3695458B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003339467A JP3695458B2 (ja) 2003-09-30 2003-09-30 半導体装置、回路基板並びに電子機器
US10/951,783 US20050098869A1 (en) 2003-09-30 2004-09-29 Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
CNB2004100857336A CN1309057C (zh) 2003-09-30 2004-09-30 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003339467A JP3695458B2 (ja) 2003-09-30 2003-09-30 半導体装置、回路基板並びに電子機器

Publications (2)

Publication Number Publication Date
JP2005109088A JP2005109088A (ja) 2005-04-21
JP3695458B2 true JP3695458B2 (ja) 2005-09-14

Family

ID=34534653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003339467A Expired - Fee Related JP3695458B2 (ja) 2003-09-30 2003-09-30 半導体装置、回路基板並びに電子機器

Country Status (3)

Country Link
US (1) US20050098869A1 (ja)
JP (1) JP3695458B2 (ja)
CN (1) CN1309057C (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234246B (en) * 2004-08-03 2005-06-11 Ind Tech Res Inst 3-D stackable semiconductor package
FI20041525A7 (fi) * 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
TWI269420B (en) 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
JP2007266544A (ja) * 2006-03-30 2007-10-11 Koa Corp 複合電子部品の製造法および複合電子部品
KR100813625B1 (ko) * 2006-11-15 2008-03-14 삼성전자주식회사 반도체 소자 패키지
US8358013B1 (en) * 2007-08-29 2013-01-22 Marvell International Ltd. Leadless multi-chip module structure
KR20140148112A (ko) * 2013-06-21 2014-12-31 삼성전기주식회사 이미지센서 패키지 및 그 제조방법
JP6680712B2 (ja) * 2017-03-10 2020-04-15 キオクシア株式会社 半導体装置
KR102647423B1 (ko) * 2019-03-04 2024-03-14 에스케이하이닉스 주식회사 와이어 본딩 연결 구조를 가지는 반도체 패키지 및 이를 포함하는 반도체 패키지 구조물

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000138317A (ja) * 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
JP2000340737A (ja) * 1999-05-31 2000-12-08 Mitsubishi Electric Corp 半導体パッケージとその実装体
JP2001085609A (ja) * 1999-09-17 2001-03-30 Hitachi Ltd 半導体装置およびその製造方法
JP2001223324A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
KR20020054475A (ko) * 2000-12-28 2002-07-08 윤종용 반도체 칩 적층 패키지 및 그 제조 방법
JP2002208656A (ja) * 2001-01-11 2002-07-26 Mitsubishi Electric Corp 半導体装置
JP4571320B2 (ja) * 2001-02-02 2010-10-27 Ｏｋｉセミコンダクタ株式会社 半導体チップパッケージ
CN1207784C (zh) * 2001-04-16 2005-06-22 矽品精密工业股份有限公司 交叉堆叠式双芯片封装装置及制造方法

Also Published As

Publication number Publication date
JP2005109088A (ja) 2005-04-21
CN1309057C (zh) 2007-04-04
CN1604310A (zh) 2005-04-06
US20050098869A1 (en) 2005-05-12

Similar Documents

Publication Publication Date Title
KR100459971B1 (ko) 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPWO2001026155A1 (ja) 半導体装置及びその製造方法、製造装置、回路基板並びに電子機器
CN101582395B (zh) 布线基板
JPWO2001026147A1 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004281538A (ja) 電子装置及びその製造方法、回路基板並びに電子機器
JP2002151626A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7230326B2 (en) Semiconductor device and wire bonding chip size package therefor
JP2006196709A (ja) 半導体装置およびその製造方法
JP3695458B2 (ja) 半導体装置、回路基板並びに電子機器
JP3772983B2 (ja) 電子装置の製造方法
JP4417974B2 (ja) 積層型半導体装置の製造方法
JP4324773B2 (ja) 半導体装置の製造方法
JP3867796B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3939707B2 (ja) 樹脂封止型半導体パッケージおよびその製造方法
JP2008198916A (ja) 半導体装置及びその製造方法
JP3450477B2 (ja) 半導体装置及びその製造方法
JP2002190544A (ja) 配線基板、半導体装置、及びその製造方法
JPS63136642A (ja) 二層式半導体集積回路
JP4561969B2 (ja) 半導体装置
JPH11204565A (ja) 半導体装置
US20250079383A1 (en) Semiconductor device
JP4652428B2 (ja) 半導体装置およびその製造方法
JP3728317B2 (ja) 半導体装置とその製造方法
JPH1116947A (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050204

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050620

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130708

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees